TWI384564B - And a method for producing a self-forming structure of a viscose formed in a wafer - Google Patents
And a method for producing a self-forming structure of a viscose formed in a wafer Download PDFInfo
- Publication number
- TWI384564B TWI384564B TW97122540A TW97122540A TWI384564B TW I384564 B TWI384564 B TW I384564B TW 97122540 A TW97122540 A TW 97122540A TW 97122540 A TW97122540 A TW 97122540A TW I384564 B TWI384564 B TW I384564B
- Authority
- TW
- Taiwan
- Prior art keywords
- material layer
- self
- regions
- wafer
- forming
- Prior art date
Links
Landscapes
- Adhesives Or Adhesive Processes (AREA)
- Micromachines (AREA)
Description
本發明是有關於一種用於黏膠佈覆的製造方法,特別是指一種應用半導體製程的形成於晶圓的黏膠自體成型結構的製造方法。
簡述由一晶圓(wafer)到複數電子元件的製作方法,包含:首先製備一基板,並在該基板頂面對應形成複數電路單元。
再進行一切割步驟,對應形成在該基板上的電路單元將該晶圓切割成複數晶片(chip)。
接著進行一固晶步驟,將黏膠點於一導線架(Lead-Frame)的晶片墊(die pad)上,再將單一晶片定置於黏膠上,藉著黏膠將該晶片固著於該晶片墊上。
由以上說明可知,自未切割晶圓到固晶的流程會因為逐一點佈黏膠於單一晶片墊與單一晶片間,而耗費大量工時。
此種缺失除了顯現於較早的導線架封裝方式之外,亦在球格陣列構裝(BGA)、晶片尺寸封裝的植球製程中出現類似問題。
上述球格陣列構裝、晶片尺寸封裝是因應晶片的功能日益增強,進而使得晶片對外的接點數量需要隨之增加,以滿足逐漸增大的傳輸訊號流量。
而對應大量的接點數量,所需的是逐一在晶片的接點上佈植供後續電連接用的植球(Ball Array),使得對於在晶片的接點上逐一佈植錫球的製程而言,更突顯了耗費工時的缺點。
無論在何種構裝製程中,如何提供一種能縮減固晶製程的點膠、置晶等步驟的製造方法,並能縮減在晶片的接點上點佈錫球的工時,都是業界與學界不斷研究的重點。
因此,本發明之目的,即在提供一種可以提高佈覆黏膠效率的形成於晶圓的黏膠自體成型結構的製造方法。
於是,本發明形成於晶圓的黏膠自體成型結構的一種製造方法,首先,於一基板的頂面形成複數規則排列的電路單元,且於該基板的底面定義出複數與該等電路單元相對應的第一區,及複數分別環繞該等第一區的第二區。
再於該基板底面形成一親水材料層,該親水材料層的構成材料使一液態黏膠佈覆時會傾向覆蓋散佈於整個表面。
然後,移除該等第二區上的親水材料層使基板底面裸露,保留該等第一區上的親水材料層。
接著,在該等裸露的第二區基板底面及該等第一區形成一疏水材料層,該疏水材料層實質上厚度與該
親水材料層相同,且構成材料使液態黏膠佈覆時會傾向聚縮成珠狀。
最後,移除該等第一區上的疏水材料層,保留該等第二區上的疏水材料層,完成該黏膠自體成型結構。
其中,該黏膠自體成型結構供液態黏膠自我校正位置至該等第一區,並自體成型一實質上呈半球狀的黏膠珠。
此外,形成於晶圓的黏膠自體成型結構的另一種製造方法包含以下步驟。
先在該基板頂面形成該等電路單元。
再於該基板底面形成一材料層。
接著,於該材料層定義出與該等電路單元相對應的該等第一區,及該等分別圍繞該等第一區的第二區。
最後,於每一第二區之材料層定義出複數平均高度為32um的疏水柱,且該等疏水柱彼此間距範圍為30um~80um;液態黏膠因該等疏水柱而傾向在該等第二區上聚縮為珠狀,在該等第一區則傾向覆蓋散佈於表面。
本發明之功效在於:製作該黏膠自體成型結構後,利用黏膠自身內聚力與該等第一、二區的表面性質交互作用,使黏膠接觸該自體成型結構後,得以定位於對應該等電路單元的第一區,並呈半球狀黏膠珠,
使黏膠能一次完成佈覆而有效提高佈覆黏膠效率。
有關本發明之前述及其他技術內容、特點與功效,在以下配合參考圖式之三個較佳實施例的詳細說明中,將可清楚的呈現。
參閱圖1,本發明形成於晶圓的黏膠自體成型結構3的製造方法的第一較佳實施例,包含以下步驟。
首先,實施一步驟81,先於一基板1的頂面利用半導體製程,形成複數規則排列的電路單元2。
再於該基板1的底面定義出複數與該等電路單元2相對應的第一區31,及複數分別環繞該等第一區31的第二區32。
再實施一步驟82,於該基板1底面形成一親水材料層4。
其中,該親水材料層4是選自矽、砷化鎵(GaAs)、藍寶石、金、鈦、銅等親水性材料,及此等之一組合製成導電薄膜,使一液態黏膠6佈覆於該親水材料層4時,與該親水材料層4接觸角較小,並傾向覆蓋沾附於整個表面,即此時該親水材料層4與黏膠6的界面張力大於黏膠6本身的內聚力。
接著實施一步驟83,移除該等第二區32上的親水材料層4,使基板1底面裸露。
並且在該步驟83中,該等第一區31上的親水材料層4被保留。
然後實施一步驟84,於該等裸露的第二區32基板1底面,以及該等第一區31皆形成一疏水材料層5。
該疏水材料層5的厚度實質上與該親水材料層4相同。
該疏水材料層5是選自感光性高分子材料,及此等製成之微柱狀結構,使液態黏膠6佈覆於該疏水材料層5時會傾向聚縮成珠狀,即黏膠6自身內聚力大於與該疏水材料層5間的界面張力,使得黏膠6容易滾動並且不易附著於該疏水材料層5上。
最後,實施一步驟85,移除該等第一區31上的疏水材料層5,並且保留該等第二區32上的疏水材料層5。
由於該疏水材料層5與該親水材料層4的厚度相當,使得該黏膠自體成型結構3的成品是概呈一平坦面,且該疏水材料層5與該親水材料層4對應該等電路單元2規則分佈於該基板1底面。
藉由上述步驟所完成的形成於晶圓的黏膠自體成型結構3,供液態黏膠6接觸該黏膠自體成型結構3時自動定位。
若黏膠6接觸該等第二區32時,由於該等第二區32上形成有該疏水材料層5,使得黏膠6能夠自動地自我校正位置,而定位於形成有該親水材料層4的該等第一區31上,並自體成型一實質上呈半球狀的黏膠珠6。
參閱圖2,值得一提的是,還可實施一步驟86,粗化該疏水材料層5至平均粗糙度為32um,以提高該疏水材料層5的疏水特性,使黏膠6的定位更精確。
參閱圖3,本發明的第二較佳實施例與該第一較佳實施例的製造方式大致相同,不同之處在於與該第一較佳實施例中的該親水材料層4與該疏水材料層5形成順序相反。
在第二較佳實施例中,是先在一步驟82'中形成該疏水材料層5。
而在一步驟83'中再移除該等第一區31上的疏水材料層5。
然後實施一步驟84',於該等裸露的第一區31及該等第二區32上形成該親水材料層4。
最後,實施一步驟85',移除該等第二區32上的親水材料層4,即完成該黏膠自體成型結構3,且本第二較佳實施例的成品與該第一較佳實施例並無不同。
參閱圖4,本發明的第三較佳實施例包含以下步驟。
同樣地先實施一步驟91,於該基板1的頂面形成該等規則排列的電路單元2。
接著實施一步驟92,於該基板1的底面利用旋塗塗佈方式形成一材料層7。
且該材料層7是選自感光性高分子材料,及此等之一組合製成微柱狀結構。
於該材料層7定義出與該等電路單元2相對應的該等第一區31,及該等分別圍繞該等第一區31的第二區32。
然後,實施一步驟93,於每一第二區32之材料層7利用薄膜沉積製程形成複數疏水柱71,即完成該黏膠自體成形結構。
其中,該等疏水柱71的平均高度為32um,而彼此間距為60um,單一疏水柱71的形狀可以是角錐柱、圓錐柱、蜂槽,及截頭錐柱。
因該等疏水柱71的結構特性,使得液態黏膠6不易停留在該等第二區32上。
相較之下,黏膠6較易覆蓋於該等第一區31上,所以藉該黏膠自體成型結構3供黏膠6定位於該等第一區31,並自體成型成黏膠珠6。
參閱圖5,值得一提的是,也可實施一步驟94,移除該等第一區31上的材料層7,裸露該等第一區31的基板1底面,同樣具有親水效果。
利用本發明形成於晶圓的黏膠自體成型結構3的製造方法,完成該黏膠自體成型結構3後,將本發明應用於固晶製程時,是先將該晶圓對應該等電路單元2切割為複數晶片,但仍保持該等晶片聚集成該晶圓態樣,再將液態黏膠6一次塗佈於該晶圓底面,節省逐一點佈黏膠6的工時,並利用該等晶片上的自體成型結構3,讓液態黏膠6定位在該等第一區31形成黏膠
珠6。
藉此,之後的製程再利用自體成型於該等晶片上的黏膠珠6,將該等晶片初步黏著於晶片墊上,接著進行熱處理製程,使黏膠珠6溶融後,再行固結於晶片墊上,即快速地完成固晶製程。
由於黏膠6是一次佈覆於該晶圓上的全部晶片上,且利用該自體成型結構,讓黏膠6能在佈覆的同時自動校正位置位於該等第一區31上,取代一次行程中僅能針對單一晶片點膠的製程,大幅減少了點佈黏膠6的工時,且亦簡化了製程。
另外,由於球格陣列構裝、晶方尺度構裝皆須佈植大量錫球於具有多數接腳的晶片。
因此將本發明所製得的該黏膠自體成型結構3,應用於陣列構裝時,是將該自體成型結構3成長於該晶片的接腳位置,讓液態銲錫在塗佈時,能自動校正位置並定位於接腳上,能讓液態銲錫一次佈植定位完成。
所以無須花費工時在每一接腳點佈錫球,同樣簡化植球製程與縮減工時。
除上述優點之外,藉由本發明所製得該黏膠自體成型結構3還具有黏膠6定量的優點。利用本發明的上述製程,能精準地定義出每一第一區31的面積大小,進而能固定每一第一區31所佈覆的黏膠6量,提高該晶圓的整體平整度。
綜上所述,利用液態黏膠6對於該等第一區31與該等第二區32的浸潤能力不同,讓液態黏膠6在佈覆於該晶圓的自體成型結構時,傾向遠離該等第二區32並匯聚於該等第一區31,並於該等第一區31上自體成型成黏膠珠6,提高了佈覆黏膠6的效率,故確實能達成本發明之目的。
惟以上所述者,僅為本發明之較佳實施例而已,當不能以此限定本發明實施之範圍,即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾,皆仍屬本發明專利涵蓋之範圍內。
1‧‧‧基板
2‧‧‧電路單元
3‧‧‧黏膠自體成型結構
31‧‧‧第一區
32‧‧‧第二區
4‧‧‧親水材料層
5‧‧‧疏水材料層
6‧‧‧黏膠
7‧‧‧材料層
71‧‧‧疏水柱
81‧‧‧步驟
82‧‧‧步驟
83‧‧‧步驟
84‧‧‧步驟
85‧‧‧步驟
86‧‧‧步驟
81'‧‧‧步驟
82'‧‧‧步驟
83'‧‧‧步驟
84'‧‧‧步驟
85'‧‧‧步驟
91‧‧‧步驟
92‧‧‧步驟
93‧‧‧步驟
94‧‧‧步驟
圖1是一流程示意圖,說明本發明形成於晶圓的黏膠自體成型結構的製造方法的一第一較佳實施例;圖2是一示意圖,說明本第一較佳實施例的一粗化步驟;圖3是一類似於圖1的視圖,說明本發明形成於晶圓的黏膠自體成型結構的製造方法的一第二較佳實施例;圖4是一流程示意圖,說明本發明形成於晶圓的黏膠自體成型結構的製造方法的一第三較佳實施例;及圖5是一示意圖,說明本第三較佳實施例移除複數第一區的一材料層。
1‧‧‧基板
2‧‧‧電路單元
3‧‧‧黏膠自體成型結構
31‧‧‧第一區
32‧‧‧第二區
6‧‧‧黏膠
7‧‧‧材料層
71‧‧‧疏水柱
91‧‧‧步驟
92‧‧‧步驟
93‧‧‧步驟
Claims (14)
- 一種形成於晶圓的黏膠自體成型結構的製造方法,包含:(a)於一基板的頂面形成複數規則排列的電路單元,且於該基板的底面定義出複數與該等電路單元相對應的第一區,及複數分別環繞該等第一區的第二區;(b)於該基板底面形成一親水材料層,該親水材料層的構成材料使一液態黏膠佈覆時會傾向覆蓋散佈於整個表面;(c)移除該等第二區上的親水材料層使基板底面裸露,保留該等第一區上的親水材料層;(d)於該等裸露的第二區基板底面及該等第一區形成一疏水材料層,該疏水材料層實質上厚度與該親水材料層相同,且構成材料使液態黏膠佈覆時會傾向聚縮成珠狀;及(e)移除該等第一區上的疏水材料層,保留該等第二區上的疏水材料層,完成該黏膠自體成型結構,其中,該黏膠自體成型結構供液態黏膠自我校正位置至該等第一區,並自體成型一實質上呈半球狀的黏膠珠。
- 依據申請專利範圍第1項所述的形成於晶圓的黏膠自體成型結構的製造方法,其中,該親水材料層是選自矽、砷化鎵、藍寶石、金、鈦、銅等親水性水材,及此等之一組合製成薄膜。
- 依據申請專利範圍第1項所述的形成於晶圓的黏膠自體 成型結構的製造方法,其中,該疏水材料層是選自具感光性之高分子製成之微柱狀結構。
- 依據申請專利範圍第1項所述的形成於晶圓的黏膠自體成型結構的製造方法,還包含一步驟(f),是粗化該疏水材料層至平均粗糙度為32um。
- 一種形成於晶圓的黏膠自體成型結構的製造方法,包含:(a)於一基板的頂面形成複數規則排列的電路單元,且於該基板的底面定義出複數與該等電路單元相對應的第一區,及複數分別環繞該等第一區的第二區;(b)於該基板的底面形成一疏水材料層,該疏水材料層的構成材料使液態黏膠佈覆時會傾向聚縮成珠狀;(c)移除該等第一區上的疏水材料層使基板底面裸露,保留該等第二區上的疏水材料層;(d)於該等裸露的第一區基板底面及該等第二區上形成一親水材料層,該親水材料層實質上厚度與該疏水材料層相同,且構成材料使液態黏膠佈覆時會傾向覆蓋散佈於整個表面;及(e)移除該等第二區上的親水材料層,保留該等第一區上的親水材料層,完成該黏膠自體成型結構,其中,該黏膠自體成型結構供液態黏膠自我校正位置至該等第一區,並自體成型一實質上呈半球狀的黏膠珠。
- 依據申請專利範圍第5項所述的形成於晶圓的黏膠自體成型結構的製造方法,其中,該親水材料層是選自矽、 砷化鎵、藍寶石、金、鈦、銅等親水性水材,及此等之一組合製成薄膜。
- 依據申請專利範圍第5項所述的形成於晶圓的黏膠自體成型結構的製造方法,其中,該疏水材料層是選自具感光性之高分子製成之微柱狀結構。
- 依據申請專利範圍第5項所述的形成於晶圓的黏膠自體成型結構的製造方法,還包含一步驟(f),是粗化該疏水材料層至平均粗糙度為32um。
- 一種形成於晶圓之黏膠自體成形結構的製造方法,包含:(a)於一基板的頂面形成複數規則排列的電路單元;(b)於該基板的底面形成一材料層,並於該材料層定義出複數與該等電路單元相對應的第一區,及複數分別圍繞該等第一區的第二區;及(c)於每一第二區之材料層定義出複數平均高度為32um的疏水柱,且該等疏水柱彼此間距範圍為30μm~80μm,完成該黏膠自體成形結構,其中,該等疏水柱使一液態黏膠傾向在該等第二區上聚縮為珠狀,而在該等第一區傾向覆蓋散佈於表面,藉該黏膠自體成型結構以供液態黏膠自我校正位置至該等第一區,並自體成型一實質上呈半球狀的黏膠珠。
- 依據申請專利範圍第9項所述的形成於晶圓的黏膠自體成型結構的製造方法,更包含一步驟(d),移除該等第 一區上的材料層。
- 依據申請專利範圍第9項所述的形成於晶圓的黏膠自體成型結構的製造方法,其中,該材料層是選自具感光性之高分子材料製成之微柱狀結構。
- 依據申請專利範圍第9項所述的形成於晶圓的黏膠自體成型結構的製造方法,該步驟(b)中,該材料層是利用旋塗塗佈方式形成於該基板底面上。
- 依據申請專利範圍第9項所述的形成於晶圓的黏膠自體成型結構的製造方法,其中,該等疏水柱的形狀可以是角錐柱、圓錐柱、蜂槽,及截頭錐柱。
- 依據申請專利範圍第9項所述的形成於晶圓的黏膠自體成型結構的製造方法,其中,該步驟(c)是利用黃光製程形成該等疏水柱。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97122540A TWI384564B (zh) | 2008-06-17 | 2008-06-17 | And a method for producing a self-forming structure of a viscose formed in a wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW97122540A TWI384564B (zh) | 2008-06-17 | 2008-06-17 | And a method for producing a self-forming structure of a viscose formed in a wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201001568A TW201001568A (en) | 2010-01-01 |
| TWI384564B true TWI384564B (zh) | 2013-02-01 |
Family
ID=44824907
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW97122540A TWI384564B (zh) | 2008-06-17 | 2008-06-17 | And a method for producing a self-forming structure of a viscose formed in a wafer |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI384564B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI248653B (en) * | 2005-05-03 | 2006-02-01 | Advanced Semiconductor Eng | Method of fabricating wafer level package |
| TWI270152B (en) * | 2005-05-24 | 2007-01-01 | Advanced Semiconductor Eng | A wafer-level packaging method and a chip packaging structure |
| TWI273662B (en) * | 2004-12-06 | 2007-02-11 | Advanced Semiconductor Eng | Method for chip bonding |
| TWI288959B (en) * | 2006-03-17 | 2007-10-21 | Chipmos Technologies Inc | Chip package and wafer treating method for making adhesive chips |
-
2008
- 2008-06-17 TW TW97122540A patent/TWI384564B/zh not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI273662B (en) * | 2004-12-06 | 2007-02-11 | Advanced Semiconductor Eng | Method for chip bonding |
| TWI248653B (en) * | 2005-05-03 | 2006-02-01 | Advanced Semiconductor Eng | Method of fabricating wafer level package |
| TWI270152B (en) * | 2005-05-24 | 2007-01-01 | Advanced Semiconductor Eng | A wafer-level packaging method and a chip packaging structure |
| TWI288959B (en) * | 2006-03-17 | 2007-10-21 | Chipmos Technologies Inc | Chip package and wafer treating method for making adhesive chips |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201001568A (en) | 2010-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103887251B (zh) | 扇出型晶圆级封装结构及制造工艺 | |
| TW200818350A (en) | Semiconductor packaging method by using large panel size | |
| TW200834859A (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| CN101425469A (zh) | 使用大尺寸面板的半导体构装方法 | |
| TWI233188B (en) | Quad flat no-lead package structure and manufacturing method thereof | |
| CN101266934A (zh) | 制造多个半导体器件的方法和设备 | |
| TW200816420A (en) | Sensor-type package structure and fabrication method thereof | |
| CN106229325A (zh) | 传感器模组及其制作方法 | |
| TWI288959B (en) | Chip package and wafer treating method for making adhesive chips | |
| TW200939407A (en) | Multi-chip package structure and the method thereof | |
| TWI303870B (en) | Structure and mtehod for packaging a chip | |
| CN103085176B (zh) | 晶圆切割方法 | |
| KR102633619B1 (ko) | 반도체 소자 탑재용 기판 | |
| US10910343B2 (en) | Package structure with improvement layer and fabrication method thereof | |
| TWI384564B (zh) | And a method for producing a self-forming structure of a viscose formed in a wafer | |
| CN113257692A (zh) | 一种半导体封装结构制作方法及半导体封装结构 | |
| US9559078B2 (en) | Electronic component | |
| CN108962772B (zh) | 封装结构及其形成方法 | |
| JP2019047064A (ja) | リードフレーム及びその製造方法 | |
| CN209626201U (zh) | 一种扇出型倒置封装结构 | |
| CN114141762B (zh) | 一种多芯片堆叠扇出型封装结构制作方法 | |
| CN115084074B (zh) | 一种ic封装引线框架结构及其粘片方法 | |
| TW200814253A (en) | Semiconductor chip and package structure and fabrication method thereof | |
| TWI394241B (zh) | An electronic component with viscose self - forming structure | |
| CN116936377A (zh) | 一种板级扇出封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |