TWI383319B - 電腦系統及其開機方法 - Google Patents
電腦系統及其開機方法 Download PDFInfo
- Publication number
- TWI383319B TWI383319B TW097145780A TW97145780A TWI383319B TW I383319 B TWI383319 B TW I383319B TW 097145780 A TW097145780 A TW 097145780A TW 97145780 A TW97145780 A TW 97145780A TW I383319 B TWI383319 B TW I383319B
- Authority
- TW
- Taiwan
- Prior art keywords
- memory
- output input
- basic output
- computer system
- area
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0658—Controller construction arrangements
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0625—Power saving in storage systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0626—Reducing size or complexity of storage systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Description
本案係為一電腦系統及其開機方法,尤指具有儲存有基本輸出輸入系統程式碼與作業系統程式碼之一儲存器單元之電腦系統及其開機方法。
請參閱第一圖,其為一常見的個人電腦系統之功能方塊示意圖,其主要包含有一中央處理單元10、北橋晶片11、南橋晶片12、第一儲存單元13以及第二儲存單元14等元件。通常個人電腦系統必須完成基本輸出輸入系統(BIOS)及作業系統(OS)等程式碼之載入動作後,才能夠讓系統可以正常運作。而通常基本輸出輸入系統程式碼130及作業系統程式碼140係分別儲存於第一儲存單元13以及第二儲存單元14之中,其中第一儲存單元13大多以唯讀記憶體來完成,至於第二儲存單元14則以硬碟來完成。當然,第一儲存單元13與南橋晶片12間之第一連接介面131也就與第二儲存單元14與南橋晶片12間之第二連接介面141大不相同,其中第一連接介面131之常見類型為ISA匯流排介面、LPC匯流排介面或SPI匯流排介面,至於第二連接介面141之常見類型則是IDE匯流排介面或是SATA匯流排介面。
而由上述可知,過多種類之匯流排介面與儲存單元將造成系統元件過多、較為耗電且增加成本之缺失,因此,如何改善上述習用系統之缺失,係為發展本案之主要目的。
本案係為一種電腦系統,該系統包含:一中央處理單元,其係於一開機程式中發出一第一記憶體讀取指令與一第二記憶體讀取指令;一儲存器單元,其中係儲存有一基本輸出輸入系統程式碼及一作業系統程式碼;以及一儲存器控制器,信號連接於該中央處理單元與該儲存器單元之間,其係因應該第一、第二記憶體讀取指令而從該儲存器單元依序將該基本輸出輸入系統程式碼以及該作業系統程式碼載入而完成該開機程式,其中該儲存器控制器根據一預設電位而被辨識為載入該基本輸出輸入系統程式碼的元件,而使得該儲存器控制器可接收該第一記憶體讀取指令。
本案之另一方面係為一種電腦系統開機方法,該電腦包含有一中央處理單元、一儲存器控制器以及一儲存器單元,該方法包含下列步驟:根據一預設電位而啟動該儲存器控制器至該儲存器單元中之一結構資訊區中讀取資料來進行初始化;將該中央處理單元所發出之一唯讀記憶體讀取指令轉傳至已完成初始化之該儲存器控制器;該儲存器控制器對該唯讀記憶體讀取指令進行格式轉換,進而從該儲存器單元中之一隱形區載入一基本輸出輸入系統程式碼;以及當該基本輸出輸入系統程式碼完成載入後,該儲存器控制器改從該儲存器單元中之一可視區開始載入一作業系統程式碼。
請參見第二圖,其係本案為改善習用手段缺失所發展出來關於個人電腦系統較佳實施例之功能方塊示意圖,其主要包含有一中央處理單元20、北橋晶片21、南橋晶片22、儲存器單元23以及設置於南橋晶片22中之一儲存器控制器220等元件。其中該中央處理單元20可以是複雜指令集運算(Complex Instruction Set Computing,CISC)的處理單元,也可以是精簡指令集運算(Relegate Important Stuff to the Compiler,RISC)的處理單元。其中儲存器單元23可以使用常見的非及閘快閃記憶體(NAND FLASH MEMORY)來完成,因此儲存器控制器220便可以是非及閘快閃記憶體控制器。而在本實施例中,基本輸出輸入系統(BIOS)程式碼230及作業系統(OS)程式碼231都是儲存在儲存器單元23中,進而使用同屬非揮發性記憶體之儲存器單元23來同時扮演習用硬碟及基本輸出輸入系統唯讀記憶體(BIOS ROM)之角色,因此省去了系統中基本輸出輸入系統唯讀記憶體(BIOS ROM)之設置。
再請參見第三圖,其係關於上述儲存器控制器220內部之一較佳實施例功能方塊示意圖。該儲存器控制器220包括基本輸出輸入系統載入模組2201、控制單元2200及一束帶接腳(strapping pin)30。由於在開機過程的一開始,中央處理單元20便需要主動進行基本輸出輸入系統程式碼的載入,此時系統需要預設好載入基本輸出輸入系統的路徑。因此,本案利用該束帶接腳30之設置來表明基本輸出輸入系統之載入介面是位於儲存器控制器220處。換句話說,當系統一開機,系統便可根據外部束帶接腳30之預設電位來辨識出儲存器控制器220為進行基本輸出輸入系統程式碼載入的元件,此時,該基本輸出輸入系統載入模組2201被致能並接收中央處理單元20所發出之一唯讀記憶體讀取指令來進行轉換處理,然後再轉傳給該控制單元2200來對儲存器單元23進行資料讀取,直到儲存於儲存器單元23中基本輸出輸入系統程式碼載入完成後,再改為直接由控制單元2200來執行作業系統之載入及其它記憶體讀取指令。
為能更清楚說明,請參見第四圖所示之儲存器空間配置圖,其係為本案系統將儲存器單元23之儲存空間所進行之配置實例,其中主要是利用一格式化工具程式來將記憶體空間40分成兩個部份,可視區401與隱形區402,其中可視區401係代表可以被作業系統來進行改寫的區域,也就是扮演傳統硬碟的功能,其中儲存著作業系統程式碼4010、應用程式程式碼4011及其它用戶資料(圖中未示出)。至於隱形區402則是代表不會被作業系統進行改寫的區域,其中則再分成三個部份,第一部份是被稱為結構資訊區(Architecture information)4021,其係用以儲存該儲存器單元23之基本資訊,例如完成儲存器單元23之該非及閘快閃記憶體之基本讀寫單位、資料傳輸通道的數量以及基本輸出輸入系統程式碼之初始位置等等資訊。而第二部份則稱為驅動程式區4022,主要是用以儲存關於可視區401的管理資訊,主要是在作業系統載入完成後,提供儲存器單元23之驅動程式供作業系統使用,作業系統可透過該驅動程式區4022中的驅動程式存取該可視區401中之資料。至於第三部份則稱為基本輸出輸入系統區4023,用來存放基本輸出輸入系統程式碼。而上述基本輸出輸入系統程式碼可利用一基本輸出輸入系統燒錄工具程式來存入基本輸出輸入系統區4023之中。在載入作業系統之前,則利用基本輸出輸入系統中包含的選擇唯讀記憶體工具程式(option ROM)來負責可視區401的控管,用以完成找到作業系統載入起點之任務。如此一來,儲存器控制器220根據自身初始化之預設值至上述結構資訊區4021中讀取資料來進行初始化,才得以與儲存器單元23配合,進而可執行下列如第五圖中關於本案開機步驟流程示意圖所示之開機動作。
首先,當電腦系統電源被開啟(步驟S10)後,根據束帶接腳(strapping pin)之預設電位可知,基本輸出輸入系統之載入介面是位於儲存器控制器220,因此,儲存器控制器220將根據自身初始化之預設值至上述結構資訊區(Architecture information)4021中讀取資料來進行初始化(步驟S11),進而得到基本輸出輸入系統程式碼之初始位址及儲存器單元23之基本資訊,而在完成初始化動作後,中央處理單元20便發出一唯讀記憶體讀取指令(步驟S12),該唯讀記憶體讀取指令將被轉傳至已完成初始化之儲存器控制器220(步驟S13),而儲存器控制器220對該唯讀記憶體讀取指令進行格式轉換,進而可根據已得知之該基本輸出輸入系統程式碼之初始位址以及儲存器之讀寫協定,開始從儲存器單元23中載入基本輸出輸入系統程式碼(步驟S14)。在本案一較佳實施例中,儲存器單元23由非及閘快閃記憶體(NAND FLASH MEMORY)實現,而由於基本輸出輸入系統程式碼之資料量通常大於該非及閘快閃記憶體之基本區塊(blocks),因此基本輸出輸入系統程式碼通常被切割成複數個區塊來進行儲存,前述的初始位址可以是該複數個區塊中第一個區塊之位址,而其餘區塊的位址均存放在前一個區塊中,例如第二個區塊的位址存放在第一個區塊中,第三個區塊的位址存放在第二個區塊中,諸如此類。如此一來,當基本輸出輸入系統程式碼中前一個區塊的程式碼載入完畢以後,可以得到下一個區塊的位址,從而順次讀取各區塊並載入,進而完成基本輸出輸入系統程式碼載入之動作。而當判斷出基本輸出輸入系統程式碼完成載入後(步驟S15),儲存器控制器220便可改從可視區401中開始載入作業系統程式碼(步驟S16),而後續動作與習用手段並無太大不同,故不再予以贅述。
請參見第六圖,其係本案另一較佳實施例之功能方塊示意圖,其包括中央處理單元60、北橋晶片61、南橋晶片62、儲存器單元63以及設置於北橋晶片61中之一儲存器控制器610等元件。第六圖各模組之功能與特性與第二圖中相同名稱的模組相當,這裏不再贅述。與第二圖不同的是,儲存器控制器610不是整合在南橋晶片62內部,而是整合在北橋晶片61內部。
請參見第七圖,其係本案另一較佳實施例之功能方塊示意圖,其包括中央處理單元70、儲存器單元73以及設置於中央處理單元70中之一儲存器控制器700等元件。第七圖各模組之功能與特性與第二圖中相同名稱的模組相當,這裏不再贅述。與第二圖不同的是,儲存器控制器700整合在中央處理單元70內部,例如在中央處理單元70為精簡指令集運算(Relegate Important Stuff to the Compiler,RISC)的處理單元的電腦系統中,儲存器控制器700整合在中央處理單元70內部以提高系統整體的性能和效率。
綜上所述,本發明的優點為減少儲存單元與匯流排介面之種類,進而降低耗電與硬體成本,有效達成本案之主要目的。然本案發明得由熟習此技藝之人士任施匠思而為諸般修飾,然皆不脫如附申請專利範圍所欲保護者。
10...中央處理單元
11...北橋晶片
12...南橋晶片
13...第一儲存單元
14...第二儲存單元
130...基本輸出輸入系統程式碼
140...作業系統程式碼
131...第一連接介面
141...第二連接介面
20...中央處理單元
21...北橋晶片
22...南橋晶片
23...儲存器單元
220...儲存器控制器
230...基本輸出輸入系統程式碼
231...作業系統程式碼
2200...控制單元
2201...基本輸出輸入系統載入模組
30...束帶接腳
40...記憶體空間
401...可視區
402...隱形區
4010...作業系統程式碼
4011...應用程式程式碼
4021...結構資訊區
4022...驅動程式區
4023...基本輸出輸入系統區
60...中央處理單元
61...北橋晶片
62...南橋晶片
63...儲存器單元
610...儲存器控制器
630...基本輸出輸入系統程式碼
631...作業系統程式碼
70...中央處理單元
73...儲存器單元
700...儲存器控制器
730...基本輸出輸入系統程式碼
731...作業系統程式碼
本案得藉由下列圖式及說明,俾得一更深入之了解:
第一圖,其為一常見的個人電腦系統之功能方塊示意圖。
第二圖,其係本案為改善習用手段缺失所發展出來關於個人電腦系統較佳實施例之功能方塊示意圖。
第三圖,其係關於本案儲存器控制器內部之一較佳實施例功能方塊示意圖。
第四圖,其係關於本案儲存器單元中之記憶體資料配置圖。
第五圖,其係關於本案電腦系統之開機步驟流程示意圖。
第六圖,其係本案為改善習用手段缺失所發展出來關於個人電腦系統之另一較佳實施例之功能方塊示意圖。
第七圖,其係本案為改善習用手段缺失所發展出來關於個人電腦系統之另一較佳實施例之功能方塊示意圖。
20...中央處理單元
21...北橋晶片
22...南橋晶片
23...儲存器單元
220...儲存器控制器
230...基本輸出輸入系統程式碼
231...作業系統程式碼
Claims (16)
- 一種電腦系統,該系統包含:一中央處理單元,其係於一開機程式中發出一第一記憶體讀取指令與一第二記憶體讀取指令;一儲存器單元,其中係儲存有一基本輸出輸入系統程式碼及一作業系統程式碼;以及一儲存器控制器,信號連接於該中央處理單元與該儲存器單元之間,該儲存器控制器對該第一記憶體讀取指令進行格式轉換,進而根據轉換後的該第一記憶體讀取指令從該儲存器單元將該基本輸出輸入系統程式碼載入,並根據該第二記憶體讀取指令從該儲存器單元將該作業系統程式碼載入而完成該開機程式,其中該儲存器控制器係根據電位值為一預設電位的信號而被辨識為載入該基本輸出輸入系統程式碼的元件,而使得該儲存器控制器可接收並處理該第一記憶體讀取指令。
- 如申請專利範圍第1項所述之電腦系統,其中該第一記憶體讀取指令係為一唯讀記憶體讀取指令,而該第二記憶體讀取指令為一作業系統讀取指令。
- 如申請專利範圍第1項所述之電腦系統,其中該儲存器單元係由一非及閘快閃記憶體來完成。
- 如申請專利範圍第1項所述之電腦系統,其中該儲存器單元中之記憶體空間包含有一可視區與一隱形區,其中該可視區係用以儲存該作業系統程式碼,該隱形區則包含一結構資訊區,一驅動程式區以及一基本輸出輸入系統區, 其中該結構資訊區係用以儲存該儲存器單元之基本資訊,該驅動程式區係用以儲存關於該可視區的管理資訊,該基本輸出輸入系統區係用來存放該基本輸出輸入系統程式碼,其中該隱形區係為不會被該電腦系統之一作業系統改寫的區域。
- 如申請專利範圍第4項所述之電腦系統,其中該隱形區更包括一初始位址,該初始位址係該基本輸出輸入系統程式碼在該儲存器單元中存放的初始位址。
- 如申請專利範圍第5項所述之電腦系統,其中該基本輸出輸入系統程式碼在該儲存器單元中分複數個資料區塊儲存,該初始位址是該複數個資料區塊中第一個區塊之位址。
- 如申請專利範圍第1項所述之電腦系統,其中該儲存器控制器包含:一基本輸出輸入系統載入模組,其係接收該中央處理單元所發出之該第一記憶體讀取指令來進行轉換處理;以及一控制單元,信號連接於該基本輸出輸入系統載入模組,其係接收該基本輸出輸入系統載入模組轉傳過來之該第一記憶體讀取指令來讀取該儲存器單元中基本輸出輸入系統程式碼,或是接收該中央處理單元所發出之該第二記憶體讀取指令來讀取該作業系統程式碼。
- 如申請專利範圍第7項所述之電腦系統,其中更包含一束帶接腳,由該束帶接腳設置該預設電位,從而致能該基本輸出輸入系統載入模組,使得該基本輸出輸入系統載入模組對該第一記憶體讀取指令進行轉換處理。
- 如申請專利範圍第1項所述之電腦系統,其中該儲存器控制器設置於一南橋晶片內。
- 如申請專利範圍第1項所述之電腦系統,其中該儲存器控制器設置於一北橋晶片內。
- 如申請專利範圍第1項所述之電腦系統,其中該儲存器控制器設置於該中央處理單元內。
- 一種電腦系統開機方法,該電腦包含有一中央處理單元、一儲存器控制器以及一儲存器單元,該方法包含下列步驟:根據電位值為一預設電位的信號而啟動該儲存器控制器至該儲存器單元中之一結構資訊區中讀取資料來進行初始化;將該中央處理單元所發出之一唯讀記憶體讀取指令轉傳至已完成初始化之該儲存器控制器;該儲存器控制器對該唯讀記憶體讀取指令進行格式轉換,進而從該儲存器單元中之一隱形區載入一基本輸出輸入系統程式碼,其中該隱形區係為不會被該電腦系統之一作業系統改寫的區域;以及當該基本輸出輸入系統程式碼完成載入後,該儲存器控制器改從該儲存器單元中之一可視區開始載入一作業系統程式碼。
- 如申請專利範圍第12項所述之電腦系統開機方法,其中該儲存器單元係由一非及閘快閃記憶體來完成。
- 如申請專利範圍第12項所述之電腦系統開機方法,其中該預設電位係由一束帶接腳所定義。
- 如申請專利範圍第12項所述之電腦系統開機方法,其中該儲存器控制器進行初始化時於該結構資訊區中所讀取之資料包含有該基本輸出輸入系統程式碼之初始位址及該儲存器單元之基本資訊。
- 如申請專利範圍第15項所述之電腦系統開機方法,其中該基本輸出輸入系統程式碼在該儲存器單元中分複數個資料區塊儲存,該初始位址是該複數個資料區塊中第一個區塊之位址。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097145780A TWI383319B (zh) | 2008-11-26 | 2008-11-26 | 電腦系統及其開機方法 |
| US12/624,846 US8195930B2 (en) | 2008-11-26 | 2009-11-24 | Computer system with reduced storage device and associated booting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097145780A TWI383319B (zh) | 2008-11-26 | 2008-11-26 | 電腦系統及其開機方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201020922A TW201020922A (en) | 2010-06-01 |
| TWI383319B true TWI383319B (zh) | 2013-01-21 |
Family
ID=42197449
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097145780A TWI383319B (zh) | 2008-11-26 | 2008-11-26 | 電腦系統及其開機方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8195930B2 (zh) |
| TW (1) | TWI383319B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8533447B2 (en) * | 2010-09-08 | 2013-09-10 | Wind River Systems, Inc. | Method and device for modular configuration deployment at run time |
| US20120303942A1 (en) * | 2011-05-25 | 2012-11-29 | Eric Peacock | Caching of boot data in a storage device |
| US9225527B1 (en) | 2014-08-29 | 2015-12-29 | Coban Technologies, Inc. | Hidden plug-in storage drive for data integrity |
| US9307317B2 (en) | 2014-08-29 | 2016-04-05 | Coban Technologies, Inc. | Wireless programmable microphone apparatus and system for integrated surveillance system devices |
| TWI579767B (zh) * | 2015-12-31 | 2017-04-21 | Insyde Software Corp | Quick boot computer system and method, the computer can read the recording media and computer program products |
| US10165171B2 (en) | 2016-01-22 | 2018-12-25 | Coban Technologies, Inc. | Systems, apparatuses, and methods for controlling audiovisual apparatuses |
| US10152858B2 (en) | 2016-05-09 | 2018-12-11 | Coban Technologies, Inc. | Systems, apparatuses and methods for triggering actions based on data capture and characterization |
| US10789840B2 (en) | 2016-05-09 | 2020-09-29 | Coban Technologies, Inc. | Systems, apparatuses and methods for detecting driving behavior and triggering actions based on detected driving behavior |
| US10370102B2 (en) | 2016-05-09 | 2019-08-06 | Coban Technologies, Inc. | Systems, apparatuses and methods for unmanned aerial vehicle |
| CN107450894B (zh) * | 2016-05-31 | 2020-11-10 | 佛山市顺德区顺达电脑厂有限公司 | 通知开机阶段的方法及服务器系统 |
| US12147697B2 (en) * | 2022-01-18 | 2024-11-19 | Texas Instruments Incorporated | Methods and apparatus to characterize memory |
| US12283332B2 (en) | 2022-11-22 | 2025-04-22 | Texas Instruments Incorporated | Memory BIST circuit and method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793943A (en) * | 1996-07-29 | 1998-08-11 | Micron Electronics, Inc. | System for a primary BIOS ROM recovery in a dual BIOS ROM computer system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448905B1 (ko) * | 2002-07-29 | 2004-09-16 | 삼성전자주식회사 | 낸드플래쉬메모리를 시스템구동 및 저장용으로 사용하는장치 |
| US7213173B2 (en) * | 2004-06-15 | 2007-05-01 | Mitac Technology Corp. | Control device for preventing hardware strapping fault of computer system |
| US7849302B2 (en) * | 2006-04-10 | 2010-12-07 | Apple Inc. | Direct boot arrangement using a NAND flash memory |
| US7793036B2 (en) * | 2007-05-30 | 2010-09-07 | Intel Corporation | Method and arrangements for utilizing NAND memory |
-
2008
- 2008-11-26 TW TW097145780A patent/TWI383319B/zh active
-
2009
- 2009-11-24 US US12/624,846 patent/US8195930B2/en active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5793943A (en) * | 1996-07-29 | 1998-08-11 | Micron Electronics, Inc. | System for a primary BIOS ROM recovery in a dual BIOS ROM computer system |
Also Published As
| Publication number | Publication date |
|---|---|
| US20100131748A1 (en) | 2010-05-27 |
| US8195930B2 (en) | 2012-06-05 |
| TW201020922A (en) | 2010-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI383319B (zh) | 電腦系統及其開機方法 | |
| US7293166B2 (en) | Method of indicating a format of accessing an operating system contained on a USB memory device | |
| US7340566B2 (en) | System and method for initializing a memory device from block oriented NAND flash | |
| US7310726B2 (en) | Booting from non-linear memory | |
| US8041885B2 (en) | Memory system and method with flash memory device | |
| US7386653B2 (en) | Flash memory arrangement | |
| US7533253B2 (en) | System and method for fetching a boot code | |
| CN101634960A (zh) | 一种修改bios参数及重新生成校验和的方法 | |
| CN107548492A (zh) | 具有增强指令集的中央处理单元 | |
| JP2010500682A (ja) | フラッシュメモリアクセス回路 | |
| US20060174100A1 (en) | System and method of booting an operating system for a computer | |
| CN102520976B (zh) | 一种dsp程序的固化方法 | |
| US20100005286A1 (en) | Method for booting computer system | |
| WO2016187801A1 (zh) | 一种用于储存介质的数据管理方法及固态硬盘与控制芯片 | |
| CN101436140B (zh) | 计算机系统及其开机方法 | |
| US8117427B2 (en) | Motherboard, storage device and controller thereof, and booting method | |
| JP2007234212A (ja) | Nandフラッシュメモリのプログラム方法及びメモリシステムのプログラム方法 | |
| US20060031669A1 (en) | Boot method and system | |
| US20190377584A1 (en) | Method of Loading Software Code, Corresponding System and Vehicle Equipped with Such a System | |
| CN110825421A (zh) | 一种固件升级方法、系统及可读存储介质 | |
| JP2007299249A (ja) | Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 | |
| US20040210716A1 (en) | Apparatus and method for simulating virtual floppy disk and virtual hard disk | |
| JP2008065725A (ja) | Nand型フラッシュメモリデバイス及びこれを利用したコンピューティングシステムの起動方法 | |
| CN100428158C (zh) | 快速初始化bios的方法与装置 | |
| CN107480052A (zh) | 一种定位宕机时bios代码的方法及装置 |