[go: up one dir, main page]

TWI382422B - 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法 - Google Patents

根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法 Download PDF

Info

Publication number
TWI382422B
TWI382422B TW097126212A TW97126212A TWI382422B TW I382422 B TWI382422 B TW I382422B TW 097126212 A TW097126212 A TW 097126212A TW 97126212 A TW97126212 A TW 97126212A TW I382422 B TWI382422 B TW I382422B
Authority
TW
Taiwan
Prior art keywords
data
error correction
correction code
flash memory
page
Prior art date
Application number
TW097126212A
Other languages
English (en)
Other versions
TW201003657A (en
Inventor
Ju Peng Chen
Chih Jung Lin
Original Assignee
Genesys Logic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Genesys Logic Inc filed Critical Genesys Logic Inc
Priority to TW097126212A priority Critical patent/TWI382422B/zh
Priority to US12/197,839 priority patent/US8069396B2/en
Priority to JP2009126996A priority patent/JP2010020756A/ja
Publication of TW201003657A publication Critical patent/TW201003657A/zh
Application granted granted Critical
Publication of TWI382422B publication Critical patent/TWI382422B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)

Description

根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法
本發明係有關一種更新快閃記憶體之資料頁面之儲存裝置以及方法，更具體來說，係關於一種依據判讀錯誤更正碼來更新快閃記憶體之資料頁面之儲存裝置以及方法。
快閃記憶體(Flash Memory)為一非揮發性(non-volatile)之記憶體，在電源關閉時仍可保存先前寫入的資料。與其他儲存媒體(如硬碟、軟碟或磁帶等)比較，快閃記憶體有體積小、重量輕、防震動、存取時無機械動作延遲與低耗電等特性。由於快閃記憶體的這些特性，因此近年來消費性電子產品、嵌入式系統或可攜式電腦等資料儲存媒體皆大量採用。
快閃記憶體主要可分兩種：NOR型快閃記憶體與NAND型快閃記憶體。NOR型快閃記憶體的優點為低電壓、存取快且穩定性高，因此已被大量應用於可攜式電子裝置及電子通訊裝置，諸如個人電腦(Personal Computer，PC)、行動電話、個人數位助理(Personal Digital Assistance，PDA)以及轉頻器(Set-top Box，STB)等。NAND型快閃記憶體是專門為資料儲存用途而設計之快閃記憶體，通常應用於儲存並保存大量的資料的儲存媒介，如可攜式記憶卡(SD Memory Card，Compact Flash Card，Memory Stick等等)。
快閃記憶體內部由複數個區塊(block)所組成。每一區塊包含複數個頁面(page)，每一頁面則可分為資料儲存區段以及備用區段(spare area)，資料儲 存區段的資料容量可為2048個位元組，用來儲存使用資料，備用區段的資料容量可為64個位元組，用來儲存負責更正資料錯誤的錯誤更正碼(Error Correction Code, ECC)。
然而，快閃記憶體本身無法原地直接更改資料(update-in-place)，也就是說，若要對已寫過資料位置再次寫入資料時，必須先執行抹除的動作。而且NAND快閃記憶體寫入單位為頁，而抹除單位為區塊。所以當向晶片發出寫入請求時，必須先抹除一整個區塊，才能把資料寫入至該區塊的頁。而且一般來說一個區塊抹除動作需要的時間約為一個頁寫入動作時間的10~20倍。如果當一個抹除的單位大於寫入的單位，這表示若要執行區塊抹除動作，必須先將欲抹除區塊中的有效頁搬移至其它區塊後才可進行。
再者，快閃記憶體的抹除次數(limited erase counts)有限制。這是因為當快閃記憶體在執行寫入或讀取運作時，由於現實中的電容皆具有漏電的現象，因此當快閃記憶體重複寫入或讀取超過十萬次之後，就會導致該電容所儲存的電位差不足以使得漂浮閘所儲存的電荷不足，進而造成該快閃記憶體所儲存的資料遺失，嚴重者更可能會使該快閃記憶體開始衰減且無法執行讀取的運作。也就是說，若某一區塊經常被抹除而超過可用次數的話，會造成此區塊寫入/抹除動作錯誤。當一個快閃記憶體區塊因為抹除次數過多，而造成無法正確讀出資料時，即稱此區塊被寫穿。
由於快閃記憶體有此種壽命限制，因此如何確保在快閃記憶體頁面被寫穿的情況下，仍能正確存取資料，便成為一個重要的課題。目前習知的解決方法是在存取資料之前，先判斷頁面之前被存取的次數，再將資料寫入至使用次數較少的頁面內，以確保每一頁面被使用的次數較為平均。然而，使用次數越多的頁面表示被寫穿的機率較高，但並不一定表示下一次寫入資料時一定會發生寫穿的現象，相對地，使用次數越少的頁面表示被 寫穿的機率較低，但並不一定表示下一次存取資料時一定不會發生寫穿的現象。故依據使用次數決定寫入資料頁面的機制仍有其缺點，因此仍有改善之必要。
有鑑於此，本發明係提供一種依據判讀錯誤更正碼來更新快閃記憶體之資料頁面之儲存裝置以及方法，以改善先前技術之缺點。
本發明之一目的係提供一種更新快閃記憶體之資料頁面之儲存裝置，其包含一快閃記憶體、一錯誤更正碼偵測器以及一控制器。該快閃記憶體包含複數個資料頁面，每一資料頁面包含一資料儲存區段以及一備用區段，該資料儲存區段係用來儲存資料，該備用區段係用來記錄該資料對應之錯誤更正碼。該錯誤更正碼偵測器用來偵測每一資料頁面之備用區段之錯誤更正碼使用之位元數。該控制器耦接於該錯誤更正碼偵測器，用來於該等資料頁面之一第一資料頁面之一錯誤更正碼使用之位元數大於一第一預設值時，將該第一資料頁面儲存之一資料以及該錯誤更正碼儲存至一第二資料頁面，其中該第二資料頁面之一錯誤更正碼使用之位元數小於該第一預設值。
依據本發明之一實施例，該快閃記憶體係一NAND快閃記憶體。
依據本發明之一實施例，該儲存裝置另包含一暫存器，用來暫存自該快閃記憶體之該等資料頁面讀取除出來之資料。該暫存器係一先進先出暫存器。
依據本發明之一實施例，該控制器用來於該錯誤更正碼偵測器偵測到該 等資料頁面之一第三資料頁面之一錯誤更正碼使用之位元數大於一第二預設值時，將該第三資料頁面紀錄為寫穿。其中該第二預設值係大於該第一預設值。該第二資料頁面係一未使用之資料區塊。
本發明之另一目的係提供一種更新一快閃記憶體之資料區塊之方法，該快閃記憶體包含複數個資料頁面，每一資料頁面包含一資料儲存區段以及一備用區段，該資料儲存區段係用來儲存資料，該備用區段係用來記錄該資料對應之錯誤更正碼，該方法包含：偵測每一資料頁面之備用區段之錯誤更正碼使用之位元數；以及當該等資料頁面之一第一資料頁面之一錯誤更正碼使用之位元數大於一第一預設值時，將該第一資料頁面儲存之一資料以及該錯誤更正碼儲存至一第二資料頁面，其中該第二資料頁面之一錯誤更正碼使用之位元數小於該第一預設值。
請參閱第1圖以及第2圖，第1圖係本發明之用來更新快閃記憶體之資料頁面之儲存裝置10之功能方塊圖，第2圖係第1圖之快閃記憶體20之示意圖。儲存裝置10包含一快閃記憶體20、一錯誤更正碼偵測器30、一控制器40以及一暫存器50。快閃記憶體20可為一NAND快閃記憶體，其包含複數個區塊22，每一區塊22包含複數個資料頁面24，一資料儲存區段26以及一備用區段28，資料儲存區段26的資料容量可為2048位元組，係用來儲存資料。備用區段28的資料容量可為64位元組，係用來記錄該資料對應之錯誤更正碼。一般來說，每512個位元組的資料儲存區段26對 應到16位元組的備用區段28。當資料儲存區段26所儲存的錯誤位元組越多，則備用區段28所儲存的錯誤更正碼使用的位元數也越多。暫存器50係一先進先出(First-In First-Out，FIFO)暫存器。當從快閃記憶體20讀取出資料時，會先將複數個資料頁面24儲存的資料以及對應之錯誤更正碼依序存入暫存器50，再透過錯誤更正碼偵測器30依據錯誤更正碼以及原先資料頁面讀取出的資料解碼成為正確資料。
請一同參閱第1圖以及第3圖，第3圖係本發明之更新快閃記憶體20之資料頁面之方法流程圖。如第3圖所示，本發明之方法步驟如下：步驟300：開始。
步驟302：偵測每一資料頁面24之備用區段28之錯誤更正碼使用之位元數。
步驟304：判斷資料頁面24之錯誤更正碼使用之位元數是否大於第一預設值。若是，執行步驟304，若否，執行步驟308。
步驟306：判斷資料頁面24之錯誤更正碼使用之位元數是否大於第二預設值。若是，執行步驟310，若否，執行步驟306。
步驟308：控制器40將資料頁面24紀錄為寫穿(worn-out)。
步驟310：將資料頁面24之資料以及錯誤更正碼儲存至另一未使用的資料頁面24。
步驟312：結束。
當儲存裝置10接收一讀取指令時，控制器40會依據該讀取命令決定 讀取快閃記憶體20內複數個資料頁面24的資料。接下來，複數個資料頁面24儲存的資料以及對應之錯誤更正碼會依序存入暫存器50，再透過錯誤更正碼偵測器30依據錯誤更正碼將原先資料頁面讀取出的資料解碼成為所要資料。同時，錯誤更正碼偵測器30偵測每一資料頁面24之備用區段28內錯誤更正碼使用之位元數(步驟302)。一般來說，儲存在資料儲存區段26的512個位元組的資料對應到16位元組的備用區段28。如果有一第一資料頁面的備用區段28儲存的錯誤更正碼使用之位元數大於第一預設值(步驟304)，表示該第一資料頁面儲存資料的錯誤位元數過多，亦即第一資料頁面寫穿的機率較大，較佳地，第一預設值可為4個位元組。接下來，控制器40會將第一資料頁面儲存之資料以及錯誤更正碼一塊儲存至一第二資料頁面，其中該第二資料頁面之錯誤更正碼使用之位元數小於該第一預設值，較佳地，該第二資料頁面是一未使用的資料頁面(步驟310)。如果資料頁面的備用區段28儲存的錯誤更正碼使用之位元數小於第一預設值，則表示資料頁面仍屬正常，可繼續儲存資料以及錯誤更正碼。
如果錯誤更正碼偵測器30判斷一第三資料頁面之錯誤更正碼使用之位元數大於第二預設值(步驟306)，表示該第三資料頁面儲存資料的錯誤位元數已達到寫穿的標準，所以控制器40用來將該第三資料頁面紀錄為寫穿(步驟308)。第二預設值可設定為8個位元組。
相較於先前技術，本發明之儲存裝置係依據判讀錯誤更正碼來更新快閃記憶體之資料頁面。由於錯誤更正碼使用的位元數越多表示該資料頁面需要更正的資料越多，也表示該資料頁面被寫穿的機會越大，因此比先前 技術依據每個資料頁面的使用次數決定是否更新資料頁面的機制可以更加可靠地更新資料頁面。如此一來，可以改善先前技術依據使用次數決定寫入資料頁面的缺點。
綜合以上所述，雖然本發明已較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10‧‧‧儲存裝置
20‧‧‧快閃記憶體
30‧‧‧錯誤更正碼偵測器
40‧‧‧控制器
50‧‧‧暫存器
22‧‧‧資料區塊
24‧‧‧資料頁面
26‧‧‧資料儲存區段
28‧‧‧備用區段
第1圖係本發明之用來更新快閃記憶體之資料頁面之儲存裝置之功能方塊圖。
第2圖係第1圖之快閃記憶體之示意圖。
第3圖係本發明之更新快閃記憶體之資料頁面之方法流程圖。
10‧‧‧儲存裝置
20‧‧‧快閃記憶體
30‧‧‧錯誤更正碼偵測器
40‧‧‧控制器
50‧‧‧暫存器

Claims (12)

  1. 一種更新快閃記憶體之資料頁面(page)之儲存裝置，其包含：一快閃記憶體，包含複數個資料頁面，每一資料頁面包含一資料儲存區段以及一備用區段，該資料儲存區段係用來儲存資料，該備用區段係用來記錄該資料對應之錯誤更正碼；一錯誤更正碼偵測器，用來偵測每一資料頁面之備用區段之錯誤更正碼使用之位元數；以及一控制器，耦接於該錯誤更正碼偵測器與該快閃記憶體之間，用來於該等資料頁面之一第一資料頁面之一錯誤更正碼使用之位元數大於一第一預設值時，將該第一資料頁面儲存之一資料以及該錯誤更正碼儲存至一第二資料頁面，其中該第二資料頁面之一錯誤更正碼使用之位元數小於該第一預設值。
  2. 如申請專利範圍第1項所述之儲存裝置，其中該快閃記憶體係一NAND快閃記憶體。
  3. 如申請專利範圍第1項所述之儲存裝置，其另包含一暫存器，耦接於該錯誤更正碼偵測器與該快閃記憶體之間，用來暫存自該快閃記憶體之該等資料頁面讀取除出來之資料。
  4. 如申請專利範圍第3項所述之儲存裝置，其中該暫存器係一先進先出暫存器。
  5. 如申請專利範圍第1項所述之儲存裝置，其中該控制器用來於該錯誤更正碼偵測器偵測到該等資料頁面之一第三資料頁面之一錯誤更正碼 使用之位元數大於一第二預設值時，將該第三資料頁面紀錄為寫穿。
  6. 如申請專利範圍第5項所述之儲存裝置，其中該第二預設值係大於該第一預設值。
  7. 如申請專利範圍第1項所述之儲存裝置，其中該第二資料頁面係一未使用之資料區塊。
  8. 一種更新一快閃記憶體之資料區塊之方法，該快閃記憶體包含複數個資料頁面，每一資料頁面包含一資料儲存區段以及一備用區段，該資料儲存區段係用來儲存資料，該備用區段係用來記錄該資料對應之錯誤更正碼，該方法包含：偵測每一資料頁面之備用區段之錯誤更正碼使用之位元數；以及當該等資料頁面之一第一資料頁面之一錯誤更正碼使用之位元數大於一第一預設值時，將該第一資料頁面儲存之一資料以及該錯誤更正碼儲存至一第二資料頁面，其中該第二資料頁面之一錯誤更正碼使用之位元數小於該第一預設值。
  9. 如申請專利範圍第8項所述之方法，其中該快閃記憶體係一NAND快閃記憶體。
  10. 如申請專利範圍第8項所述之方法，其另包含：當該錯誤更正碼偵測器偵測到該等資料頁面之一第三資料頁面之一錯誤更正碼使用之位元數大於一第二預設值時，將該第三資料頁面紀錄為寫穿。
  11. 如申請專利範圍第10項所述之方法，其中該第二預設值係大於該第一 預設值。
  12. 如申請專利範圍第10項所述之方法，其中該第二資料頁面係一未使用之資料區塊。
TW097126212A 2008-07-11 2008-07-11 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法 TWI382422B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW097126212A TWI382422B (zh) 2008-07-11 2008-07-11 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法
US12/197,839 US8069396B2 (en) 2008-07-11 2008-08-25 Storage device for refreshing data pages of flash memory based on error correction code and method for the same
JP2009126996A JP2010020756A (ja) 2008-07-11 2009-05-26 Ｅｃｃに基づいてフラッシュメモリのデータページを更新する記憶装置及びその方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097126212A TWI382422B (zh) 2008-07-11 2008-07-11 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法

Publications (2)

Publication Number Publication Date
TW201003657A TW201003657A (en) 2010-01-16
TWI382422B true TWI382422B (zh) 2013-01-11

Family

ID=41506198

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097126212A TWI382422B (zh) 2008-07-11 2008-07-11 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法

Country Status (3)

Country Link
US (1) US8069396B2 (zh)
JP (1) JP2010020756A (zh)
TW (1) TWI382422B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502601B (zh) * 2013-04-24 2015-10-01 Ind Tech Res Inst 混合式錯誤修復方法及其記憶體裝置

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8555143B2 (en) * 2008-12-22 2013-10-08 Industrial Technology Research Institute Flash memory controller and the method thereof
US8266481B2 (en) * 2009-07-29 2012-09-11 Stec, Inc. System and method of wear-leveling in flash storage
US8453021B2 (en) 2009-07-29 2013-05-28 Stec, Inc. Wear leveling in solid-state device
TWI447739B (zh) * 2010-03-22 2014-08-01 Phison Electronics Corp 錯誤校正方法、記憶體控制器與儲存系統
KR101666987B1 (ko) * 2010-04-20 2016-10-17 삼성전자주식회사 메모리 시스템 및 그것의 동작 방법
US8756474B2 (en) * 2011-03-21 2014-06-17 Denso International America, Inc. Method for initiating a refresh operation in a solid-state nonvolatile memory device
US8902653B2 (en) 2011-08-12 2014-12-02 Micron Technology, Inc. Memory devices and configuration methods for a memory device
US9356777B2 (en) 2012-01-23 2016-05-31 Q-Up Technologies Llc Secure communications system for direct transfer between mobile device
US9251119B2 (en) 2012-01-23 2016-02-02 Q-Up Enterprises LLC System for the exchange of optically-encoded information
TWI482014B (zh) * 2012-08-10 2015-04-21 Macronix Int Co Ltd 具有動態錯誤偵測及更正的記憶體
KR101944793B1 (ko) * 2012-09-04 2019-02-08 삼성전자주식회사 플래시 메모리를 포함하는 플래시 메모리 시스템 및 그것의 비정상 워드 라인 검출 방법
CN104133731A (zh) * 2014-08-06 2014-11-05 曙光信息产业(北京)有限公司 数据校正方法和系统
WO2016051599A1 (ja) 2014-10-03 2016-04-07 株式会社日立製作所 メモリコントローラ及びデータ制御方法
TWI556254B (zh) * 2014-10-14 2016-11-01 慧榮科技股份有限公司 資料儲存裝置及其資料存取方法
JP6889001B2 (ja) * 2017-03-30 2021-06-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
CN109558266B (zh) 2017-09-26 2022-06-14 慧荣科技股份有限公司 主动错误更正失败处理方法
TWI670595B (zh) * 2017-09-26 2019-09-01 慧榮科技股份有限公司 主動錯誤更正失敗處理方法
US10831596B2 (en) 2018-01-22 2020-11-10 Micron Technology, Inc. Enhanced error correcting code capability using variable logical to physical associations of a data block
CN111930302B (zh) * 2020-06-30 2024-10-18 深圳佰维存储科技股份有限公司 数据读取方法、装置、计算机可读存储介质及电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030093744A1 (en) * 2001-11-14 2003-05-15 Monilithic System Technology, Inc. Error correcting memory and method of operating same
TW544686B (en) * 2000-10-25 2003-08-01 Fujitsu Ltd Method of managing a defect in a flash memory
US20040202034A1 (en) * 2003-04-03 2004-10-14 Jin-Yub Lee Nonvolatile memory with error correction for page copy operation and method thereof
TWI222648B (en) * 1999-08-11 2004-10-21 Samsung Electronics Co Ltd Integrated circuit memory devices having error checking and correction circuits therein and methods of operating same
US20050160332A1 (en) * 2004-01-16 2005-07-21 Osamu Hirabayashi Semiconductor integrated circuit
US20060164885A1 (en) * 2005-01-25 2006-07-27 /Phison Lelctronics Corp./ [method for reducing data error when falsh memory storage device using copy back command]
US7103732B1 (en) * 2002-10-28 2006-09-05 Sandisk Corporation Method and apparatus for managing an erase count block
TWI289851B (en) * 2005-05-04 2007-11-11 Univ Tsinghua Semiconductor memory and method of correcting errors for the same
US20080002468A1 (en) * 2006-06-30 2008-01-03 Sandisk Corporation Partial Page Fail Bit Detection in Flash Memory Devices
US20080137415A1 (en) * 2006-12-11 2008-06-12 Seung Jae Lee Multi-Bit Flash Memory Device and Program Method Thereof
TW200828328A (en) * 2006-12-28 2008-07-01 Genesys Logic Inc Method of improving accessing reliability of flash memory

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4437519B2 (ja) * 2001-08-23 2010-03-24 スパンション エルエルシー 多値セルメモリ用のメモリコントローラ
US7246268B2 (en) * 2002-01-16 2007-07-17 Sandisk Corporation Method and apparatus for dynamic degradation detection
JP4287631B2 (ja) * 2002-09-06 2009-07-01 株式会社日立コミュニケーションテクノロジー 記憶装置
JP2004152194A (ja) * 2002-10-31 2004-05-27 Ricoh Co Ltd メモリデータ保護方法
US7559004B1 (en) * 2003-10-01 2009-07-07 Sandisk Corporation Dynamic redundant area configuration in a non-volatile memory system
US7451264B2 (en) * 2006-04-13 2008-11-11 Sandisk Corporation Cycle count storage methods
US7747903B2 (en) * 2007-07-09 2010-06-29 Micron Technology, Inc. Error correction for memory
TWI366828B (en) * 2007-09-27 2012-06-21 Phison Electronics Corp Wear leveling method and controller using the same
US8285940B2 (en) * 2008-02-29 2012-10-09 Cadence Design Systems, Inc. Method and apparatus for high speed cache flushing in a non-volatile memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI222648B (en) * 1999-08-11 2004-10-21 Samsung Electronics Co Ltd Integrated circuit memory devices having error checking and correction circuits therein and methods of operating same
TW544686B (en) * 2000-10-25 2003-08-01 Fujitsu Ltd Method of managing a defect in a flash memory
US20030093744A1 (en) * 2001-11-14 2003-05-15 Monilithic System Technology, Inc. Error correcting memory and method of operating same
US7103732B1 (en) * 2002-10-28 2006-09-05 Sandisk Corporation Method and apparatus for managing an erase count block
US20040202034A1 (en) * 2003-04-03 2004-10-14 Jin-Yub Lee Nonvolatile memory with error correction for page copy operation and method thereof
US20050160332A1 (en) * 2004-01-16 2005-07-21 Osamu Hirabayashi Semiconductor integrated circuit
US20060164885A1 (en) * 2005-01-25 2006-07-27 /Phison Lelctronics Corp./ [method for reducing data error when falsh memory storage device using copy back command]
TWI289851B (en) * 2005-05-04 2007-11-11 Univ Tsinghua Semiconductor memory and method of correcting errors for the same
US20080002468A1 (en) * 2006-06-30 2008-01-03 Sandisk Corporation Partial Page Fail Bit Detection in Flash Memory Devices
US20080137415A1 (en) * 2006-12-11 2008-06-12 Seung Jae Lee Multi-Bit Flash Memory Device and Program Method Thereof
TW200828328A (en) * 2006-12-28 2008-07-01 Genesys Logic Inc Method of improving accessing reliability of flash memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI502601B (zh) * 2013-04-24 2015-10-01 Ind Tech Res Inst 混合式錯誤修復方法及其記憶體裝置

Also Published As

Publication number Publication date
US8069396B2 (en) 2011-11-29
TW201003657A (en) 2010-01-16
JP2010020756A (ja) 2010-01-28
US20100011276A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
TWI382422B (zh) 根據錯誤更正碼更新快閃記憶體之資料頁面之儲存裝置與方法
TWI397912B (zh) 調整存取效能的快閃記憶體儲存裝置
JP5185156B2 (ja) メモリコントローラおよび半導体記憶装置
JP4729062B2 (ja) メモリシステム
US8037232B2 (en) Data protection method for power failure and controller using the same
US8103820B2 (en) Wear leveling method and controller using the same
TWI483111B (zh) 資料儲存方法、記憶體控制器與記憶體儲存裝置
US20090193058A1 (en) System and method for providing copyback data integrity in a non-volatile memory system
EP2587362A2 (en) Systems and methods for obtaining and using nonvolatile memory health information
CN101494085B (zh) 防止非易失性存储器发生读取干扰的方法及其控制器
CN102157202B (zh) 防止非易失性存储器发生读取干扰的方法及其控制器
CN101981627A (zh) Nand存储器
US9778862B2 (en) Data storing method for preventing data losing during flush operation, memory control circuit unit and memory storage apparatus
TWI501244B (zh) 資料寫入方法、記憶體控制電路單元與記憶體儲存裝置
US11199982B2 (en) Data storage device and control method for non-volatile memory
CN101645026B (zh) 根据错误更正码更新闪存页面的储存装置与方法
TWI382420B (zh) 利用多值式快閃記憶體實施單值式快閃記憶體功能之儲存裝置與方法
US20110087828A1 (en) Method for enhancing performance of accessing a flash memory, and associated memory device and controller thereof
US10896004B2 (en) Data storage device and control method for non-volatile memory, with shared active block for writing commands and internal data collection
US20100037004A1 (en) Storage system for backup data of flash memory and method for the same
CN106980464B (zh) 利用过采样读取的系统最优化方法
CN101546297B (zh) 保护闪存储存装置存取的系统及其方法
CN117290199A (zh) 寿命预警方法，存储器存储装置及存储器控制电路单元
CN101552030A (zh) 调整存取效能的闪存储存装置