[go: up one dir, main page]

TWI382481B - 整合式調整與接合系統 - Google Patents

整合式調整與接合系統 Download PDF

Info

Publication number
TWI382481B
TWI382481B TW098115572A TW98115572A TWI382481B TW I382481 B TWI382481 B TW I382481B TW 098115572 A TW098115572 A TW 098115572A TW 98115572 A TW98115572 A TW 98115572A TW I382481 B TWI382481 B TW I382481B
Authority
TW
Taiwan
Prior art keywords
die
scanning
bonding method
wafer
dies
Prior art date
Application number
TW098115572A
Other languages
English (en)
Other versions
TW201021138A (en
Inventor
余振華
邱文智
吳文進
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW201021138A publication Critical patent/TW201021138A/zh
Application granted granted Critical
Publication of TWI382481B publication Critical patent/TWI382481B/zh

Links

Classifications

    • H10W90/00
    • H10W72/0198
    • H10W72/071
    • H10W72/07125
    • H10W72/07141
    • H10W72/07178
    • H10W72/07183
    • H10W72/07336
    • H10W72/07341
    • H10W74/00
    • H10W80/102
    • H10W80/312
    • H10W80/327
    • H10W90/722
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49135Assembling to base an electrical component, e.g., capacitor, etc. with component orienting and shaping, e.g., cutting or bending, etc.

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Wire Bonding (AREA)

Description

整合式調整與接合系統
本發明是有關於一種積體電路製程,且特別是有關於一種接合半導體晶圓及晶粒之裝置及方法。
隨著半導體技術的發展,半導體晶粒變得越來越小。然而,需要將更多的功能整合至半導體晶粒。因此,半導體晶粒需要在更小的範圍內封裝更多的輸入輸出焊墊(I/O pads),使得輸入輸出焊墊在晶圓上分布的密度快速地增加。於是,半導體晶粒的封裝變得更加困難,也使得半導體晶粒的良率受到不好的影響。
封裝技術可以分為兩個種類。一種典型上是指晶圓級封裝(wafer level package,WLP),其中晶圓上的晶粒在切割前便已經完成封裝。晶圓級封裝有其優點,例如較高的產量以及較低的成本花費。此外,所需要的底填充物以及封膜化合物也比較少。然而,晶圓級封裝亦有其缺點。如前面所提及,晶粒的尺寸變得越來越小,而傳統的晶圓級封裝僅能為扇入型封裝(fan-in type package),因此每個晶粒的輸入輸出焊墊直接地被每個晶粒的大小所限制。由於晶粒大小的限制,輸入輸出焊墊的數量被輸入輸出焊墊限定的間距所限制。如果將輸入輸出焊墊的間距減小,以在一個晶粒上加入更多的輸入輸出焊墊,也許會發生橋接(solder bridge)的狀況。此外,在固定球的尺寸的限制之下,錫球一定要有固定的大小,亦即限制被封裝到晶粒表面的錫球數量。
在另一種封裝技術中,晶粒在被封裝至另一晶圓之前,便已經從晶圓上被切割下來,其中只有已知是好的晶片才會被封裝。本封裝技術的優點在於可以形成扇出形封裝(fan-out type package),亦即晶粒上的輸入輸出焊墊被重新分配在一個大於晶粒面積的區域,因此能夠增加封裝在晶粒表面的輸入輸出焊墊之數量。
晶粒對晶圓之接合包含介電質對介電質接合(dielectric-to-dielectric bonding),亦被稱為熔合接合(fusion bonding),以及銅銅接合(copper-to-copper bonding)。第1圖繪示介電質對介電質接合,頂晶粒100接合至底晶粒200之上,其中底晶粒200可以是晶圓的一部份。頂晶粒100中的介電質層102接合至底晶粒200的介電質層202。頂晶粒100和底晶粒200有厚度變化,當頂晶粒100接合至底晶粒200之上時,頂晶粒100的一端可能被施加比起其他端較大的力量,因此被施加較小力量的一端可能沒有適當地接合。
同樣的狀況亦可能發生於銅銅接合。請參照第2圖,頂晶粒300經由焊墊304及404之間的接合以接合至底晶粒400,其中焊墊304及404可能直接接觸,或是經由一層非常薄的焊料接合。因為積體電路體積的縮減,介電質層302與介電質層402之間的間距G(gap)變得越來越小,而表面的總厚度變化(total thickness variation,TTV)變得越來越大,這使得施加接合力其均勻度之要求變得更為嚴格。當頂晶粒300接合至底晶粒400之上時,總厚度變化可能使得頂晶粒300與底晶粒400之一端變得較其他端為厚。因此,頂晶粒300的一端可能被施加較其他端為大的力量,使得被施加較小力量的一端可能沒有適當地接合。
傳統上,以上所提及的問題在頂晶粒接合至底晶圓之後,由執行接觸後整平來解決。然而,這會導致額外的執行步驟以及較長的執行時間,使得產量下降。因此,本技術需要一個擁有較高產量的接合系統和方法。
依據本發明一實施例,一種接合方法,包含下列步驟:提供第一晶粒和第二晶粒。首先,掃描第一晶粒和第二晶粒至少其中之一,以判斷其厚度變化。其次,將第一晶粒之第一表面朝向第二晶粒之第二表面。利用厚度變化,調整第一表面與第二表面,使得第一表面與第二表面互相平行。最後,將第二晶粒接合至第一晶粒之上。其中,調整第一表面與第二表面之步驟包含傾斜第一晶粒和第二晶粒至少其中之一。
依據本發明另一實施例,一種接合方法,包含下列步驟:提供底晶圓,包含複數個第一晶粒。提供複數個第二晶粒。首先,掃描底晶圓以判斷這些第一晶粒之複數個第一厚度變化。其次,將這些第二晶粒放置於晶粒托盤。掃描這些第二晶粒以判斷這些第二晶粒之複數個第二厚度變化,再由晶粒托盤中選擇這些第二晶粒其中之一晶粒。最後,移動這些第二晶粒其中之此晶粒至這些第一晶粒其中之一晶粒之上。此方法更包含傾斜底晶圓和這些第二晶粒其中之此晶粒至少其中之一,使得這些第一晶粒其中之此晶粒的第一表面平行於這些第二晶粒其中之此晶粒的第二表面,其中第一表面朝向第二表面。此方法更包含在第一表面與第二表面互相平行之後,將這些第二晶粒其中之此晶粒接合至這些第一晶粒其中之此晶粒。
依據本發明又一實施例,一種接合方法,包含下列步驟:提供第一晶粒和第二晶粒。首先,將第一晶粒置於平臺之上,再移動第二晶粒使其朝向第一晶粒。其次,傾斜第一晶粒和第二晶粒至少其中之一,使得第一晶粒之第一表面與第二晶粒之第二表面互相平行。將第二晶粒向第一晶粒移動,此時第一表面與第二表面保持平行。最後,將該第二晶粒接合至該第一晶粒。
依據本發明又一實施例,一種用來接合晶粒的裝置,包含:掃描系統,被配置以用於掃描晶粒的厚度變化;控制單元,連結至掃描系統,控制單元被配置以用於收集厚度變化;接合頭,連結至控制單元;平臺,用以將晶粒黏著於其上。控制單元被配置以用於控制接合頭與平臺至少其中之一,使接合頭與平臺至少其中之一傾斜。
依據本發明又一實施例,一種用來接合第一晶粒與第二晶粒的裝置包含:控制單元;平臺,用以將晶圓黏著於其上,其中晶圓包含第一晶粒;接合頭,被配置以用於選擇第二晶粒。控制單元被連結與配置以用於傾斜接合頭以及平臺至少其中之一,使得第一晶粒的第一表面與第二晶粒的第二表面互相平行。
本發明之優點包含在將晶粒接合至晶粒或晶圓上時,有較大的產量以及更增進的可信賴度。
本發明多個實施例之製造及使用將於下詳細討論。應了解到本發明提供許多可供實施之發明觀念,此觀念可被廣泛地具體實現。被討論之特定實施例僅闡述特定製造或使用本發明之方法,並非用以限定本發明之範圍。
本發明提供一種新穎的整合式調整與接合系統以及一種接合的方法。在本發明所提供的各種不同觀點及實施例之中,相似的元件符號被用以標示相似的元件。
請參照第3A圖,其繪示依照本發明一實施方式的一種接合系統20之一部份,包含控制單元22、平臺24、掃描系統26以及接合頭28(未繪示於第3A圖,請參照第5圖)。平臺24、掃描系統26以及接合頭28最好置於受控制的環境中(未繪示於圖式中),此受控制的環境充滿適合的氣體,例如乾淨空氣、氦氣等氣體。此受控制的環境也可以是真空室。平臺24可以是晶片靜電吸盤(electro-static chuck),用以將晶片黏著於平臺24上,並將晶圓的溫度提高至較適合進行接合的溫度。
在第3A圖中,底晶圓32放置於平臺24之上。接著,使用掃描系統26掃描底晶圓32之表面。在一實施例中,掃描系統26為一雷射系統,用來測量掃描系統26與底晶圓32上的掃描點兩者之間的距離,因此可以確定底晶圓32上的掃描點之厚度。底晶圓32上之每一底晶粒34有多個點被掃描,其掃描方式可以是逐行式或是逐點式的掃描。第4圖繪示底晶粒34之上視圖。在一實施例中,底晶粒34有三行及三列掃描點。P1至P9指的是這些掃描點,其中底晶粒34每行及每個角有至少一個,最好是更多的掃描點。知道底晶粒34的P1至P9點的厚度之後,便可以知道底晶粒34和底晶圓32的厚度變化。這些掃描資料儲存於控制單元22,在接下來的接合中使用。
第3B圖繪示掃描晶粒36,晶粒36將接合於底晶圓32之上。在此描述中,晶粒36雖然稱為頂晶粒,但是實際上在接合時晶粒36可以是頂晶粒或是底晶粒。在一實施例中,頂晶粒36被放置在晶粒托盤38之上。晶粒托盤38是經過設計的,其與頂晶粒36接合的表面是平整的,因此晶粒托盤38不會影響厚度變化,而此厚度變化可能會被錯誤地認為是頂晶粒36的厚度變化。再一次地,掃描系統26掃描頂晶粒36以判斷晶粒之表面輪廓,由此判斷頂晶粒36的厚度變化。在一實施例中,表面輪廓可以由掃描每一頂晶粒36上的九個點來判斷,這些點如同第4圖所繪示。或是,掃描系統26可以逐行地執行地毯式掃描,並由此地毯式掃描的結果得到晶粒的厚度。頂晶粒36和晶粒托盤38可以被放置在平臺24之上以進行掃描。這些掃描資料被儲存於控制單元22中。
第5A圖繪示頂晶粒36其中之一晶粒與底晶粒34其中之一晶粒的接合。接合頭28被用來由晶粒托盤38選擇頂晶粒36其中之一晶粒,並將此晶粒移動至底晶粒34之上。頂晶粒36的厚度變化以及底晶粒34的厚度變化會造成頂晶粒36的表面40與底晶粒34的表面42之間不互相平行。因此,若接合頭28將頂晶粒36直接地往下移動,在與底晶粒34的其它邊或角接觸之前,頂晶粒36的一邊或一角可能會先接觸到底晶粒34的一邊或一角。於是,先與底晶粒34接觸的一邊或一角,會比與底晶粒34接觸的其它邊或其它角受到較大的力量,而形成冷接點(cold joint,意指未接合在一起的點)。
因為頂晶粒36與底晶粒34的厚度變化可以由控制單元22得知,故控制單元22可以抵銷頂晶粒36與底晶粒34的厚度變化。在一實施例中,控制單元22控制接合頭28略微傾斜一角度α,使得頂晶粒36的表面40與底晶粒34的表面42互相平行。在另一實施例中,並非傾斜接合頭28,而是將平臺24傾斜一角度β,其中角度β等同於角度α。又一實施例中,平臺24與接合頭28皆傾斜,以使得頂晶粒36的表面40與底晶粒34的表面42互相平行。第5B圖繪示一傾斜的接合頭28。值得注意的是,底晶圓32不均勻的厚度以及因其不均勻的厚度所造成的傾斜角,皆誇大繪製以彰顯本發明之觀念。
接下來,將接合頭28往下移(此時表面40與表面42互相平行);使得頂晶粒36之表面40接觸底晶粒34之表面42。應了解到傾斜平臺24或傾斜接合頭28,可以在頂晶粒36接觸到底晶粒34之前的任何時間執行。例如,傾斜接合頭28可以同時在接合頭28往下移動時執行。因為此調整動作,表面40和表面42所有的邊和角可以同時接觸。接合時,施加一力量使頂晶粒36與底晶粒34相壓。由於不均勻的狀況已經被抵銷,因此施加於頂晶粒36所有邊和角的力量大致上相同。在接合時,底晶圓32與頂晶粒36的溫度可能被增加至較適合的溫度。接合後的結構如第6圖所繪示。在頂晶粒36被接合至底晶圓32上方之後,其它剩餘在晶粒托盤38(第3B圖)之晶粒36,逐一被接合至底晶圓32上,其中每一晶粒的接合皆適用於上面所討論之接合過程。由於所有頂晶粒36以及底晶粒34的厚度變化皆可由控制單元22得知,厚度變化之抵銷可以於每一晶粒接合時執行。
在上面所討論的實施例中,晶粒對晶圓之接合已經被討論。在另一實施例中,可以執行晶粒對晶粒之接合。接合過程本質上與先前所述相同,除了底晶粒被放置於相應之晶粒托盤上時也可以被掃描。在又一實施例中,可以執行晶圓對晶圓之接合,其中頂晶圓和底晶圓都已經先被掃描過,而頂晶圓和底晶圓之輪廓都被用於調整頂晶圓和底晶圓,使得頂晶圓和底晶圓互相平行。
第7圖繪示另一實施例,其中晶圓32之黏著方向往下,而掃描系統26朝上以掃描晶圓32。此接合可以於晶圓32朝下時執行。或是在掃描之後,將晶圓32如第3A圖所示放置,然後再接合。
由上述本發明實施方式可知,應用本發明具有多個優點。因厚度變化之抵銷,故冷接點之問題可以被減到最低,甚至是完全消除。由判斷即將接合的晶粒或晶圓之表面輪廓,可以同時執行平整及接合的動作,因此不需要再接合之後執行額外的平整動作。產量因此緣故而可以增加。
雖然本發明已以實施方式揭露如上,然其並非用以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。此外,本發明應用之範圍並非限制於本說明書所提及之過程、機構、製程、成分方法以及步驟。任何熟習此技藝者,對於本發明所揭露之現已存在抑或是未來將會發展出之過程、機構、製程、成分方法以及步驟,其執行之功能或所達成之結果大致與本發明中相應之實施例相同時,可能係根據本發明。因此,所附之申請範圍係用以界定其範圍,如過程、機構、製程、成分方法以及步驟。
100...頂晶粒
102...介電質層
200...底晶粒
202...介電質層
300...頂晶粒
302...介電質層
304...焊墊
400...底晶粒
402...介電質層
404...焊墊
20...接合系統
22...控制單元
24...平臺
26...掃描系統
28...接合頭
32...底晶圓
34...底晶粒
36...晶粒
38...晶粒托盤
40...表面
42...表面
G...間距
P1~P9...掃描點
α...角度
β...角度
為讓本發明之上述和其他目的、特徵、優點與實施例能更明顯易懂,所附圖式之說明如下:
第1圖繪示一傳統的介電質對介電質接合,其中因為晶粒的厚度變化使得晶粒之間無法適當地接合。
第2圖繪示一傳統的銅銅接合,其中因為晶粒的厚度變化使得晶粒之間無法適當地接合。
第3A圖至第6圖係繪示本發明接合過程的中間階段之上視圖和側視圖。
第7圖繪示一掃描系統,其配置於將被掃描之晶圓的下方。
22...控制單元
24...平臺
28...接合頭
32...底晶圓
34...底晶粒
36...晶粒
40...表面
42...表面
α...角度

Claims (15)

  1. 一種接合方法,包含:提供一第一晶粒和一第二晶粒;掃描該第一晶粒和該第二晶粒至少其中之一,以判斷其厚度變化,其中掃描該第一晶粒和該第二晶粒至少其中之一之步驟包含:提供一晶粒托盤,該晶粒托盤包含複數個托點,每一托點均用以放置一晶粒;將該第二晶粒放置於該晶粒托盤之該些托點其中之一;以及掃描該晶粒托盤之上的該第二晶粒;將該第一晶粒之一第一表面朝向該第二晶粒之一第二表面;利用該厚度變化,調整該第一晶粒與該第二晶粒,使得該第一表面與該第二表面互相平行;以及將該第二晶粒接合至該第一晶粒之上。
  2. 如請求項1所述之接合方法,其中調整該第一晶粒與該第二晶粒之步驟包含傾斜該第一晶粒和該第二晶粒至少其中之一。
  3. 如請求項2所述之接合方法,其中該第二晶粒為一頂晶粒,該第一晶粒為一底晶粒,而傾斜該第一晶粒和 該第二晶粒至少其中之一之步驟包含傾斜該頂晶粒。
  4. 如請求項2所述之接合方法,其中該第二晶粒為一頂晶粒,該第一晶粒為一底晶粒,而傾斜該第一晶粒和該第二晶粒至少其中之一之步驟包含傾斜該底晶粒。
  5. 如請求項1所述之接合方法,其中該第二晶粒為一已切割晶粒,而該第一晶粒為一未切割晶圓之一部份。
  6. 如請求項5所述之接合方法,其中掃描該第一晶粒和該第二晶粒至少其中之一之步驟包含掃描該未切割晶圓之每一晶粒。
  7. 如請求項1所述之接合方法,其中該晶粒托盤包含複數個放置於其上之晶粒,掃描該第二晶粒之步驟為掃描該些晶粒之步驟的一部份。
  8. 一種接合方法,包含:提供一底晶圓,包含複數個第一晶粒;提供複數個第二晶粒;掃描該底晶圓以判斷該些第一晶粒之複數個第一厚度變化;將該些第二晶粒放置於一晶粒托盤;掃描該晶粒托盤之上的該些第二晶粒以判斷該些第二 晶粒之複數個第二厚度變化;由該晶粒托盤中選擇該些第二晶粒其中之一晶粒;移動該些第二晶粒其中之該晶粒至該些第一晶粒其中之一晶粒之上;傾斜該底晶圓和該些第二晶粒其中之該晶粒至少其中之一,使得該些第一晶粒其中之該晶粒的一第一表面平行於該些第二晶粒其中之該晶粒的一第二表面,其中該第一表面朝向該第二表面;以及將該些第二晶粒其中之該晶粒接合至該些第一晶粒其中之該晶粒。
  9. 如請求項8所述之接合方法,其中掃描該底晶圓之步驟以及掃描該些第二晶粒之步驟係以一掃描系統執行,該接合方法更包含將該些第一厚度變化以及該些第二厚度變化儲存至一控制單元。
  10. 如請求項9所述之接合方法,其中傾斜該底晶圓和該些第二晶粒其中之該晶粒至少其中之一之步驟係由該控制單元所控制,該控制單元利用該些第一厚度變化以及該些第二厚度變化,使得該第一表面與該第二表面互相平行。
  11. 如請求項8所述之接合方法,更包含:根據該些第一厚度變化以及該些第二厚度變化,控制該些第一晶粒以及該些第二晶粒之傾斜;以及 將每一該些第二晶粒接合至該些第一晶粒之上。
  12. 如請求項8所述之接合方法,其中在掃描該底晶圓之步驟時,每一該些第一晶粒均具有9個以上的掃描點,而在掃描該些第二晶粒之步驟時,每一該些第二晶粒亦具有9個以上的掃描點。
  13. 一種接合方法,包含:提供一第一晶粒和一第二晶粒;將該第一晶粒置於一平臺之上;移動該第二晶粒,使其朝向該第一晶粒;傾斜該第一晶粒和該第二晶粒至少其中之一,使得該第一晶粒之一第一表面與該第二晶粒之一第二表面互相平行;將該第二晶粒向該第一晶粒移動,此時該第一表面與該第二表面保持平行;以及將該第二晶粒接合至該第一晶粒,其中在將該第二晶粒向該第一晶粒移動的步驟之前,先判斷該第一晶粒和該第二晶粒至少其中之一的厚度變化,且判斷該第一晶粒和該第二晶粒至少其中之一的厚度變化之步驟包含判斷該第一晶粒之厚度變化與該第二晶粒之厚度變化。
  14. 如請求項13所述之接合方法,其中判斷厚度變化之步驟係利用掃描雷射執行。
  15. 如請求項13所述之接合方法,其中該第一晶粒係位於一晶圓,而該第二晶粒係一已切割晶粒。
TW098115572A 2008-11-17 2009-05-11 整合式調整與接合系統 TWI382481B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/272,404 US20100122456A1 (en) 2008-11-17 2008-11-17 Integrated Alignment and Bonding System

Publications (2)

Publication Number Publication Date
TW201021138A TW201021138A (en) 2010-06-01
TWI382481B true TWI382481B (zh) 2013-01-11

Family

ID=42170884

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098115572A TWI382481B (zh) 2008-11-17 2009-05-11 整合式調整與接合系統

Country Status (3)

Country Link
US (1) US20100122456A1 (zh)
CN (1) CN101740414B (zh)
TW (1) TWI382481B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10571682B2 (en) 2017-08-10 2020-02-25 Infineon Technologies Ag Tilted chip assembly for optical devices
US12431458B2 (en) * 2020-05-19 2025-09-30 Shinkawa Ltd. Bonding device and adjustment method for bonding head
KR102874158B1 (ko) * 2020-10-22 2025-10-22 삼성전자주식회사 반도체 공정 스테이지 구조체, 반도체 칩 픽업 시스템 및 픽업헤드 틸팅 제어 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW504493B (en) * 2000-04-25 2002-10-01 Toray Eng Co Ltd Chip mounting device and method of adjusting parallelism in the chip mounting device
US6897125B2 (en) * 2003-09-17 2005-05-24 Intel Corporation Methods of forming backside connections on a wafer stack

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4242038A (en) * 1979-06-29 1980-12-30 International Business Machines Corporation Wafer orienting apparatus
KR0175267B1 (ko) * 1995-09-30 1999-04-01 김광호 회전운동을 하는 픽업 툴을 구비하는 다이 본딩 장치
EP1344441B1 (en) * 2000-12-12 2005-08-31 Matsushita Electric Industrial Co., Ltd. Magazine, tray component feeding device, and component mounting device
JP2002368495A (ja) * 2001-06-08 2002-12-20 Matsushita Electric Ind Co Ltd 部品実装装置及び部品実装方法
JP4041768B2 (ja) * 2002-09-12 2008-01-30 松下電器産業株式会社 部品装着ヘッド
JP4464642B2 (ja) * 2003-09-10 2010-05-19 株式会社荏原製作所 研磨状態監視装置、研磨状態監視方法、研磨装置及び研磨方法
US7363180B2 (en) * 2005-02-15 2008-04-22 Electro Scientific Industries, Inc. Method for correcting systematic errors in a laser processing system
US20060285120A1 (en) * 2005-02-25 2006-12-21 Verity Instruments, Inc. Method for monitoring film thickness using heterodyne reflectometry and grating interferometry
US7596456B2 (en) * 2005-11-18 2009-09-29 Texas Instruments Incorporated Method and apparatus for cassette integrity testing using a wafer sorter
WO2007137261A2 (en) * 2006-05-22 2007-11-29 Kla-Tencor Technologies Corporation Methods and systems for detecting pinholes in a film formed on a wafer or for monitoring a thermal process tool
US20080157316A1 (en) * 2007-01-03 2008-07-03 Advanced Chip Engineering Technology Inc. Multi-chips package and method of forming the same
US7598523B2 (en) * 2007-03-19 2009-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures for stacking dies having through-silicon vias

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW504493B (en) * 2000-04-25 2002-10-01 Toray Eng Co Ltd Chip mounting device and method of adjusting parallelism in the chip mounting device
US6897125B2 (en) * 2003-09-17 2005-05-24 Intel Corporation Methods of forming backside connections on a wafer stack

Also Published As

Publication number Publication date
US20100122456A1 (en) 2010-05-20
TW201021138A (en) 2010-06-01
CN101740414B (zh) 2011-10-26
CN101740414A (zh) 2010-06-16

Similar Documents

Publication Publication Date Title
TWI440100B (zh) 基板接合系統及接合系統設計之修改方法
TWI430374B (zh) 接合方法
CN100435301C (zh) 半导体集成电路器件的制造方法
US20180366435A1 (en) Apparatus for laser bonding of flip chip and method for laser bonding of flip chip
KR102760924B1 (ko) 기판 본딩 장치 및 이를 이용한 반도체 소자 제조 방법
US7897481B2 (en) High throughput die-to-wafer bonding using pre-alignment
US8377745B2 (en) Method of forming a semiconductor device
TW201714262A (zh) 具有無穿矽通孔中介層之晶圓級封裝
CN103579027B (zh) 修复异常刚性导柱凸块的方法
JP5695294B2 (ja) コンプライアント端子の取付け具を有する超小型電子素子および該超小型電子素子を作製する方法
Lee et al. Extremely large 3.5 D heterogeneous integration for the next-generation packaging technology
TWI382481B (zh) 整合式調整與接合系統
CN102983087B (zh) 倒装芯片bga组装工艺
Jourdain et al. Electrically yielding collective hybrid bonding for 3D stacking of ICs
US20080090313A1 (en) Manufacturing device of semiconductor package and manufacturing method of semiconductor package
US20130011941A1 (en) Bond line thickness control for die attachment
Gao et al. Development of hybrid bond interconnect technology for Die-to-Wafer and Die-to-Die applications
JP2006054275A (ja) 半導体装置の製造方法および半導体製造装置
TWI385751B (zh) 接合晶圓的裝置及方法及整平接合晶圓的方法
KR102895895B1 (ko) 반도체 칩 본딩 장치 및 방법
EP1195806A2 (en) Method for underfilling a flip-chip semiconductor device
JP4796610B2 (ja) 半導体集積回路装置の製造方法
Guerrero et al. Prevention of thinned wafer deformation during thermocompression bonding and multi-die stacking supported by temporary bonding materials
Abdilla et al. Die-to-Wafer Hybrid Bonding for Direct Copper Interconnections
US20130334532A1 (en) Stress gauge comprised of a piezoelectric material for use with integrated circuit products