TWI382301B - 電源開啟重置控制電路及其操作方法 - Google Patents

Description

電源開啟重置控制電路及其操作方法

本發明為一種電源開啟重置控制電路及其操作方法，特別是用於電子系統的重置。

一般而言，電子產品在一開始接電時，都要對其內部的電子電路系統重置才能開始正常工作。電源開啟重置(Power on Reset)的方法一般為類比式的RC電路產生一重置訊號以對電子系統重置，但該重置訊號有可能不會產生。

以晶片(IC)來說，在一t1時間時，外接電源開始下降到晶片(IC)無法工作時，但又沒有降到0V經一段時間，電源回復到VDD，電源的變化如第一圖，這種情況下電源開啟重置(Power on Reset)不良的現象會常常發生，如此一來晶片(IC)未經過初始狀態後的工作可能會不正常甚至完全無法工作。

根據習知技術案號為095117862，此篇專利在於以數值比較的方式來決定是否重置，電路架構的實現方式在文中提及當數值比較結果需重置的話，再利用判定計數器的值決定產生重置的週期，但計數器的值有可能一開始就是預定的值，會有重置訊號沒有產生的疑慮。

鑑於上述問題，本案發明人經密集試驗與研究，最後終於開發出一種電源開啟重置控制電路及其操作方法，以克服習知技術的缺陷，並具產業利用性。

鑑於上述，本發明內容即在於提出一種電源開啟重置控制電路，包括一除頻器及一移位暫存器，該移位暫存器的時脈輸入端電連接於該除頻器的輸出端，其中當該電源開啟重置控制電路被施加一第一電壓時，該除頻器因應一與該電壓相關的起始振盪訊號而在該除頻器的該輸出端產生一除頻訊號。該移位暫存器的資料輸入端接收一預設準位，且以一順進順出的操作，輸出一第一電源開啟重置訊號。

該電源開啟重置控制電路，更包括：一數位式電源開啟重置產生電路，包括該除頻器與該移位暫存器；一類比式電源開啟重置產生電路，產生一第二電源開啟重置訊號，其中在一預設時段中，該第二電源開啟重置訊號具有一重置準位；一旗標暫存器，其時脈輸入端接收該第一電源開啟重置訊號，其資料輸入端接收該預設準位，其輸出端產生一旗標訊號，且具有一預設端與一清除端的至少其中之一；及一組合邏輯電路，因應該第一電源開啟重置訊號與該第二電源開啟重置訊號而產生一第三電源開啟重置訊號，其中：當該預設準位為一高準位時，該旗標暫存器的該清除端接收該第二電源開啟重置訊號；當該預設準位為一第一低準位時，該旗標暫存器的該預設端接收該第二電源開啟重置訊號；該旗標訊號與該第三電源開啟重置訊號被提供至一電子電路；該旗標訊號的一第一狀態與該第一電源開啟重置訊號出現一特定準位為相關；及該旗標訊號的一第二狀態與該第二 電源開啟重置訊號出現該重置準位為相關。

本發明內容還包含一種電源開啟重置控制電路的操作方法，包括下列步驟：步驟一，施加該第一電壓於該電源開啟重置控制電路；步驟二，因應與該第一電壓相關的該振盪訊號而產生該除頻訊號；步驟三，因應該除頻訊號而移位一未確定儲存數位值，以產生該第一電源開啟重置訊號。

本發明的目的主要在於當主要的電源開啟重置訊號未能重置電子系統時，產生輔助的電源開啟重置訊號以重置電子系統，且能克服先前技術的缺點。其他目的，特徵及功效，可參閱過後文的實施方式後便能得到更進一步的了解。

電路設計概念是將晶片(IC)工作的必要條件為時脈必須要起振的想法，利用RC振盪器或是晶體(Crystal)振盪器開始起振一與電壓相關的起始振盪信號，經過除頻器發出穩定的一移位時脈的訊號給移位暫存器，開始位移暫存器的該準位以順進順出的方式依序移位遞補，藉由移位暫存器的最後一級之輸出來當做電源開啟重置訊號。

請參閱第二圖(a)，其圖為一數位式電源開啟重置產生電路2之架構圖，該數位式電源開啟重置產生電路2包含一除頻器21以及一第一移位暫存器22。當一第一電壓上升到一起振電壓時，該振盪器(未顯示)開始產生一振盪訊號 P_CLK，該除頻器21接收該振盪信號P_CLK，輸出一除頻訊號S_CLK，該第一移位暫存器22接收該除頻訊號S_CLK，輸出一第一電源開啟重置訊號Rst1。

請參閱第二圖(b)，其圖為該除頻器21的內部元件圖，該除頻器21包含複數依序的T型正反器T₁ ~T_N ，該複數依序的T型正反器T₁ ~T_N 的一輸入級正反器T₁ 的時脈輸入端接收該振盪訊號P_CLK，對於該複數依序的T型正反器T₁ ~T_N 中相鄰的一前級正反器T_N-1 與一後級正反器T_N ，該前級正反器T_N-1 的輸出端電連接於該後級正反器T_N 的時脈輸入端。對於除頻器21的構成而言，亦可使用計數器(Counter)與邏輯閘組成，或是其他有除頻功能的電路所構成，皆不在此限。該除頻器21的作用在確保振盪器的起振是穩定且可靠，且該除頻器21調整該第一電源開啟重置訊號Rst1的一特定準位的一脈波時間長度，以使一電子電路藉由該第一電源開啟重置訊號Rst1完成重置。

請參閱第二圖(c)，其圖為該第一移位暫存器22的內部元件圖，該第一移位暫存器22包含複數依序的記憶單元A₁ ~A_N ，組成該第一移位暫存器22。該複數依序的記憶單元A₁ ~A_N 的一輸入級記憶單元A₁ 的資料輸入端接收一預設準位Level，該複數依序的記憶單元A₁ ~A_N 的該每一記憶單元的時脈輸入端接收該除頻訊號S_CLK，對於該複數依序的記憶單元中相鄰的一前級記憶單元A_N-1 與一後級記憶單元A_N ，該前級記憶單元A_N-1 的輸出端電連接於該後級記憶單元A_N 的資料輸入端，該複數依序的記憶單元A₁ ~A_N 的該每一記憶單元的一 第一預設端SET接收一第二電源開啟重置訊號Rst2，該複數依序的記憶單元A₁ ~A_N 的一輸出級記憶單元A_N 的輸出端產生該第一電源開啟重置訊號Rst1。該電源開啟重置控制電路被施加該第一電壓的一初始狀態，該複數依序的記憶單元A₁ ~A_N 的每一記憶單元儲存一第一未確定位元，以使該第一移位暫存器22共有複數未確定位元。較佳的實施例為一第一D型正反器或Latch A₁ ~A_N 。該複數未確定位元中包含一特定位元，該特定位元對應於一與該預設準位Level相反的一特定準位，該特定準位用以重置一電子電路。

請參閱第二圖(d)，其圖為該第一電源開啟重置訊號Rst1的應用之圖，包含該數位式電源開啟重置產生電路2與一第一旗標暫存器31，較佳的實施例為一第二D型正反器或Latch。該第一旗標暫存器31的時脈輸入端接收該數位式電源開啟重置產生電路2的該第一重置訊號Rst1作為一第一觸發時脈，該第一旗標暫存器31的資料輸入端接收該預設準位Level，該第一旗標暫存器31的一第二清除端CLR接收該第二電源開啟重置訊號Rst2，該第一旗標暫存器31的輸出端產生一第一旗標訊號Flag1，提供軟體重置(Software Reset)的應用。

請參閱第二圖(e)，其圖為該第二重置訊號Rst2未重置而該第一重置訊號Rst1發生重置時，該第一移位暫存器22、該第一旗標暫存器31的時序圖。請參閱第二圖(c)、第二圖(d)、第二圖(e)，其中一第一實施例為當該複數依序的記憶單元A₁ ~A_N 的N=4時，假設在該初始狀態的該複數依序 的記憶單元A₁ ~A₄ 所儲存的該複數未確定位元為0111，且該複數依序的記憶單元A₁ ~A₄ 的一輸入級記憶單元A₁ 的資料輸入端接收該預設準位Level若為由該第一電壓所建立的一高準位，當該複數依序的記憶單元A₁ ~A₄ 的該每一記憶單元的時脈輸入端接收該除頻訊號S_CLK為一低準位到該高準位變化時，便會將該複數依序的記憶單元A₁ ~A₄ 的位元往下一級記憶單元做移位的動作，即第一次該低準位到該高準位變化時，該複數依序的記憶單元A₁ ~A₄ 所儲存的位元為0111；第二次該低準位到該高準位變化時，該複數依序的記憶單元A₁ ~A₄ 所儲存的位元為1011；第三次該低準位到該高準位變化時，該複數依序的記憶單元A₁ ~A₄ 所儲存的位元為1101；第四次該低準位到該高準位變化時，該複數依序的記憶單元A₁ ~A₄ 所儲存的位元為1110；第五次該低準位到該高準位變化時，該複數依序的記憶單元A₁ ~A₄ 所儲存的位元為1111；該複數依序的記憶單元A₁ ~A₄ 的最後一級記憶單元A₄ 所儲存的位元不再產生變化，此時該第一移位暫存器22的最後一級記憶單元A₄ 輸出該第一電源開啟重置訊號Rst1的該特定準位不再產生，因此無法產生重置的動作。

當該複數依序的記憶單元A₁ ~A₄ 的最後一級記憶單元A₄ 所儲存的位元為0到1的變化時，且該第一旗標暫存器31的資料輸入端接收該預設準位Level為該第一電壓所建立的該高準位時，該第一旗標訊號Flag1的準位為該高準位。該第一實施例為該第二電源開啟重置訊號Rst2未發生重置的狀況，如果是該第二電源開啟重置訊號Rst2發生重置 的狀況，請參閱第二圖(f)，其圖為該第二重置訊號Rst2發生重置時，該第一移位暫存器22、該第一旗標暫存器31的時序圖。

請參閱第二圖(c)、第二圖(d)、第二圖(f)，該第二電源開啟重置訊號Rst2同時對該複數依序的記憶單元A1~A4的每一個記憶單元的準位預設(SET)成該高準位，並且因為不再產生該特定準位而不再產生重置動作，同時對該第一旗標暫存器31清除(CLR)，使該第一旗標訊號Flag1為該低準位。

該第一旗標暫存器31可判斷重置的產生是否由該第二電源開啟重置訊號Rst2或是由該第一電源開啟重置訊號Rst1所產生。當第二電源開啟重置訊號Rst2未產生重置時，該第一電源開啟重置訊號Rst1產生該特定準位，觸發該第一旗標暫存器31接收該預設準位Level，若預設準位Level為該第一電壓所產生的該高準位時，此時該第一旗標訊號Flag1的狀態為一第一狀態，為該高準位，用以通知微控器單元(未顯示)，作軟體重置(Software Reset)；當該第二電源開啟重置訊號Rst2產生時，將該第一旗標暫存器31的準位清除(CLR)為該低準位，此時該第一旗標訊號Flag1的狀態為一第二狀態，為該低準位。因此可由該第一旗標訊號Flag1在重置動作發生時的該高準位或是該低準位來判定重置的動作是否由該第一電源開啟重置訊號Rst1或是由該第二電源開啟重置訊號Rst2所產生。

該第一實施例為當重置一電子系統時，該電子系統所需 的電源開啟重置訊號為該低準位(Active-Low)動作時的例子，以下為當重置該電子系統時，該電子系統所需的電源開啟重置訊號為該高準位(Active-High)動作時的例子。

請參閱第三圖(a)，其圖為一第二移位暫存器23的內部元件圖，該第二移位暫存器23包含複數依序的記憶單元B₁ ~B_N ，組成該第二移位暫存器23。該複數依序的記憶單元B₁ ~B_N 的一輸入級記憶單元B₁ 的資料輸入端接收一預設準位Level，該複數依序的記憶單元B₁ ~B_N 的該每一記憶單元的時脈輸入端接收該除頻訊號S_CLK，對於該複數依序的記憶單元中相鄰的一前級記憶單元B_N-1 與一後級記憶單元B_N ，該前級記憶單元B_N-1 的輸出端電連接於該後級記憶單元B_N 的資料輸入端，該複數依序的記憶單元B₁ ~B_N 的該每一記憶單元的一第一清除端CLR接收一第二電源開啟重置訊號Rst2，該複數依序的記憶單元B₁ ~B_N 的一輸出級記憶單元B_N 的輸出端產生該第一電源開啟重置訊號Rst1。

請參閱第三圖(b)，其圖為該第一電源開啟重置訊號Rst1的應用之圖，包含一第二旗標暫存器32的時脈輸入端接收該數位式電源開啟重置產生電路2的該第一重置訊號Rst1作為一第二觸發時脈，該第二旗標暫存器32的資料輸入端接收該預設準位Level，該第二旗標暫存器32的一第二預設端SET接收該第二電源開啟重置訊號Rst2，該第二旗標暫存器32的輸出端產生一第二旗標訊號Flag2，提供軟體重置(Software Reset)的應用。

請參閱第三圖(c)，其圖為該第二重置訊號Rst2未重 置而該第一重置訊號Rst1發生重置時，該第二移位暫存器23、該第二旗標暫存器32的時序圖。請參閱第三圖(a)、第三圖(b)、第三圖(c)，其中一第二實施例為當該複數依序的記憶單元B₁ ~B_N 的N=4時，假設在該初始狀態的該複數依序的記憶單元B₁ ~B₄ 所儲存的該複數未確定位元為1000，且該複數依序的記憶單元B₁ ~B₄ 的一輸入級記憶單元B₁ 的資料輸入端接收該預設準位Level若為由一地電位所建立的該低準位，當該複數依序的記憶單元B₁ ~B₄ 的該每一記憶單元的時脈輸入端接收該除頻訊號S_CLK為一低準位到該高準位變化時，便會將該複數依序的記憶單元B₁ ~B₄ 的位元往下一級記憶單元做移位的動作，即第一次該低準位到該高準位變化時，該複數依序的記憶單元B₁ ~B₄ 所儲存的位元為1000；第二次該低準位到該高準位變化時，該複數依序的記憶單元B₁ ~B₄ 所儲存的位元為0100；第三次該低準位到該高準位變化時，該複數依序的記憶單元B₁ ~B₄ 所儲存的位元為0010；第四次該低準位到該高準位變化時，該複數依序的記憶單元B₁ ~B₄ 所儲存的位元為0001；第五次該低準位到該高準位變化時，該複數依序的記憶單元B₁ ~B₄ 所儲存的位元為0000；該複數依序的記憶單元B₁ ~B₄ 的最後一級記憶單元B₄ 所儲存的位元不再產生變化，此時該第二移位暫存器23的最後一級記憶單元B₄ 輸出該第一電源開啟重置訊號Rst1的該特定準位不再產生，因此無法產生重置的動作。

當該複數依序的記憶單元B₁ ~B₄ 的最後一級記憶單元B₄ 所儲存的位元為0到1的變化時，且該第二旗標暫存器32 的資料輸入端接收該預設準位Level為該地電位所建立的低準位時，該第二旗標訊號Flag2的準位為該低準位。以上的例子為該第二電源開啟重置訊號Rst2未發生重置的狀況，如果是該第二電源開啟重置訊號Rst2發生重置的狀況，請參閱第三圖(d)，其圖為該第二重置訊號Rst2發生重置時，該第二移位暫存器23、該第二旗標暫存器32的時序圖。

請參閱第三圖(a)、第三圖(b)、第三圖(d)，該第二電源開啟重置訊號Rst2同時對該複數依序的記憶單元B₁ ~B₄ 的每一個記憶單元的準位清除(CLR)成該低準位，並且因為不再產生該特定準位而不再產生重置動作，同時對該第二旗標暫存器32預設(SET)，使該第二旗標訊號Flag2為該高準位。

該第二旗標暫存器32可判斷重置的產生是否由該第二電源開啟重置訊號Rst2或是由該第一電源開啟重置訊號Rst1所產生。當第二電源開啟重置訊號Rst2未產生重置時，該第一電源開啟重置訊號Rst1產生該特定準位，觸發該第二旗標暫存器32接收該預設準位Level，若預設準位Level為該地電位所建立的該低準位時，此時該第二旗標訊號Flag2的狀態為該第一狀態，為該低準位，用以通知微控器單元(未顯示)，作軟體重置(Software Reset)；當該第二電源開啟重置訊號Rst2產生時，將該第二旗標暫存器32的準位預設(SET)為該高準位，此時該第二旗標訊號Flag2的狀態為該第二狀態，為該高準位。因此可由該第二 旗標訊號Flag2在重置動作發生時的該高準位或是該低準位來判定重置的動作是否由該第二電源開啟重置訊號Rst2或是由該第一電源開啟重置訊號Rst1所產生。

請參閱第四圖，其圖為電源開啟重置控制電路6的架構圖，包含一類比式電源開啟重置產生電路3，該數位式電源開啟重置產生電路2，該第一旗標暫存器31，組合邏輯電路4，一電子系統5。該第二電源開啟重置訊號Rst2，電連接至該數位式電源開啟重置產生電路2與組合邏輯電路4；該第一電源開啟重置訊號Rst1電連接至該第一旗標暫存器31之時脈接收端與組合邏輯電路4；一第三電源開啟重置訊號Rst3與該第一旗標訊號Flag1，分別電連接至該電子系統5。

該數位式電源開啟重置產生電路2，包括該除頻器21與該第一移位暫存器22。

該類比式電源開啟重置產生電路3產生該第二電源開啟重置訊號Rst2，其中在一預設時段中，該第二電源開啟重置訊號Rst2具有一重置準位，該重置準位用以重置該電子系統5。

該第一旗標暫存器31，其時脈輸入端接收該第一電源開啟重置訊號Rst1，其資料輸入端接收該預設準位Level且為該高準位，該第一旗標暫存器31的該清除端(CLR)接收該第二電源開啟重置訊號Rst2；該第一旗標暫存器31的輸出端產生該第一旗標訊號Flag1。

該電源開啟重置控制電路6的操作方法，包括下列步 驟：步驟一，施加該第一電壓於該電源開啟重置控制電路6；步驟二，當該第一電壓上升到一起振電壓時，開始產生該振盪訊號P_CLK，並且因應一與該第一電壓相關的振盪訊號P_CLK而產生該除頻訊號S_CLK；步驟三，預設一二進位儲存變數，以在該電源開啟重置控制電路6被施加該第一電壓的一初始狀態下儲存該未確定儲存數位值，並且以一預設準位，填補該二進位儲存變數的最高位元來向該二進位儲存變數最低位元的方向移位，因應該除頻訊號S_CLK而移位一未確定儲存數位值，以產生該第一電源開啟重置訊號Rst1。其中該預設準位為一高準位與一低準位的其中之一。該未確定儲存數位值中包含一特定位元，該特定位元對應於一與該預設準位相反的一特定準位，當該特定位元被移位至該二進位儲存變數的最低位元且保留於最低位元時，該第一電源開啟重置訊號具有該特定準位，該特定準位用以重置該電子電路5。

在該電子系統5所需的電源開啟重置訊號為低電位動作時(Active-Low)，該組合邏輯電路較佳的實施例為一及邏輯閘(AND Gate)，該第二電源開啟重置訊號Rst2與該第一電源開啟重置訊號Rst1，分別電連接至該及邏輯閘(AND Gate)的兩輸入，以產生該第三電源開啟重置訊號Rst3。當該第二電源開啟重置訊號Rst2之準位為重置準位(本實施例為該低準位)或/且當該第一電源開啟重置訊號Rst1之準位為特定準位(本實施例為該低準位)時，該第三電 源開啟重置訊號Rst3對該電子系統5重置。

當該第二電源開啟重置訊號Rst2未發生重置時，該第一電源開啟重置訊號Rst1產生該特定準位，分別經過該組合邏輯電路4以產生該第三電源開啟重置訊號Rst3，對該電子系統5重置；經過該第一旗標暫存器31使該第一旗標訊號Flag1為該第一狀態，對該電子系統5重置。

當該第二電源開啟重置訊號Rst2發生重置時，該第二電源開啟重置訊號Rst2在一預定時段中產生該重置準位，分別對該數位式電源開啟重置產生電路2重置，使該第一電源開啟重置訊號Rst1不再產生該特定準位，使該第一旗標暫存器31的該第一旗標訊號Flag1為該第二狀態，不再對該電子系統5重置；同時經過該邏輯電路4，以產生該第三電源開啟重置訊號Rst3，對該電子系統5重置。

2‧‧‧數位式電源開啟重置產生電路

3‧‧‧類比式電源開啟重置產生電路

4‧‧‧組合邏輯電路

5‧‧‧電子系統

6‧‧‧電源開啟重置控制電路

22‧‧‧第一移位暫存器

23‧‧‧第二移位暫存器

31‧‧‧第一旗標暫存器

32‧‧‧第二旗標暫存器

T₁ ~T_N ‧‧‧T型正反器

A₁ ~A_N 、B₁ ~B_N ‧‧‧D型正反器或D Latch

P_CLK‧‧‧振盪訊號

S_CLK‧‧‧除頻訊號

Rst1‧‧‧第一電源開啟重置訊號

Rst2‧‧‧第二電源開啟重置訊號

Rst3‧‧‧第三電源開啟重置訊號

Level‧‧‧預設準位

Flag1‧‧‧第一旗標訊號

Flag2‧‧‧第二旗標訊號

第一圖：VDD在電壓下降時的波形圖

第二圖(a)：數位式電源開啟重置產生電路之架構方塊圖

第二圖(b)：除頻器的內部元件之圖

第二圖(c)：第一實施例中第一移位暫存器之內部元件圖

第二圖(d)：第一實施例中第一旗標暫存器的連接圖

第二圖(e)：第一實施例中第一重置序號產生重置之時序圖

第二圖(f)：第一實施例中第二重置序號產生重置之時序圖

第三圖(a)：第二實施例中第二移位暫存器之內部元件圖

第三圖(b)：第二實施例中第二旗標暫存器的連接圖

第三圖(c)：第二實施例中第一重置序號產生重置之時序圖

第三圖(d)：第二實施例中第二重置序號產生重置之時序圖

第四圖：電源開啟重置控制電路的內部架構圖

2‧‧‧數位式電源開啟重置產生電路

3‧‧‧類比式電源開啟重置產生電路

4‧‧‧組合邏輯電路

5‧‧‧電子系統

6‧‧‧電源開啟重置控制電路

21‧‧‧除頻器

22‧‧‧第一移位暫存器

23‧‧‧第二移位暫存器

31‧‧‧第一旗標暫存器

32‧‧‧第二旗標暫存器

T₁ ~T_N ‧‧‧T型正反器

A₁ ~A_N 、B₁ ~B_N ‧‧‧D型正反器或D Latch

P_CLK‧‧‧振盪訊號

S_CLK‧‧‧除頻訊號

Rst1‧‧‧第一電源開啟重置訊號

Rst2‧‧‧第二電源開啟重置訊號

Rst3‧‧‧第三電源開啟重置訊號

Level‧‧‧預設準位

Flag1‧‧‧第一旗標訊號

Flag2‧‧‧第二旗標訊號

Claims (12)

1. 一種電源開啟重置控制電路，包括：一除頻器；及一移位暫存器，其時脈輸入端電連接於該除頻器的輸出端，其中當該電源開啟重置控制電路被施加一第一電壓時：該除頻器因應一與該第一電壓相關的振盪訊號而在該除頻器的該輸出端產生一除頻訊號；及該移位暫存器的資料輸入端接收一預設準位，且以一順進順出的操作，輸出一第一電源開啟重置訊號，其中：該預設準位為一高準位與一低準位的其中之一；該移位暫存器包括複數依序的記憶單元；在該電源開啟重置控制電路被施加該第一電壓的一初始狀態，該複數依序的記憶單元的每一記憶單元儲存一第一未確定位元，以使該移位暫存器共有複數未確定位元；該複數未確定位元中包含一特定位元，該特定位元對應於一與該預設準位相反的一特定準位；該複數依序的記憶單元的該每一記憶單元的時脈輸入端接收該除頻訊號；該複數依序的單位元記憶單元的一輸入級記憶單元的資料輸入端接收該預設準位；對於該複數依序的記憶單元中相鄰的一前級記憶單元與一後級記憶單元，該前級記憶單元的輸出端電連接於該後級記憶單元的資料輸入端；及該複數依序的記憶單元的一輸出級記憶單元的輸出 端產生該第一電源開啟重置訊號，其中：該每一記憶單元為一正反器與一閂鎖器的其中之一，且該正反器為一第一D型正反器；當該特定位元被移位至該輸出級記憶單元且保留於該輸出級記憶單元時，該第一電源開啟重置訊號具有該特定準位；及該特定準位用以重置一電子電路。
2. 如申請專利範圍第1項所述的電源開啟重置控制電路，其中：該振盪訊號的頻率與該除頻訊號的頻率之間具有一除頻除數的關係；該第一電源開啟重置訊號具有一與該預設準位相反的一第一準位，且該第一準位持續一脈波時間長度；及該除頻器調整該第一電源開啟重置訊號的該脈波時間長度，以使一電子電路藉由該第一電源開啟重置訊號完成重置。
3. 如申請專利範圍第2項所述的電源開啟重置控制電路，其中：該除頻器包括複數依序的T型正反器；該複數依序的T型正反器的一輸入級正反器的時脈輸入端接收該振盪訊號；對於該複數依序的T型正反器中相鄰的一前級正反器與一後級正反器，該前級正反器的輸出端電連接於該後級正反器的時脈輸入端；及 該除頻器利用該複數依序的T型正反器，以產生該除頻訊號。
4. 如申請專利範圍第1項所述的電源開啟重置控制電路，更包括一振盪器，當該第一電壓上升到一起振電壓時，該振盪器開始產生該振盪訊號。
5. 如申請專利範圍第1項所述的電源開啟重置控制電路，其中：該每一記憶單元更具有一預設端與一清除端的至少其中之一；當該預設準位為該高準位時，該每一記憶單元的該預設端接收一第二電源開啟重置訊號，且該高準位由該第一電壓所建立；及當該預設準位為該低準位時，該每一記憶單元的該清除端接收該第二電源開啟重置訊號，且該低準位由一地電位所建立。
6. 如申請專利範圍第1項所述的電源開啟重置控制電路，更包括：一數位式電源開啟重置產生電路，包括該除頻器與該移位暫存器；一類比式電源開啟重置產生電路，產生一第二電源開啟重置訊號，其中在一預設時段中，該第二電源開啟重置訊號具有一重置準位；一旗標暫存器，其時脈輸入端接收該第一電源開啟重置訊號，其資料輸入端接收該預設準位，其輸出端產生一旗標 訊號，且具有一預設端與一清除端的至少其中之一；及一組合邏輯電路，因應該第一電源開啟重置訊號與該第二電源開啟重置訊號而產生一第三電源開啟重置訊號，其中：當該預設準位為一高準位時，該旗標暫存器的該清除端接收該第二電源開啟重置訊號；當該預設準位為一第一低準位時，該旗標暫存器的該預設端接收該第二電源開啟重置訊號；該旗標訊號與該第三電源開啟重置訊號被提供至該電子電路；該旗標訊號的一第一狀態與該第一電源開啟重置訊號出現該特定準位為相關；及該旗標訊號的一第二狀態與該第二電源開啟重置訊號出現該重置準位為相關。
7. 如申請專利範圍第6項所述的電源開啟重置控制電路，其中：該旗標暫存器為一第二D型正反器；當該特定準位為一第二低準位且該重置準位為一第三低準位時，該組合邏輯電路為一及閘；當該第二電源開啟重置訊號出現該重置準位時，該複數依序的記憶單元的每一記憶單元被設定儲存一相同於該預設準位的第一準位；及在該第二電源開啟重置訊號沒有出現該重置準位的一狀態時，當該複數依序的記憶單元所儲存的該複數未確定位 元是不完全相同時，該第一電源開啟重置訊號具有重置該電子電路的能力且是準位可變的。
8. 一種電源開啟重置控制電路的操作方法，包括下列步驟：步驟一，施加一第一電壓於該電源開啟重置控制電路；步驟二，因應一與該第一電壓相關的振盪訊號而產生一除頻訊號；步驟三，因應該除頻訊號而移位一未確定儲存數位值，以產生一第一電源開啟重置訊號，其中步驟三包括下列步驟：預設一二進位儲存變數，以在該電源開啟重置控制電路被施加該第一電壓的一初始狀態下儲存該未確定儲存數位值；將該二進位儲存變數最低位元的一位元值與該第一電源開啟重置訊號關聯；及以一預設準位，填補該二進位儲存變數的最高位元來向該二進位儲存變數最低位元的方向移位。
9. 如申請專利範圍第8項所述的操作方法，其中步驟二包括下列步驟：當該第一電壓上升到一起振電壓時，開始產生該振盪訊號。
10. 如申請專利範圍第8項所述的操作方法，其中：該預設準位為一高準位與一低準位的其中之一；該未確定儲存數位值中包含一特定位元，該特定位元對應於一與該預設準位相反的一特定準位； 當該特定位元被移位至該二進位儲存變數的最低位元且保留於最低位元時，該第一電源開啟重置訊號具有該特定準位；及該特定準位用以重置一電子電路。
11. 如申請專利範圍第10項所述的操作方法，在步驟三之後更包括下列步驟：因應該第一電源開啟重置訊號、一第二電源開啟重置訊號與該預設準位而產生一旗標訊號；因應該第一電源開啟重置訊號與該第二電源開啟重置訊號而產生一第三電源開啟重置訊號；及提供該旗標訊號與該第三電源開啟重置訊號至該電子電路。
12. 如申請專利範圍第11項所述的操作方法，其中：在一預設時段中，該第二電源開啟重置訊號具有一重置準位；該旗標訊號的一第一狀態與該第一電源開啟重置訊號出現該特定準位為相關；及該旗標訊號的一第二狀態與該第二電源開啟重置訊號出現該重置準位為相關。