TWI381428B - 具有pn接合之化合物半導體磊晶基板之製造方法 - Google Patents
具有pn接合之化合物半導體磊晶基板之製造方法 Download PDFInfo
- Publication number
- TWI381428B TWI381428B TW094122568A TW94122568A TWI381428B TW I381428 B TWI381428 B TW I381428B TW 094122568 A TW094122568 A TW 094122568A TW 94122568 A TW94122568 A TW 94122568A TW I381428 B TWI381428 B TW I381428B
- Authority
- TW
- Taiwan
- Prior art keywords
- compound semiconductor
- substrate
- junction
- semiconductor epitaxial
- epitaxial substrate
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
- H10D8/045—Manufacture or treatment of PN junction diodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
-
- H10P14/271—
-
- H10P14/2911—
-
- H10P14/3421—
-
- H10P14/3444—
Landscapes
- Recrystallisation Techniques (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Chemical Vapour Deposition (AREA)
Description
本發明為關於具有pn接合之化合物半導體磊晶基板之製造方法。
於在原基板上的化合物半導體層順次使磊晶成長之化合物半導體磊晶基板之製造方法中,係在於原基板上成長之化合物半導體機能層上形成SiO2等所成的遮罩,於無形成遮罩的地方使用讓化合物半導體層成長之具有選擇成長工程的磊晶成長法〔以下稱選擇成長法〕。藉由此選擇成長法,製造具有pn接合〔含p-i-n接合〕化合物半導體磊晶基板,於其設置電極分割元件,製造場效電晶體〔Field Effect Transistor〕〔非肖特基〔schottky〕接合型者〕〔FET〕、異質異質雙極電晶體〔Heterogeneous Bipolar Transistor〕〔HBT〕等化合物半導體元件。
作為為了製造此化合物半導體元件用的化合物半導體磊晶基板之原基板,通常使用經由LEC液塞柴氏法〔Liquid Encapsulated Czochoralski法〕製造之化合物單結晶所成之原基板。〔例如參照專利文獻1〕
此LEC液塞柴氏法為以高產率取得單結晶基板,低成本之製造方法。但是,或因為化合物半導體的結晶成長中之溫度梯度大,已製造之原基板中的殘留應變為1.2×10-5~1.0×10-4為公知〔例如參照專利文獻1及參照專利文獻
2〕。可是,使用於FET〔非肖特基〔schottky〕接合型者〕、HBT等元件之藉由選擇成長法製造的化合物半導體磊晶基板,以LEC法用於製造即為充分,從以前即使用藉由LEC法製造之原基板。
另一方面,要求於化合物半導體結晶中減少晶格缺陷,作為使用於為了製造不藉由選擇成長法製造之雷射二極體等之元件的化合物半導體磊晶基板之製造的原基板,會要求殘留應變更小者。作為其原基板的製造方法,提出有垂直梯度冷卻法〔VGF(Vertical Gradient Freezing法)〕、垂直型布里志曼法〔VB(Vertical Bridgman法)〕,藉由這些製造法製造之原基板的殘留應變為比藉由LEC法製造之原基板小1×10-6~1×10-6程度為公知〔例如參照專利文獻1〕。可是,藉由VGF法及VB法製造之原基板為,就算使用其方法,FET〔非肖特基〔schottky〕接合型者〕、HBT等元件之初始期的電氣特性顯然未被改善,因使用LEC法會大幅增加成本,以前未使用藉由選擇成長法用於製造具有pn接合之化合物半導體磊晶基板。
具有此pn接合,於從藉由選擇成長法製造之化合物半導體磊晶基板製造之化合物半導體元件,有與長時間使用之同時會發生特性惡化的問題點是為公知,也期待其改善。
〔參照專利文獻1〕日本特開平11-268998號公報
〔參照專利文獻2〕日本特開平5-339100號公報
本發明之目的為提供一種藉由含選擇成長工程之磊晶成長法所製造的具有pn接合之化合物半導體磊晶基板之製造方法,係供予特性惡化較少之化合物半導體元件的化合物半導體磊晶基板之製造方法。
為解決上述之問題,本發明人等銳意檢討關於具有pn接合之化合物半導體磊晶基板之藉由選擇成長法所得之製造方法之結果,著眼於用以使化合物半導體成長之原基板之殘留應變,發現該殘留應變的平均值如為一定值以下,可製造供予特性惡化較少且具有pn接合之化合物半導體元件的化合物半導體磊晶基板,而完成本發明。
亦即本發明為提供藉由選擇成長法製造具有pn接合之化合物半導體磊晶基板之製造方法,其特徵為:使用殘留應變之平均值為1.0×10-5以下的原基板之上述方法。
使用藉由本發明的製造方法所製造之具有pn接合之化合物半導體磊晶基板來製造化合物半導體元件的話,因就算長時間使用其特性惡化也少,因此本發明的製造方法適宜用於製造場效電晶體〔非肖特基〔schottky〕接合型者〕、異質雙極電晶體〔Heterogeneous Bipolar
Transistor〕等元件,於工業上極為好用。
本發明的製造方法之特徵為:使用殘留應變之平均值為1.0×10-5以下之扭曲少的原基板。
本發明者們,例如,使用藉由VGF法或VB法製造殘留應變少之原基板,而藉由選擇成長法製造具有pn接合之化合物半導體磊晶基板,使用其製造化合物半導體元件的話,其初始期的電氣特性與使用藉由殘留應變大之LEC法製造之原基板所成之化合物半導體元件比較明顯地不提高,發現其化合物半導體元件經由長時間使用之惡化會減少。
於選擇成長法,構成化合物半導體元件之一部的化合物半導體層讓基板上磊晶成長後,於使其成長之該層之上製作由SiO2等所成之遮罩,接著,於其他化合物半導體層讓基板上磊晶成長,設置電極製造化合物半導體元件。可能會在於其他化合物半導體層讓基板上磊晶成長的溫度上升時或於成長終了後降溫時,因為藉由磊晶成長形成之化合物半導體層與SiO2遮罩的熱膨脹率之不同而發生熱應力,其熱應力因殘留應變而使應力合計,因而促進轉位的增殖,其結果為使元件增進惡化。例如,使用藉由VGF法及VB法製造殘留應變少的基板的話,因轉位減低,元件經由長時間使用之惡化會減少。
使用於本發明之基板的殘留應變之平均值為1.0×10-5
以下。超過1.0×10-5時,有經由長時間使用而化合物半導體元件之惡化的可能性。殘留應變之平均值理想為7×10-6以下,5×10-6以下更佳。
於化合物半導體層的成長,通常,使用金屬有機化學蒸氣沉積法〔Metal Organic chemical Vapor Deposition:MOCVD〕及分子束磊晶法〔Molecular Beam Epitaxy:MBE〕。於任一方法皆為加熱原基板之溫度至300℃~700℃使化合物半導體層成長,然後,製作SiO2等之遮罩,更進一步使化合物半導體殘留之層成長,取得化合物半導體磊晶基板。
於本發明,化合物半導體磊晶基板的殘留應變之測定為,例如,可進行光彈性法。具體來說,例如,可藉由揭示於Proceedings of 8th Semi-Insulating Ⅲ-V Materials,Warsaw Poland June,1994,p95~98之方法來測定。
光彈性法為利用複曲折現象,為了觀測應力集中之狀態一般使用的方法。藉由此方法,可以下述計算式計算出基板的殘留應變為半徑方向的應變Sr與接線方向St之差的絕對值。|Sr-St|=k δ〔(cos24)/P11-P12)2+(sin2ψ)/P44)2〕1/2但是、k=(λ/π d n0)3〔在此,λ為使用於測定的光之波長,d為基板厚度,n0為基板的折射率,δ為因折射率而產生的位向差,ψ為主振動方位角,P11及P12及P44為於彈性張量之光彈性法定數成分〕
以下,參照圖面詳細說明本發明的實施形態之一例。
再者,此圖面只不過為本發明的實施形態之一例,本發明非為限定此化合物半導體元件構造。
圖1為揭示使用藉由本發明的製造方法之化合物半導體磊晶基板製造之化合物半導體元件的一實施形態,揭示化合物半導體元件為二極體之狀態。於圖1,1為半絕緣性GaAs基板、2為緩衝層、3為n+GaAs層。於n+GaAs上部施加SiO2絕緣膜7、於開口部層積p+GaAs層4。更進一步,藉由濺鍍法於上部積層p電極5、於n+GaAs層積層n電極6。
於圖2揭示說明此二極體的電流-電壓特性之圖表。此二極體為在逆偏壓只流入少許電流,顯示整流性。但是,經長時間使用二極體的惡化增強的時候,如圖3所揭示,逆偏壓之電流量會增加。本發明的化合物半導體元件為於二極體時,在此逆偏壓之電流量的增加量少,而成如圖2之電流-電壓特性般,惡化少。
雖舉二極體為例,但是,具有pn接合之其他元件,例如,於連接場效電晶體〔Junction Field Effect Transistor〕〔JFET〕、異質雙極電晶〔Heterogeneous Bipolar Transistor〕〔HBT〕等,經由本發明使用化合物半導體磊晶基板製造的化合物半導體元件的電流增幅率〔β〕及最大電流〔Imax〕等的特性低下,比起習知少。
以下,藉由實施例更加詳細說明本發明,但是,本發
明非為限定於此。
於圖1揭示之層構造之二極體如下述般製作。
首先,於殘留應變之平均值為2×10-6的半絕緣性GaAs基板1上,藉由金屬有機化學蒸氣沉積法〔Metal Organic chemical Vapor Deposition:MOCVD〕以緩衝層2及n+GaAs層3之次序層積。接著,於磊晶機板全面堆積SiO2絕緣膜7,然後,以遮罩作為光阻進行圖案成形,使於p+GaAs為形成部之區域所存在SiO2絕緣膜開口〔圖4〔a〕〕。接著,於此開口部分藉由金屬有機化學蒸氣沉積法〔Metal Organic chemical Vapor Deposition:MOCVD〕使p+GaAs層4選擇成長〔圖4〔b〕〕。更進一步,於p+GaAs層4上經由濺鍍法堆積p電極5後〔圖4〔c〕〕,n電極形成部的SiO2絕緣膜以遮罩作為光阻開口,形成n電極6。
於圖5揭示如上述般取得化合物半導體元件〔二極體〕的電流-電壓特性之圖表。然後,於此元件加過大電壓3.7V,通電10分進行惡化增強實驗,如之後再調查電流-電壓特性,幾乎沒有如圖6般逆偏壓之電漏的增加。又,以透射電子顯微鏡〔Transmission Electron Microscope〕觀察通電後元件之剖面,未發現轉位。
經由VB法製造基板,使用殘留應變之平均值為4×10-6的GaAs基板以外,於與實施例1同樣條件製作二極體。其結果,與實施例1同樣幾乎沒有元件的惡化〔逆偏壓之電漏的增加〕,也未發現轉位。
經由LEC法製造基板,使用殘留應變之平均值為4×10-5的GaAs基板以外,於與實施例1同樣條件製作二極體。其結果,如圖7揭示般,逆偏壓之電漏增加。與實施例進行同樣通電實驗時,如圖7般逆偏壓之電漏更為增大。又,以透射電子顯微鏡〔Transmission Electron Microscope〕觀察通電後元件之剖面,發現大量轉位。
1‧‧‧半絕緣性GaAs基板
2‧‧‧緩衝層
3‧‧‧n+GaAs層
4‧‧‧p+GaAs層
5‧‧‧p電極
6‧‧‧n電極
7‧‧‧SiO2絕緣膜
圖1:揭示本發明之實施形態的一例的二極體之層構造圖。
圖2:為了說明二極體之電流-電壓特性的圖表。
圖3:揭示二極體通電後之惡化的圖表。
圖4:圖4〔a〕、〔b〕、〔c〕、〔d〕為揭示圖1之p-n接合元件〔二極體〕的製造工程之圖。
圖5:揭示二極體之電流-電壓特性的圖表。
圖6:揭示實施例1的二極體通電後無惡化的圖表。
圖7:揭示比較例1的二極體通電後之惡化的圖表。
Claims (7)
- 一種具有pn接合之化合物半導體磊晶基板之製造方法,係藉由選擇成長法製造具有pn接合之化合物半導體磊晶基板之方法,其特徵係:前述選擇成長方法係包含將構成化合物半導體元件之一部分之化合物半導體層,磊晶成長於原基板上後,於該成長之該層上,製作遮罩,接著,磊晶成長其他之化合物半導體層;前述原基板之殘留應變之平均值為1.0×10-5以下。
- 如申請專利範圍第1項之具有pn接合之化合物半導體磊晶基板之製造方法,其中,前述原基板係經由VGF法或VB法所製造之原基板。
- 如申請專利範圍第1項之具有pn接合之化合物半導體磊晶基板之製造方法,其中,前述原基板係GaAs基板。
- 如申請專利範圍第1項之具有pn接合之化合物半導體磊晶基板之製造方法,其中,遮罩係由SiO2所成。
- 如申請專利範圍第1項之具有pn接合之化合物半導體磊晶基板之製造方法,其中,前述一部分之化合物半導體層係包含緩衝層。
- 如申請專利範圍第1項之具有pn接合之化合物半導體磊晶基板之製造方法,其中,前述一部分之化合物半 導體層係由緩衝層及n+GaAs層所成。
- 如申請專利範圍第1項之具有pn接合之化合物半導體磊晶基板之製造方法,其中,前述其他之化合物半導體層係p+GaAs層。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004243413A JP2006060177A (ja) | 2004-08-24 | 2004-08-24 | pn接合を有する化合物半導体エピタキシャル基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200616049A TW200616049A (en) | 2006-05-16 |
| TWI381428B true TWI381428B (zh) | 2013-01-01 |
Family
ID=35967457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094122568A TWI381428B (zh) | 2004-08-24 | 2005-07-04 | 具有pn接合之化合物半導體磊晶基板之製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8906158B2 (zh) |
| JP (1) | JP2006060177A (zh) |
| KR (1) | KR20070048207A (zh) |
| TW (1) | TWI381428B (zh) |
| WO (1) | WO2006022245A1 (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011035066A (ja) * | 2009-07-30 | 2011-02-17 | Sumitomo Electric Ind Ltd | 窒化物半導体素子、及び窒化物半導体素子を作製する方法 |
| KR20150118405A (ko) * | 2014-04-14 | 2015-10-22 | 삼성전자주식회사 | 메시지 운용 방법 및 그 전자 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180269B1 (en) * | 1998-09-28 | 2001-01-30 | Sumitomo Electric Industries, Ltd. | GaAs single crystal substrate and epitaxial wafer using the same |
| JP2003257997A (ja) * | 2002-02-28 | 2003-09-12 | Sumitomo Electric Ind Ltd | 窒化ガリウム系半導体装置を製造する方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5237766A (en) * | 1975-09-19 | 1977-03-23 | Nec Corp | Semiconductor device |
| JP3156382B2 (ja) * | 1992-04-10 | 2001-04-16 | 住友電気工業株式会社 | 化合物半導体単結晶およびその成長方法 |
| JP3656261B2 (ja) | 1994-10-24 | 2005-06-08 | 住友電気工業株式会社 | GaAs結晶の熱処理方法 |
| JPH11268998A (ja) | 1998-03-23 | 1999-10-05 | Sumitomo Electric Ind Ltd | GaAs単結晶インゴットおよびその製造方法ならびにそれを用いたGaAs単結晶ウエハ |
| JP2001053005A (ja) | 1999-08-06 | 2001-02-23 | Sumitomo Electric Ind Ltd | 化合物半導体エピタキシャルウェハおよびその製造方法 |
-
2004
- 2004-08-24 JP JP2004243413A patent/JP2006060177A/ja active Pending
-
2005
- 2005-07-04 TW TW094122568A patent/TWI381428B/zh not_active IP Right Cessation
- 2005-08-23 WO PCT/JP2005/015248 patent/WO2006022245A1/ja not_active Ceased
- 2005-08-23 US US11/660,936 patent/US8906158B2/en not_active Expired - Fee Related
- 2005-08-23 KR KR1020077004607A patent/KR20070048207A/ko not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6180269B1 (en) * | 1998-09-28 | 2001-01-30 | Sumitomo Electric Industries, Ltd. | GaAs single crystal substrate and epitaxial wafer using the same |
| JP2003257997A (ja) * | 2002-02-28 | 2003-09-12 | Sumitomo Electric Ind Ltd | 窒化ガリウム系半導体装置を製造する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070048207A (ko) | 2007-05-08 |
| TW200616049A (en) | 2006-05-16 |
| WO2006022245A1 (ja) | 2006-03-02 |
| US20090031944A1 (en) | 2009-02-05 |
| US8906158B2 (en) | 2014-12-09 |
| JP2006060177A (ja) | 2006-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
| EP2615628B1 (en) | Method of growing nitride semiconductor layer | |
| JP2000036620A (ja) | 窒化物エピタキシのための多層インジウム含有窒化物緩衝層 | |
| KR20000025914A (ko) | Gan계 화합물 반도체 및 그의 결정성장 방법 | |
| US7785991B2 (en) | Process for integrating a III-N type component on a (001) nominal silicium substrate | |
| US8877652B2 (en) | Substrate structure and method of manufacturing the same | |
| JP3500281B2 (ja) | 窒化ガリウム系半導体素子およびその製造方法 | |
| KR20090115826A (ko) | 그룹 3족 질화물계 반도체 소자용 버퍼층 및 그 제조 방법 | |
| US9685589B2 (en) | Optoelectronic component with a layer structure | |
| KR100616543B1 (ko) | 실리콘기판 상에 질화물 단결정성장방법, 이를 이용한질화물 반도체 발광소자 및 그 제조방법 | |
| KR20140132524A (ko) | 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 | |
| TWI381428B (zh) | 具有pn接合之化合物半導體磊晶基板之製造方法 | |
| TW201438270A (zh) | 降低氮化鎵之缺陷密度的成長方法 | |
| JP7479707B2 (ja) | Iii-n系半導体構造物及びその製造方法 | |
| CN100365767C (zh) | 一种提高氮化镓基材料外延层质量的衬底处理方法 | |
| KR100638351B1 (ko) | 반도체 기판 및 그 제조방법 | |
| KR100858362B1 (ko) | 수직구조 발광다이오드 소자의 제조방법 | |
| KR100586959B1 (ko) | 질화물 단결정 제조방법, 질화물 반도체 발광소자 및제조방법 | |
| KR20070080435A (ko) | 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법 | |
| US20050090032A1 (en) | Method of manufacturing nitride semiconductor light emitting device | |
| KR101901932B1 (ko) | 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 | |
| KR100813561B1 (ko) | 반도체 기판 및 그 제조방법 | |
| KR100425092B1 (ko) | 실리콘 컴플라이언트 기판 제조방법 | |
| KR20080022464A (ko) | 질화물 반도체 발광소자 및 그 제조방법 | |
| CN118738242A (zh) | 半导体组件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |