TWI381272B - 快閃記憶體裝置及快閃記憶體的存取方法 - Google Patents

Description

快閃記憶體裝置及快閃記憶體的存取方法 相關申請案之交互參考

本發明包含2006年4月6日向日本專利局申請之日本專利申請案JP 2006－105711之標的，其全部內容在此倂入作為參考。

本發明係有關於經複數個接口而儲存資料於其中且再生資料之快閃記憶體裝置，且特別而言，係有關於具有特徵在於在經複數個接口而儲存且再生具有複數種型式的資料之資料群集的情況中，存取快閃記憶體的方法之快閃記憶體裝置。

就用以將資料儲存於單一儲存器中且自單一儲存器中再生資料之複數個外部裝置的系統而言，一般已使用一種系統，其中儲存器具有以各自時槽(亦即，單一儲存器接受來自接口的存取時之時段(time－frame))來予以分配的複數個接口，此等外部裝置經此等接口來存取單一儲存器。

在電視廣播的領域中，例如，日本已公開的尚未審查申請案H11－234625(0013至0018段，圖1及5)及日本已公開的尚未審查申請案H11－308558(0022至0025段，圖1及2)揭露用來當作儲存裝置的AV(音訊視訊)伺服器，其包含當作儲存媒體之具有大容量的HDD(硬碟機)，且也包含以時槽分配的複數個接口，用以儲存、再生、編輯、傳送視訊資料、音訊資料及類似資料。

以上專利文件中所述的AV伺服器包含當作儲存媒體的HDD；然而，鑑於維護，快閃記憶體係假定為透視儲存媒體。

快閃記憶體經常包含用來當作與快閃記憶體主體無關的次記憶體之寫入緩衝器，以防止因頻繁地寫入至相同記憶單元所導致的損壞，且使進行寫入的資料寫入至寫入緩衝器，來取代寫入至快閃記憶體主體。寫入至寫入緩衝器的資料然後會寫入至快閃記憶體主體。若快閃記憶體主體的一區塊資料已寫入至快閃記憶體主體，則釋放寫入緩衝器。

因此，在包含當作儲存媒體的快閃記憶體之快閃記憶體裝置具有複數個接口，資料經此等接口而寫入快閃記憶體中之情況中，在此快閃記憶體的組構中會產生特有的缺點。

圖1及圖2係繪示在具有如視訊資料、4通道音訊資料、代用資料(用於視訊編輯的低位元率視訊資料)及即時資料(例如，說明時碼或記錄位置的資訊)之複數種型式的基本資料(essence)之片段(clip)係經由複數個接口而寫入至快閃記憶體的情況中，寫入的透視法之各自例子的圖形。

在這些之中，在圖1中所顯示的方法中，各自接口具有個別指標，且自各自接口所輸入的片段係依據各自基本資料而寫入至不同的寫入緩衝器(未顯示)。當相對於快閃記憶體主體21的一分頁之基本資料(為比快閃記憶體主體21之區塊21a中的其中之一區塊小的單元)寫入至寫入緩衝器時，相對於一分頁的基本資料係寫入至各接口之區塊21a中的不同區塊。特別而言，基本資料係依據分頁單元，而與寫入至各自接口之快閃記憶體主體21之區塊21a中的不同區塊同時寫入至快閃記憶體主體21。

圖1A顯示來自第一接口的片段之P1－#1至P1－#3(「P」之後的數字代表接口數，而「#」之後的數字代表片段數)，及代表來自第二接口的片段之P2－#1係寫入至不同的區塊21a(片段P2－#1及片段P1－#3目前係輸入且寫入至不同的區塊21a)。在此圖的上部中(已預定當作片段P1－#1的一例)，所顯示為如視訊資料「V」、4通道音訊資料「A1至A4」、代用資料「P」及即時之資料(metadata)「RTM」的各自基本資料係依據分頁單元而寫入之狀態(相對於一區塊之較少數目的分頁係顯示在圖1及圖2中；然而，分頁的實際數目一般可超過圖1及圖2中所顯示的分頁數)。

此寫入方法的優點在於因為基本資料係寫入至各自接口的不同區塊21a，所以在刪除一片段之後，可得到某個數量的閒置空間。圖1C顯示已刪除圖1A中的寫入片段P1－#2之情況。

然而，在此寫入方法中，因為各接口使用一寫入緩衝器，所以若假設寫入緩衝器的數目為N，則當同時自N＋1個接口輸入片段時，寫入緩衝器的數目會不夠。舉一個例子，若N等於3，則在圖1A的情況下，自第三接口開始輸入片段，因此第三接口無可用的寫入緩衝器。

在此種情況中，為了確保用於第N＋1個接口的寫入緩衝器，在已寫入至寫入緩衝器中的任一個之資料已複製至另一處之後，來自第N＋1個接口的片段(在此圖中為來自第三個接口的片段P3－#1)也可藉由使第N＋1個接口能使用如圖1B中所繪示之已剛使用的寫入緩衝器，而寫入至另一區塊21a。

另外，在此寫入方法中，因為相對於一分頁的基本資料係從寫入緩衝器寫入至快閃記憶體主體21，所以在尚未釋放寫入緩衝器的情況中，尚未寫入至快閃記憶體主體21的基本資料保持於寫入緩衝器的不連續位址區中。

在此種情況中，若使新基本資料覆寫至寫入緩衝器，則在寫入至寫入緩衝器的基本資料一旦已複製至另一處之後，僅覆寫新基本資料。

這些複製處理係稱為「垃圾處理」。根據圖1中的寫入方法，由於實施垃圾處理，所以快閃記憶體的寫入率會大大地降低。

另一方面，在圖2的方法中，自各接口輸入的片段係依據使用單一指標器的基本資料而寫入至一寫入緩衝器(未顯示於此圖中)。然後，當相對於一分頁的基本資料係寫入至寫入緩衝器時，相對於一分頁的基本資料係循序地寫入至快閃記憶體主體21的相同區塊21a，直到此區塊的末端，且下個區塊21a重複相同運作。特別而言，基本資料係依據分頁單元而寫入至快閃記憶體主體21，及來自各接口的片段係插入且寫入至相同區塊21a。

圖2A顯示與圖1B中所顯示的片段相同之片段P1－#1至P2－#3及P3－#1係插入且寫入至相同區塊21a之情況。

在此寫入方法中，可使用與接口數無關之一寫入緩衝器。在資料已寫入，直到各區塊21a的末端意謂相對於一區塊的資料係寫入至快閃記憶體主體21之後，會釋放寫入緩衝器。因此，不會實施垃圾處理，藉此使如圖1的方法中所顯示之寫入率不會變差。

然而，在此寫入方法中，因為當刪除一片段時，來自各接口的片段係插入且寫入至相同區塊21a，所以閒置空間會依據分頁單元而成為片段。圖2B顯示刪除圖2A中的寫入片段P1－#2之情況(對應於圖1的方法中之圖1C的情況)。

在刪除用以控制快閃記憶體中的片段之檔案系統中的片段之後，閒置空間成為片段的情況中，因為會使控制(叢集)的最小單元降低成表示「分頁」的小尺寸，所以會使控制複雜化。此外，當再使用閒置空間時，重組會是必須的。

在圖1及圖2中所繪示的方法中，因為由於實施垃圾處理而使寫入率降低；或在刪除資料之後，會使閒置空間成為片段，所以如重組的處理會是必須的。因此，在任一種方法中，不會有效地使資料寫入至快閃記憶體。

鑑於以上的說明，根據本發明的一實施例，在使具有如以上提及的片段之複數種型式的資料之資料群集經複數個接口而寫入至快閃記憶體的情況中，係提出一種藉由控制垃圾處理，而不需在已刪除資料群集之後，實施及擷取某種數量的閒置空間，來防止使資料群集寫入快閃記憶體中時的寫入率降低之方法。

根據本發明的一實施例，係提出一種快閃記憶體裝置，用以經複數個接口，儲存具有複數種型式的資料於其中之資料群集，且自快閃記憶體中再生此資料群集。此快閃記憶體裝置包含複數個存取請求單元，係組構來當藉由在一對一的基礎下，經對應於存取請求單元的接口所輸入之型式來予以分類的資料係儲存至到達相對於此快閃記憶體的一區塊之數量時，藉由依據此快閃記憶體中的資料型式，使一區塊資料的寫入位置與分頁單元對準，以請求將資料寫入此快閃記憶體的一區塊中；以及存取控制器，係組構來依據各自的存取請求單元所產生之請求，在分配各接口的分時期間，將資料寫入此快閃記憶體中。

在此快閃記憶體中，經複數個接口所輸入的資料係在一對一的基礎下，藉由對應於各自接口的存取請求單元之型式來予以分類及儲存。當所儲存的資料到達相對於此快閃記憶體的一區塊之數量時，藉由依據此快閃記憶體中的資料型式，使一區塊資料的寫入位置與分頁單元對準，存取控制器請求將資料寫入此快閃記憶體的一區塊中。

存取控制器依據各自的存取請求單元所產生之請求，在分配各接口的分時期間，藉由依據此快閃記憶體中的資料型式，使一區塊資料的寫入位置與分頁單元對準，存取控制器請求將資料寫入此快閃記憶體的一區塊中。

因此，在此快閃記憶體中，資料係藉由依據此快閃記憶體中的資料型式，使資料的寫入位置與分頁單元對準，而寫入至此快閃記憶體的一區塊中。換言之，當寫入至此快閃記憶體時，資料為根據資料的型式之分頁對準，且根據各自接口之區塊對準。

如稍早所提及，快閃記憶體一般具有資料係經寫入緩衝器而寫入至快閃記憶體主體之組構。在資料的一區塊已寫入至快閃記憶體主體之後，會釋放緩衝器。然而，在此快閃記憶體中，資料係經寫入緩衝器而寫入至具有一區塊單元的快閃記憶體主體。因此，當來自一接口的資料係經存取控制器而寫入至快閃記憶體時，會釋放寫入緩衝器。

因此，當來自一接口的資料係寫入至快閃記憶體時(當在分時處理的期間，寫入來自下個接口的資料時，會使用寫入緩衝器)，所以足夠數目的寫入緩衝器可用，而與接口數無關。

因此，因為在未釋放寫入緩衝器之下，防止實施圾處理(寫入緩衝器內部的資料之複製處理)，所以可防止快閃記憶體中的寫入率之降低。

另外，因為資料群集係以各接口的區塊單元而寫入，所以當刪除一資料群集時，可得到區塊單元之某種數量的閒置空間。

因此，在控制快閃記憶體內部的片段之檔案系統中，可使控制(叢集)的最小單元之大小增加，來當作區塊，且當再使用閒置空間時，可不需如重組的處理。

另外，因為依據型式所分類的資料之寫入位置係與分頁單元對準，所以當再生資料時，資料可依據分頁單元，自快閃記憶體中，依據型式讀出。然而，因為當讀取快閃記憶體中之具有分頁的資料時，讀取率不會降低，所以可防止寫入率的降低。再者，當結合地再生資料群集中之兩種或更多種型式的資料時，必要型式的資料可自快閃記憶體的資料群集中，依據分頁單元而讀出。因此，最大讀取率可藉由減少讀出不必要及不使用的資料來予以達成。

接著，根據本發明的一實施例，係提出一種快閃記憶體的存取方法，用以經複數個接口，儲存且再生包含複數種型式的資料之資料群集。此方法包含第一請求步驟，當藉由在一對一的基礎下，經對應於存取請求機構的接口所輸入之型式來予以分類的資料係儲存至到達相對於此快閃記憶體的一區塊之數量時，藉由依據此快閃記憶體中的資料型式，使一區塊資料的寫入位置與分頁單元對準，以請求將資料寫入此快閃記憶體的一區塊中；以及第二寫入步驟，依據第一步驟所產生之請求，在分配各接口的分時期間，將資料寫入此快閃記憶體中。

再者，當自快閃記憶體中讀取各自型式的資料而防止降低讀取率時，或當結合地再生資料群集中之兩種或更多種型式的資料時，必要型式的資料可分別自快閃記憶體的資料群集中，依據分頁單元而讀出。因此，最大讀取率可藉由減少讀出不必要及不使用的資料來予以達成。

根據本發明的一實施例，在具有複數種型式的資料之資料群集係經複數個接口而寫入至快閃記憶體的情況中，係提出當刪除資料群集之後，藉由控制免於實施及擷取某種數量的閒置空間之垃圾處理，而將資料群集寫入快閃記憶體中時，用以防止寫入率的降低之方法。

再者，當防止降低讀取率時，或者是當自快閃記憶體中讀取各自型式的資料，或當結合地再生資料群集中之兩種或更多種型式的資料時，必要型式的資料可分別自快閃記憶體的資料群集中，依據分頁單元而讀出。因此，最大讀取率可藉由減少讀出不必要及不使用的資料來予以達成。

本發明的一實施例係於底下參考圖式來予以說明。圖3係根據本發明的一實施例之快閃記憶體裝置的整個組構之方塊圖。快閃記憶體裝置包含快閃記憶體1、訊槽存取控制器2、N個緩衝器部分3(1)至3(n)及N個接口輸入/輸出處理器4(1)至4(n)。

快閃記憶體1係配置成使得資料係經寫入緩衝器而寫入至快閃記憶體主體，一旦一區塊資料已寫入至快閃記憶體主體，則釋放寫入緩衝器。

訊槽存取控制器2藉由將時槽(timeslot)分配給接口Port－1至Port－n中的各接口，經具有快閃記憶體裝置的複數個接口Port－1至Port－n，來控制快閃記憶體1的存取。

緩衝器部分3(1)至3(n)及接口輸入/輸出處理器4(1)至4(n)在一對一的基礎下，分別對應於接口Port－1至Port－n。接口輸入/輸出處理器4(1)至4(n)實施將經各自接口Port－1至Port－n所輸入的資料轉換成快閃記憶體儲存器的合適格式之訊號處理(例如，壓縮)，及將經各自緩衝器部分3(1)至3(n)所傳送的資料轉換成經各自接口Port－1至Port－n輸出的合適訊號之訊號處理(例如，展開壓縮的資料)。

在資料係經選自接口Port－1至Port－n的port－i而儲存的情況中，經port－i所輸入的資料係經接口輸入/輸出處理器4(i)而暫存於緩衝器部分3(i)中。緩衝器部分3(i)中所儲存的資料係按照分別給port－i的時槽，藉由訊槽存取控制器2，自緩衝器部分3(i)中讀出。然後資料係藉由訊槽存取控制器2而寫入至快閃記憶體1。

另外，在資料係經port－j而再生的情況中，在藉由訊槽存取控制器2而分別給port－j的時槽之期間，資料係藉由訊槽存取控制器2，自快閃記憶體1中讀出，然後資料係暫存於緩衝器部分3(j)中。然後，緩衝器部分3(j)中所儲存的資料係自緩衝器部分3(j)中讀出，然後資料係經接口輸入/輸出處理器4(j)的處理而自port－j輸出。

圖4係繪示各自緩衝器部分3之組構例子的方塊圖。此組構例子代表包含七種型式的基本資料(包含視訊資料、4通道音訊資料、代用資料(用於視訊編輯之具有低位元率的視訊資料)及即時後資料(metadata)(例如，說明時碼或記錄位置的資訊)之片段係經各自的接口Port－1至Port－n而分別儲存及再生。

緩衝器部分3包含緩衝管理器11；包含視訊緩衝記憶體12、ch1音訊緩衝記憶體13、ch2音訊緩衝記憶體14、ch3音訊緩衝記憶體15之用以累積不同基本資料的緩衝記憶體；ch4音訊緩衝記憶體16、代用資料緩衝記憶體17、及即時後資料緩衝記憶體18；以及為接口輸入/輸出處理器4與緩衝器部分3(圖3)之間的介面之輸入/輸出處理器介面19；以及為訊槽存取控制器2與緩衝器部分3(圖3)之間的介面之訊槽存取控制器介面20。

在片段係自接口Port－1至Port－n中的其中之一而儲存的情況中，自此接口所輸入的片段係經對應於此接口的接口輸入/輸出處理器4來予以處理，然後傳送至緩衝器部分3。此片段係藉由輸入/輸出處理器介面19而分類成包含視訊資料、4通道音訊資料、代用資料及即時後資料之各自型式的基本資料，且分類的資料係分別儲存至視訊緩衝記憶體12、ch1音訊緩衝記憶體13、ch2音訊緩衝記憶體14、ch3音訊緩衝記憶體15、ch4音訊緩衝記憶體16、代用資料緩衝記憶體17及即時後資料緩衝記憶體18。

另外，表示多少各自型式的基本資料係儲存於各自的緩衝記憶體12至18中之資訊係從輸入/輸出處理器介面19傳送至緩衝管理器11。

緩衝管理器11依據來自輸入/輸出處理器介面19的資訊，藉由將緩衝記憶體12至18中所儲存之目前數量的基本資料轉換成快閃記憶體1的分頁數，以計算出藉由Nvideo、Naudio1、Naudio2、Naudio3、Naudio4、Nproxy及Nrtm所代表的值。然後週期性地估算轉換的值之總和是否已到達符合以下方程式的值：Nvideo＋Naudio1＋Naudio2＋Naudio3＋Naudio4＋Nproxy＋Nrtm≧Nblock………(1)

在此方程式中，Nblock代表快閃記憶體1(圖3)之各區塊的的分頁數。

當符合以上方程式所顯示的情況時，緩衝管理器11將基本資料的轉移請求輸出至訊槽存取控制器介面20。另外，雖然未符合以上方程式的情況，在片段的末端，緩衝管理器11仍將基本資料的轉移請求輸出至訊槽存取控制器介面20。

訊槽存取控制器介面20依據轉移請求，自各自的緩衝記憶體12至18中讀出基本資料。然後，訊槽存取控制器介面20請求訊槽存取控制器2(圖3)，藉由依據快閃記憶體中的分頁單元，對準型式所分類的基本資料之寫入位置，將讀出的基本資料寫入至快閃記憶體1(圖3)的一區塊。要注意的是，訊槽存取控制器介面20請求擷取訊槽存取控制器2，以藉由將「all－H」分配給無法到達片段的末端處之一區塊的位置，將讀出的基本資料寫入快閃記憶體的一區塊中。

往回參考圖3，訊槽存取控制器2係依據各自緩衝器部分3(1)至3(n)中之來自訊槽存取控制器介面20的請求，在快閃記憶體中的基本資料型式之基礎下，藉由將基本資料的寫入位置與分頁單元對準，在時槽分配給自各自緩衝器部分3(1)至3(n)傳送至快閃記憶體1的一區塊之各自接口Port－1至Port－n的時序，寫入基本資料。

圖5A係繪示上述的此種狀態之圖形，其中來自接口Port－1至Port－n的片段係寫入至快閃記憶體1。相對於表示自Port－1所傳送的第一片段之P1－#1的前半段之一區塊的基本資料係寫入至快閃記憶體1中的寫入緩衝器(未顯示)，從寫入緩衝器寫入至快閃記憶體主體1a的一區塊1b(此圖中的頂部區塊)，且接著釋放寫入緩衝器。

如此圖的上部中所顯示，P1－#1代表具有大於一區塊可容納的數量，且小於兩區塊可容納的數量之資料量的片段。然而，P1－#1的剩餘基本資料係藉由將「all－H」分配給無法到達相對於一區塊的數量之部分，也寫入至寫入緩衝器，當作相對於一區塊的資料，從寫入緩衝器寫入至快閃記憶體主體1a的一區塊1b(此圖中之從頂部的第二區塊)，且接著釋放寫入緩衝器。

如此圖的上部中所顯示，表示組構P1－#1的視訊資料V、4通道音訊資料(A1至A4)、代用資料P及即時後資料RTM之各自基本資料係藉由依據快閃記憶體中的基本資料型式，將基本資料的寫入位置與分頁單元對準，而寫入至快閃記憶體1的一區塊。要注意的是，由於此圖的方便性，所以相對於一區塊之較少的分頁數係顯示於圖5中；然而，分頁的實際數目一般可超過圖5中所顯示的分頁數。

同樣地，當表示來自Port－1的第二片段及第三片段之片段P1－#2及P1－#3的基本資料、表示來自Port－2的第一片段之P2－#1的基本資料、及表示來自Port－3的第一片段之P3－#1的基本資料已藉由依據基本資料型式，將基本資料的寫入位置與分頁單元對準，經寫入緩衝器而寫入至快閃記憶體的一區塊時，會釋放寫入緩衝器。

如圖5A中所繪示，當依據分頁單元而對準藉由型式所分類的基本資料之寫入位置時，分類的資料係經各自接口，藉由快閃記憶體主體的區塊單元而寫入。特別而言，在將基本資料寫入至快閃記憶體時，基本資料的型式為分頁對準，而用於基本資料的接口為區塊對準。

因此，因為當片段自一接口讀出時，會釋放寫入緩衝器，所以寫入緩衝器總是可用，而與接口的數目無關。要注意的是，當自下個接口所傳送的資料係藉由使用時槽的分時處理而寫入時，可使用寫入緩衝器。

因此，可防止由於佔用寫入緩衝器所實施的垃圾處理(寫入緩衝器中所實施的資料之複製處理)。

圖6係繪示在無實施垃圾處理，且具有同時進行寫入或讀取之大小(存取大小)之情況中，快閃記憶體的寫入率與讀取率(轉移率)之間的關聯之圖形。圖7係繪示在實施垃圾處理，且具有同時進行寫入或讀取之大小(存取大小)之情況中，快閃記憶體的寫入率與讀取率之間的關聯之圖形。

從圖6及圖7之間的比較中清楚可知的是，快閃記憶體的寫入率會因產生垃圾處理而大大地降低；然而，在目前的快閃記憶體裝置中，不會實施垃圾處理。因此，可防止因實施垃圾處理所導致的寫入率降低，因此片段可以高速率寫入至快閃記憶體1。

如圖6中所顯示，與資料係依據區塊單元而寫入的情況相較，在資料係依據分頁單元而寫入的情況中，寫入率會降低。然而，因為資料係依據區塊單元而寫入至快閃記憶體1，所以可防止寫入率的降低。

此外，因為片段係依據對應於各接口的區塊單元而寫入，所以當已刪除一片段時，某種數量的閒置空間可藉由區塊單元而得。圖5B顯示刪除圖5A中的寫入片段P1－#2的情況。

因此，在檔案系統(快閃記憶體1中的片段係藉由檔案系統來予以控制)中，可使控制(叢集)的最小單元之大小增加，來當作區塊，且當再使用閒置空間時，可不需如重組的處理。

接著，片段係藉由處理，而自參照圖3及圖4的各自接口Port－1至Port－n來予以再生。在片段係自一接口而再生的情況中，對應於此接口之緩衝器部分3內部的緩衝管理器11(圖4)依據各自緩衝記憶體12至18中的閒置空間，在用於各型式的基本資料之分頁單元的基礎下，告知訊槽存取控制器介面20必要數量的資料。訊槽存取控制器介面20請求訊槽存取控制器2依據此資訊讀取各自基本資料。

依據各自緩衝器部分3(1)至3(n)內部的訊槽存取控制器介面20，在將時槽分配給各自接口Port－1至Port－n的期間，訊槽存取控制器2自快閃記憶體1，依據分頁單元讀取各自型式的基本資料，然後將讀出的基本資料傳送至緩衝器部分3(1)至3(n)內部的訊槽存取控制器介面20。

在緩衝器部分3中，自訊槽存取控制器2所傳送之各自型式的基本資料係儲存於各自緩衝記憶體12至18中，且藉由輸入/輸出處理器介面19，自緩衝記憶體12至18中讀出。所讀出之各自型式的基本資料然後係整合至一片段中，其然後傳送至對應的接口輸入/輸出處理器4。然後，此片段係經接口輸入/輸出處理器4的處理，而自對應的接口輸出。

因此，因為當儲存片段時，已依據基本資料型式進行分頁對準，所以當再生基本資料時，各型式的基本資料係自快閃記憶體1中，依據分頁單元而讀出。然而，如圖6中所顯示，在快閃記憶體中，雖然與資料係依據區塊單元而讀出的情況相較，資料係依據分頁單元而讀出，但是讀取率幾乎沒有降低。因此，片段可以高讀取率，自快閃記憶體1中讀出。

再者，當再生兩個或更多個片段內部之結合兩種或更多種型式的基本資料時，片段內部之必要型式的基本資料可選擇性地依據分頁單元，自快閃記憶體1中讀出。因此，讀取未使用及不必要的基本資料之數量會降低，導致使讀取率最大。

圖8係繪示此種再生資料的方法之一例的圖形，其中當用於線上編輯的EDL(編輯決定清單)係自快閃記憶體裝置中再生(稱為意謂自不同片段中再生視訊資料及音訊資料之以AV分離編輯的「EDL」再生)時，將兩個或更多個片段內部之各自基本資料結合及再生。例如，在藉由環形虛線所顯示的時序，緊接的四個片段內部之四種基本資料係結合地再生；亦即，片段包含片段數為1或clip#1(省略接口數)內部的即時後資料(RTM)；clip#2(片段數為第2)內部的視訊資料；clip#3(片段數為第3)內部的ch1音訊資料；clip#3內部的ch2音訊資料；clip#4(片段數為第4)內部的ch3音訊資料；clip#5(片段數為第5)內部的ch5音訊資料；及；clip#2內部的代用資料。

在實施以AV分離編輯的EDL再生之情況中，降低數目之未使用及不必要的基本資料係自快閃記憶體1中，藉由依據分頁單元讀取基本資料而讀取，藉此使讀取率最大(例如，在藉由圖8中之環形虛線所顯示的時序之後，當用以再生視訊資料的片段係從clip#3切換至clip#2時，自clip#2讀取時的視訊資料仍然持續讀出)。

如以上所述，說明包含七種型式的基本資料(包含視訊資料、4通道音訊資料、代用資料及即時資料)之片段係經複數個接口而分別儲存於快閃記憶體中或自快閃記憶體中再生之一例。然而，本發明的一實施例也可應用於除了那些之外之包含兩種或更多種型式的基本資料之片段係經複數個接口而分別儲存於快閃記憶體中或自快閃記憶體中再生之情況，且也可應用於除了所使用或編輯的片段之外之包含複數種型式的資料之資料群集係經複數個接口而分別儲存於快閃記憶體中或自快閃記憶體中再生之情況。

對於熟習此項技術者而言，應該了解到的是，不同修飾、組合、次組合、及變化可依據後附申請專利範圍及其等效的範圍內之設計需求及其他因素來予以產生。

1．．．快閃記憶體

1a．．．快閃記憶體主體

1b．．．區塊

2．．．訊槽存取控制器

3(1)至3(n)．．．N個緩衝器部分

4(1)至4(n)．．．N個接口輸入/輸出處理器

11．．．緩衝管理器

12．．．視訊緩衝記憶體

13ch1．．．音訊緩衝記憶體

14ch2．．．音訊緩衝記憶體

15ch3．．．音訊緩衝記憶體

16ch4．．．音訊緩衝記憶體

17．．．代用資料緩衝記憶體

18．．．即時後資料緩衝記憶體

19．．．輸入/輸出處理器介面

20．．．訊槽存取控制器介面

21．．．快閃記憶體主體

21a．．．區塊

圖1係繪示根據習知技術之經複數個接口而將資料寫入至快閃記憶體的方法之一例的圖形；圖2係繪示根據習知技術之經複數個接口而將資料寫入至快閃記憶體的方法之一例的圖形；圖3係實施本發明的一實施例之快閃記憶體裝置的整個組構之方塊圖；以及圖4係圖3中的緩衝器部分之組構例子的方塊圖；圖5係繪示根據本發明的一實施例之將資料寫入至快閃記憶體的方法之圖形；圖6係繪示在未實施垃圾處理的情況中，快閃記憶體的寫入率及讀取率之圖形；圖7係繪示在已實施垃圾處理的情況中，快閃記憶體的寫入率之圖形；以及圖8係繪示以分離編輯的EDL再生之圖形。

1．．．快閃記憶體

2．．．訊槽存取控制器

3(1)至3(n)．．．N個緩衝器部分

4(1)至4(n)．．．N個接口輸入/輸出處理器

Claims (7)

1. 一種快閃記憶體裝置，用以經複數個接口，儲存具有複數種型式的資料的資料群集到快閃記憶體，且用以自該快閃記憶體再生該資料群集，該快閃記憶體裝置包含：複數個存取請求手段，用以當藉由在一對一的基礎下，經對應於該等存取請求手段的接口所輸入之型式來予以分類的資料係儲存至到達相對於該快閃記憶體的一區塊之數量時，藉由基於該快閃記憶體中的資料型式，使一區塊資料的寫入位置與分頁單元對準，以請求將資料寫入該快閃記憶體的一區塊中；以及存取控制手段，用以依據該各自的存取請求手段所產生之請求，在分配各接口的分時期間，將資料寫入該快閃記憶體中，其中，該複數個存取請求手段及該複數個接口具有一對一的對應，其中，當經各自的接口所輸入的該資料到達該數量時，該存取控制控制手段將經由該各自的接口所輸入的資料寫入該快閃記憶體的一區塊中，且每一種型式的該寫入資料與該快閃記憶體的分頁單元對準，並且其中，當該資料到達該數量時藉由將該資料與一區塊單元對準，以及當該資料的剩餘部分小於該數量時藉由將預定資料分配到一區塊的一空白部分，經多於一個接口所 輸入的資料被防止寫入該快閃記憶體的相同區塊中，以便防止該快閃記憶體中的垃圾處理。
2. 如申請專利範圍第1項之快閃記憶體裝置，其中當經該等對應的接口而再生該資料群集時，該等存取請求手段請求自該快閃記憶體中，依據資料型式讀取具有分頁單元的資料；以及該存取控制手段依據該各自的存取請求手段所產生之請求，在分配各接口的分時期間，寫入及/或讀取來自該快閃記憶體的資料。
3. 如申請專利範圍第1項之快閃記憶體裝置，其中該等存取請求手段包含：複數個緩衝記憶體，係用於各型式的資料；輸出裝置，用以當該等緩衝記憶體中所儲存的資料之數量轉換成該快閃記憶體的分頁數目，且該等分頁的總和到達相對於該快閃記憶體的一區塊之分頁時，輸出轉移資料的請求；以及請求手段，用以藉由依據該快閃記憶體中的資料型式，使一區塊資料的寫入位置與分頁單元對準，依據轉移請求，請求該存取控制手段將該等緩衝記憶體中所儲存的資料寫入該快閃記憶體的該一區塊中。
4. 如申請專利範圍第1項之快閃記憶體裝置，其中該等存取請求手段用以當資料無法到達相對於該資料群集的末端處之該快閃記憶體的一區塊之數量時，請求將所儲存的資料擷取寫入該快閃記憶體的一區塊中。
5. 如申請專利範圍第1項之快閃記憶體裝置，其中該資料群集包含視訊資料及音訊資料。
6. 一種儲存方法，用以將具有複數種型式之經複數個接口所輸入的資料的資料群集儲存到快閃記憶體且自該快閃記憶體再生該資料群集，該方法包含：第一請求步驟，以複數個存取請求手段，當藉由在一對一的基礎下，經對應於該等存取請求手段的接口所輸入之型式來予以分類的資料係儲存以到達相對於該快閃記憶體的一區塊之數量時，藉由基於該快閃記憶體中的資料型式，使一區塊資料的寫入位置與分頁單元對準，以請求將資料寫入該快閃記憶體的一區塊中；以及第二寫入步驟，以存取控制手段，基於該第一請求步驟所產生之請求，在分配各接口的分時期間，將資料寫入該快閃記憶體中，其中，該複數個存取請求手段及該複數個接口具有一對一的對應，其中，當經各自的接口所輸入的該資料到達該數量時，該存取控制控制手段將經由該各自的接口所輸入的資料寫入該快閃記憶體的一區塊中，且每一種型式的該寫入資料與該快閃記憶體的分頁單元對準，並且其中，當該資料到達該數量時藉由將該資料與一區塊單元對準，以及當該資料的剩餘部分小於該數量時藉由將預定資料分配到一區塊的一空白部分，經多於一個接口所輸入的資料被防止寫入該快閃記憶體的相同區塊中，以便 防止該快閃記憶體中的垃圾處理。
7. 一種快閃記憶體裝置，用以經複數個接口，儲存具有複數種型式的資料的資料群集到快閃記憶體，且用以自該快閃記憶體再生該資料群集，該快閃記憶體裝置包含：複數個存取請求單元，係組構來當藉由在一對一的基礎下，經對應於該等存取請求單元的接口所輸入之型式來予以分類的資料係儲存至到達相對於該快閃記憶體的一區塊之數量時，藉由基於該快閃記憶體中的資料型式，使一區塊資料的寫入位置與分頁單元對準，以請求將資料寫入該快閃記憶體的一區塊中；以及存取控制器，係組構來依據該各自的存取請求單元所產生之請求，在分配各接口的分時期間，將資料寫入該快閃記憶體中，其中，該複數個存取請求單元及該複數個接口具有一對一的對應，其中，當經各自的接口所輸入的該資料到達該數量時，該存取控制器將經由該各自的接口所輸入的資料寫入該快閃記憶體的一區塊中，且每一種型式的該寫入資料與該快閃記憶體的分頁單元對準，並且其中，當該資料到達該數量時藉由將該資料與一區塊單元對準，以及當該資料的剩餘部分小於該數量時藉由將預定資料分配到一區塊的一空白部分，經多於一個接口所輸入的資料被防止寫入該快閃記憶體的相同區塊中，以便防止該快閃記憶體中的垃圾處理。