TWI380312B - Sample-and-hold amplification circuits - Google Patents
Sample-and-hold amplification circuits Download PDFInfo
- Publication number
- TWI380312B TWI380312B TW097129651A TW97129651A TWI380312B TW I380312 B TWI380312 B TW I380312B TW 097129651 A TW097129651 A TW 097129651A TW 97129651 A TW97129651 A TW 97129651A TW I380312 B TWI380312 B TW I380312B
- Authority
- TW
- Taiwan
- Prior art keywords
- sampling
- switch
- clock signal
- node
- maintaining
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
Landscapes
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
Description
1380312 九、發明說明: 【發明所屬之技術領域】 本發明係有關於-種取樣_維持放大 關於-種可同時執行取樣 路’特別疋有 電路。 及、·隹持#作的取樣-維持放大 【先前技術】 第1圖係表示習知取樣·維持 示,取樣-維持放大電路1包括放大器10、直通=圖所 switch)Al-A6、Bl-B4 以及電容器 C1 古 # 關(Pass 及B1-B2愈電容号C1 C2 / C1_C4。直通開關AW n y以“ 成取樣-維持單元11。直通 開關=A6及Β3·Β4與電容器咖4形成取樣_維持單 =。直補Μ Α!·Α6根據取樣時脈信號cui 直通開關m-B4則是根據維持時脈信號cu2 取樣1脈㈣CL11與維持時脈信號CU2互為反相。 "而脈信號CU1被致能時,直通開關A1-A6 導通而直通開關m_B4關閉’且正輸入電 口壓= 分別儲存至電容器…,此時,取樣: 持早兀11及12皆執行取樣操作。當維持時脈信號CL12 破致能時,直通開目Α1·Α6關閉而直通關㈣ 通,,存的正輪人電壓Vlp與負輸人電壓Vin則輕合至 放大器10’此時,取樣_維持單元u及12皆執行 作。放大器10因此產生輸出電壓信號。每一取樣-維持= 元-次只執行取樣或維㈣作’換句話說’取樣與維持 0758-A33126TWF;MTKI-07-080 5 1380312 - 操作在此架構下無法同時執行。 【發明内容】 爲了解決先前技術的取樣-維持放大電路中無法同 時執行取樣與維持操作的技術問題,本發明提供了一種 取樣-維持放大電路,其可同時執杆取樣以及維持操作。 本發明提供一種取樣-維持放大電路,其包括放大 器、第一取樣-維持單元以及第二取樣-維持單元。放大器 鲁具有輸入端以及輸出端。第一與第二取樣-維持單元皆耦 接於放大器之輸入端與輸出端。當第一取樣-維持單元執 行取樣操作時,第二取樣-維持單元執行維持操作。當第 一取樣-維持單元執行維持操作時,第二取樣-維持單元則 執行取樣操作。 本發明另提供一種取樣-維持放大電路,其包括放大 器、第一取樣-維持單元以及第二取樣-維持單元。放大器 具有第一極性輸入端、第二極性輸入端、第一極性輸出 > 端以及第二極性輸出端。第一取樣-維持單元耦接於放大 器之第一極性輸入端與第二極性輸出端。第二取樣-維持 單元耦接於放大器之第二極性輸入端與第一極性輸出 端。當第一取樣-維持單元執行取樣操作時,第二取樣-維持單元執行維持操作。當第一取樣-維持單元執行維持 操作時,第二取樣-維持單元則執行取樣操作。 本發明之取樣-維持放大電路與先前技術相比較,其 有益效果包括:可同時執行取樣操作與維持操作。 0758-A33126TWF;MTKI-07-080 6 1380312 【實施方式】 |使本發明之上述目的、特徵和優點能更明顯易 ^如^文特舉較佳實施例,並配合所_式,作詳細說 第2圖絲示根據本發明實施例 :的不意圖。如第2圖所示’取樣·維持放大電路 括放大器20、直通開關(pass SWltch)SA1_SA8盥sb i s刖 二及電容器CP1-CP8。放大器2G具有正輸人端in+、負 輸入端IN-、正輸出端0UT+以及負輸出端〇υτ_。、 直通開關从卜^^^於與電容器⑶丨及 形成取樣-維持單元21。取樣-維持單元21耦接於放 大态20之正輸入端IN+及負輸出端〇υτ_β參閱第2圖, 直通開關SA1耦接於節點Ν24與Ν2〇之間。電容器cpi 耦接於節點N20及N21之間。直通開關SA2與^容器 CP2並聯於節點N2!與共通電壓(c〇mm〇n v〇hage ) v⑽ 之間。直通開關SB1耦接於節點N21與放大器2〇之正 輸入端IN+之間。直通開關SB2耦接於節點N2〇與放大 器20之負輸出端out-之間。 直通開關SA3、SA4、SB3、SB4與電容哭CP3及 CP4形成取樣-维持單元22。取樣·維持單元22耦接於放 大益20之正輸入端JN+及負輸出端OUT-。參閱第2圖, 直通開關SB3 _接於節點N24與N22之間。電容写CP3 耦接於節點N22及N23之間。直通開關SB4與電容器 0758-A33126TWF;MTKI-07-〇8〇 7 1380312 之間。直通開關… =即: 器2〇之正輸入端驗之間。直通 ,SA4耦接於節點N22與放大器2〇之負輸出端〇υτ· 之間。 直通開關SA5、SA6、SB5、SB6與電容器cp5及 CP^成取樣維持單元24。取樣·維持單元24耦接於放 大器20之負輸入端ιΝ_及正輸出端〇uT+。直通開關
^从8、哪、咖與電容器CP7及⑽形成取樣-,准持早兀23。取樣-維持單元23耦接於放大器2〇之 入端IN-及正輸出端〇υτ+。 、月J 在此實施例中,直通開關SA1_SA8之導通/ 態是根據時脈信號CL21來決定,而直通開關sbi_s^ =導通/關閉狀態則是根據時脈信號CL22來決定。因 每一取樣-維持單元之操作與時脈信號CL21與cL22 關根據對應直通開關的時脈信號的時序配置, 持單元21與24可視為一組,稱為第一取樣_維持组I維 取樣-維持單元22肖23可另一組,稱一而 維持組。 乐—取樣- 在第—操作期間内,如第3a圖所示,直 SA1-SA8根據時脈信號⑽而導通,而^ SB1-SB8則根據時脈信號cL22而關閉,其中:。關 CL22^與日寸脈信號CL21互為反相。取樣-維持單唬 收當刖正輸人電壓Vip且將其儲存在電容器〇 接 取樣操作;取樣~維持單元24則接收當前請A電壓= 〇758-A33126TWF;MTKI-〇7-〇8〇 8 U80312 且將其儲存在電容器CP5以執行取樣操作 几22維持先前儲存在電容 鉍 ,’”持單 持操作,且將儲存在電容器CP3之前輪=執行維 至放大器20;取揭维姓。。 正輸入電壓耦合 器咖之負輪=持先前儲存在電容 …之前—負輸入電厂堅:=二將 輪出電壓。 尸7的先別的輸入電壓而產生 圖所之第二操作期間内’… 而直通開關SA1-SA8則根據 ;^⑽而導通, 容器⑶以執行取樣操作;取=二且將其儲存在電 一負輸入電壓Vin且將其 、、j寺早兀23則接收下 操作。取樣_料單元21料力CP7以執行取樣 ” CIM之正輸入電壓以執:::::期間内儲存於電 谷态CP1之正輪入電壓耦合至、:,且將儲存在電 24則維持在第一操作期間内 °。20’取樣-維持單元 電壓以執行維持操作,且將 ?電容器Cp5之負輸入 電壓輕合至放大器20。玫大哭電容器CP5之負輸入 及CP5的輸人電屢而產生輪出電=據錯存在電容器CP1 如上所述,當取樣-維持單=。 時,取樣-維持單元22及 1及24執行取樣操作 維持單元22…行取樣操::,持:維 0758-A33126TWF;MTKI-07-080 1380312 及24執行維持操作。藉由此架構 取樣-维持放大電路2可藉由二在取:=内’ 樣操作與維持操作。與第1圖之習知取樣-唯: 放大電路1比較起來,第2圖之每 I維持 :速:等於第1圖之每-取樣-維持單元的 了達到相同的取樣速率。
上述實施例所揭示的取樣'维持單元的具體結構僅 作為:例之用’任何所屬技術領域中具有通常知識者, 在]賣本赉明上述貫施例後,當可得知, 的具體結構當可具有其他選擇。 维持早兀 —第4a圖_表示時脈信號CL21與CL22之時序圖。在 此實施例中,根據時脈信號CL21與CL22之高邏輯位準 (即致能期間),對應的直通開關導通。根據第知圖, 時脈信號CL21與CL22沒有重疊(non-overiapping)。 此外’根據直通開關的類型,可將時脈信號CL21與CL22 反相。 在另一實施例中,直通開關SA2、SA3、SA6及SA7 的導通/關閉狀態是根據時脈信號CL21e而決定,而直通 開關SB卜SB4、SB5及SB8的導通/關閉狀態是根據時 脈信號CL22e而決定。時脈信號CL21、CL21e、CL22 及CL22e之時序圖如第4b圖所示。根據時脈信號CL21e 與CL22e之高邏輯位準(即致能期間)’對應的直通開 關導通。參閱第4b圖,時脈信號CL21與CL21e之致能 期間開始於時間點T40。時脈信號CL21 e之致能期間結 〇758-A33126TWF;MTKI-〇7-〇80 10 1380312 ,束於時間點T41,而時脈信號CL21之致能期間結束於時 間點T42,其中時間點T41早於時間點T42。時脈信號 CL22與CL22e之致能期間開始於時間點T43。時脈信號 CL22e之致能期間結束於時間點T44,而時脈信號CL22 之致能期間結束於時間點T45,其中時間點T44早於時 間點T45。 直通開關SB1、SA3、SB5及SA7可以第5a-5b圖 之開關電路來實施。參閱第5a圖,在一些實施例中,直 #通開關SB1、SA3、SB5及SA7之每一者以PMOS電晶 體50來實施,其基底(substrate )搞接於共通電壓Vcm。 舉例來說,假使直通開關SB1以電晶體50來實施,其閘 極G耦接於時脈信號CL22e (實際上,由於PMOS電晶 體的特性,是耦接於時脈信號CL22e之反相信號),其 源極S耦接於電容器CP1,以及其汲極D耦接於放大器 20之正輸入端IN+。由於源極S與汲極D之電壓接近於 共通電壓Vcm,將PMOS電晶體50之基底耦接至共通電 ® 壓Vcm而不是耦接至一般供應電壓VDD,可減少直通開 關SB1之導通電阻。 在另一些實施例中,如第5b圖所示,直通開關SB1、 SA3、SB5及SA7可以PMOS電晶體50來實施,其基底 選擇性地透過開關52而耦接至共通電壓Vcm或透過開 關51而耦接至供應電壓VDD。當電晶體50之基底耦接 至供應電壓VDD時,可抑制直通開關SB 1之漏電流 (leakage );而當電晶體50之基底輕接至共通電壓Vcm 0758-A33126TWF;MTKI-07-080 11 1380312 時,則可減少直通開關SB1之導通電阻。電晶體5〇 時’開關51導通;而電晶體5〇導通時,開關52導通。 更特別的是,PMOS電晶體50之閘極與開關51是受相 的信號所控制(例如時脈信號CL22e之反相信號), 開關52則是受另一信號控制(例如時脈信號而 直通開關SB2、SA4、SB6以及SA8可以第6圖 開關電路來實施。如第6圖所示,在―些實施例中 通開關SB2、SA4、SB6以及从8之每一者包括傳輸閉 (transmisslon gate),其以 pM〇s 電晶體 與 電晶體61來實現。傳輸_接於節點雖與對應輸出端 OOT之間。例如,假使直通_ SB2以此傳輸閘來實施, 即,N6G。則耦接於電容器cp卜且此對應之輸出端⑽τ 則疋放大器20之負輸出端OUT-。此外,PMOS電晶體 6〇之基底|禺接於節點蘭,且節點腕選擇性地透過開 =6 2麵接於供應電壓v D D或透過開關6 3 _接於對應之
2出端〇UT。§電晶體60之基底耦接於供應電壓VDD 广可抑制直通開關SB2之漏電流;而當電晶體6〇之基 &輕接至對應之輸出端0UT時,則可減少直通開關SB2 之導通電阻。 .田电晶體60與61關閉時,開關62導通而開關63 63 l $备電晶體6〇與61導通時’則開關62關閉而開關 曰無通。更特別的是’ PM〇s電晶體6〇之閘極與開關62 =4目同的信號所控制(例如時脈信號CL22之反相信 7U而NM〇S電晶體61之閘極與開關63則是受另一 758-A33126TWf;MTKI-07-080 12 4控制(例如時脈信穿 因此,筮^^ 琥CL22)。 實施例取樣·維持玫大電路2、 器20、取: 例中,取樣'維持放* 了至少兩 20具有輪==21以及取樣-维持單3包括放大 ,待單广及輪 :〜。取20之輪…:二。 ::广與輪心=i2:r放大器二 維持;::’取樣-維持單元;二=:元, 取樣f執行維持操作時,取樣姻⑵:執: 2〇'^^ =輪入端!N+、負輸入端m维持正單;;23:放大器2〇 負輪出端ουτ_ 輪出^〇υτ+以及 正輪八端m+與負輸出:广接於放大器2。之 耦接於敌大^ a。取樣-維持單元23 間。當取揭1 „ 端队與正輸出端_+之 元23執行維持;t:二二作時’取樣-維持單 時,取樣執行維持操作 定本二較佳實施例揭露如上’然其並非用以限 、&圍,任何所屬技術領域中具有通常知識 :在不脫離本發明之精神和範圍内,當可做些許。 ”潤倚’因此本發明之保護範圍當視後附之申請專利 0758-A33126TWF;MTKI-〇7-〇8〇 13 1380312 範圍所界定者為準。 【圖式簡單說明】 第1圖表示習知取樣-維持放大電路示意圖。 第2圖表示根據本發明實施例之取樣-維持放大電 路示意圖。 第3a及3b圖表示在第一及第二操作期間之第2圖 之取樣-維持放大電路示意圖。 第4a圖表示第2圖之時脈信號CL21及CL22之時 序圖。 第4b圖表示第2圖之時脈信號CL2卜CL21e、CL22 及CL22e之時序圖。 第5a及5b圖表示第2圖之直通開關SB 1、SA3、 SB5及SA7之實施例示意圖。 第6圖表示第2圖之直通開關SB2、SA4、SB6及 SA8之實施例示意圖。 【主要元件符號說明】 1〜取樣-潍持放大電路; 10〜放大器; 11、12〜取樣-維持單元; A1-A6、B1-B4〜直通開關;C1-C4〜電容器; CL11、CL12〜時脈信號; 2〜取樣-維持放大電路; 20〜放大器; 21-24〜取樣-維持單元; SA1-SA8、SB1-SB8 〜直通開關; 0758-A33126TWF;MTKI-07-080 14 1380312 CP1-CP8〜電容器; CL21、CL21e、CL22、 N20-N24〜節點; 51、52〜開關; S〜源極; 60〜PMOS電晶體; 62、63〜開關; CL22e〜時脈信號; 50〜PMOS電晶體; G〜閘極; D〜没極; 61〜NMOS電晶體; N60、N61〜節點。
0758-A33126TWF;MTKI-07-080 15 [S3
Claims (1)
1380312
第097129651號申請專利範圍修正本 十、申請專利範圍: 1.一種取樣-維持放大電路,包括: 一放大器,具有一輸入端以及一輸出端; 一第一取樣-維持單元,耦接於該放 與該輸出端;以及 盗之該輸入知 第一取樣-維持單元,輕接於今放士。。 與該輸出端; 祕Μ放大R該輸入端 其中,第一取樣·維持單元與 ,乍與維持操作均由第-時脈信號第維持:二! 琥、第三時脈信號及第四時脈信號而決定;”二: 2與該第二時脈信號之致能期間開始於同:二: 該第一時脈信號之致能期間長於該 捋間且 期間;該第三時脈㈣與該第_脈;號之致能 始於同-時間’且該第四時脈信號之。期 致能期間:該第二時脈信號舆:第: 有重*’且該第四時脈信號與該第-時脈信= 當該第一取樣-維持單元執 取樣-維持單元執行—維持操作;以及’ $ 該第二 奸維持單^執行鄉㈣作時,驾-取奴-維持早凡則執行該取樣操作。 巧这第一 2,如申請專利範圍第I 路, '斤U之取樣-維持玫大電 其中,在一第一操作期間, 該第一取樣 維持單元接 0758-A33126TWF!(20J20628) 16 1380312 __ 第097129651號申請專利範圍修正本 1〇1年8月24日修正替換頁 收且儲存一當前輸入電壓,且該第二取樣_維^^將一-前一輸入電壓耦合至該放大器;以及 其中,在一第二操作期間,該第一取樣-維持單元將 在^第一操作期間所接收之該當前輸入電壓耦合至該放 大器,且該第二取樣-維持單元接收且儲存一下一輸入 壓。 3.如申請專利範圍第丨項所述之取樣-維持放大電 路’其中’該第-取樣維持單元與該第二取樣 之每一者包括: 之門一第一直通開關,耦接於一第一節點與一第二節點 第電谷益,耦接於該第二節點與一第三節點之 之間; ‘第二直通開關’輕接於該第三節點與—共通電堡 間; 第一電容器,耦接於該第三節點與該共通電壓之 评一f三直通開關^接於該第三節點與該放大器之 該輸入端之間;以及 一第四直通開關,輕接於 ― 該輸出端之間。 祕M —即點與該放大器之 4 ·如申请專利範圍第q 路,盆中項所述之取樣'維持放大電 路/、中,在該苐-取樣'維持單元中,該第 該第二直通開關、該第三直 通汗1關、 k開關及該第四直通開關之 0758-A33126TWF1 (20 Ϊ 20628) 17 1380312 1〇1年8月24日修正替換頁 第097129651號申請專利範圍修正本 導通/關:狀態分別由該第一時脈信 號、該第三時脈信號及該第四時脈信號而決定。 。 5. 如申請專利範圍第4項所述之取樣.維持放少恭 路’其中,在該第二取樣-維持單元中,該第一直电 該第二直通開關、該第三直通開關及該第四':、 導通/關閉狀態分別對應由該第四時脈信號 = 信號、該第二時脈信號及該第一時脈信號而決定;^脈 6. 如申請專利範圍帛5.項所述之取樣
路,其中,該第一直通開關與該第二直通開關之 = 閉狀態根據該第一時脈信號而決定,且該第二、、奇 與該第四直ί開關之導通/關閉狀態根據與該 號相異之該第二時脈信號而決定;以及 ° 其中,在該第二取樣_維持單元中,該 與該第二直通開關之導通Λ 直通開關 而決定,…, 據該第二時脈信號 、疋且該第二直通開關與該第四直通開關夕道.s/ 閉狀態根據該第一時脈信號而決定。 ,k關 路二申㈡利=第3項所述之取樣,持放大電 ’、 以弟一直通開關為—電晶體,且兮φ θ _ 基底耦接於該共通電壓。 〜電日日體之 8, 如申請專利範圍第3項所述之 路’其中’該第三直通開關為—電晶體,且2放大電 基底選擇性地•接於一供應電壓與該共該電晶體之 9. 如申請專利範圍第3項所述之㈣者。 路’其中’該第四直通開關包含—物,且二: 〇758-A33126TWF1(2012062S) 18 HZ 第097129651號申請專利範圍修正本 具!二輸人節點與—輸㈣點,該輸 一印點,且該輸出節點轉 、以第 10 -锸Μ认獅择於該放大益之該輸出端。 .種取樣•維持放大電路,包括: 入端一放:器’具有一第—極性輸入端、-第二極性轸 入端、極性輸出端以及-第二極性輪出端;輸 第-取樣-維持單元’耦接於該放大器之 性輸入端與該第二極性輸出端;以及 極 -第二取樣’持單元,耦接於該放大器之 性輸入端與該第一極性輸出端; Μ第一極 其中,第一取樣-維持單 取樣操作與維持操作均由第一時:二第:元的 號、第三時脈信號及第四時脈信號而;;;: 信號與該第二時脈信號之致能期間開始於同時I 該第一時脈信號之致能期間長於 ^間’且 期間;該第三時脈^ ^、彳5就之致能 始間,且該第四時脈信號之致能期間長於二 三時脈信號之致能期間.兮笙± ^ 』负於該苐 信號沒有重疊; ㈣與該第—時脈 當該::取樣·維持單元執行一取樣操作時 二 取維持單7C執行一維持操作;以及 Μ 11.如申睛專利範圍第1〇項所述之取樣·維持放大電 拘搂第-取樣·維持單元執行該維持操作時,节第二 取樣-維持單π則執行該取樣操作 X — 路 0758-A33I26TWFl(20120628) 19 1380312 - . 第097129651號申請專利範圍修正本 101年8月24 S修JL替換頁 . 其中,在一第一操作期間,該第一取樣-維持單元接 收且儲存一當前輸入電壓,且該第二取樣-維持單元將一 前一輸入電壓耦合至該放大器;以及 其中,在一第二操作期間,該第一取樣-維持單元將 在該第一操作期間所接收之該當前輸入電壓耦合至該放 大器,且該第二取樣-維持單元接收且儲存一下一輸入電 壓。 12. 如申請專利範圍第10項所述之取樣-維持放大電 φ 路,其中,該第一取樣-維持單元包括: 一第一直通開關,耦接於一第一節點與一第二節點 之間; 一第一電容器,耦接於該第二節點與一第三節點之 間; 一第二直通開關,耦接於該第三節點與一共通電壓 之間; 一第二電容器,耦接於該第三節點與該共通電壓之 • 間; 一第三直通開關,耦接於該第三節點與該放大器之 該第一極性輸入端之間;以及 一第四直通開關,耦接於該第二節點與該放大器之 該第二極性輸出端之間。 13. 如申請專利範圍第12項所述之取樣-維持放大電 路,其中,該第二取樣-維持單元包括: 一第一直通開關,耦接於一第一節點與一第二節點 0758-A33126TWF1 (20120628) 20 1380312
第097129651號申請專利範圍修正本 之間; 間; .第-電容器,輕接於該第二節點與—第三節點之 之間; 第二直通開關,麵接於該第三節點與一共通電壓 間 第二電容器,輕接於該第三節點與該共通電壓之 ★-第三直通開關’耦接於該第三節點與該放 該第二極性輸入端之間;以及 170 Μ::?,通開關,接於該第二節點與該放大器之 該弟極性輸出端之間。 二如申請專利範圍第13項所述之取樣·維持 路’其中’在該第一取樣-維持單元中, 該第二直通開關、該第三直通開關及該第四直之 :通:關,態分別由該第一時脈信號、該第二時脈信 1 、該第二時脈信號及該第四時脈信號而決定。 ° 15. 如申請專利範圍第14項所述之取樣-維持放大 二其V在該第二取樣'維持單元中’該第—直通開關、 該弟二直通開關、該苐三直通開關及該第四 導通/崎態分別由該第四時脈信號、該第三二: 號、該第二時脈信號及該第一時脈信號而決定。 ° 路 16. 如申請專利範圍第15項所述之取樣'維持放大雷 其中’在該第-取樣.維持單^中,該第—直通開關 0758-Α33126TWF1 (20120628) 21 1380312 第097129651號申請專利範圍修正本 與該f二直通開關之導通/關閉狀態根據時--號一 而決疋,且該第三直通開關與該第 MJ-- ^ 4,6. ^ 直通開關之導通/關 =1、根據與該弟-時脈信號相異之該第二時脈信號而 決疋,以及 料Hi=第二取樣.維持單元中,該第—直通開關 ”該弟一直相關之導通/_狀態根據該第:時脈信號 而決定,且該第三直通開關與該第四直 關 閉狀態根據該第一時脈信號而決定。 ®之等、/關 參 17·如申請專利範㈣15項所述之取樣·維持放大電 路,其中,該第二時脈信號與該第一時脈信號沒有重疊。 18·如申料㈣1G項所叙取樣·維持 路,更包括: H一維料元,_於㈣—純輸入端與 該第一極性輪出端;以及 -第四取樣·維持單元,麵接於該第二極 該第-極性輪出端; 磲興 其中,當該第一取樣'維持單元執行該取樣操作時, 該弟二取樣'特單元執行該料操作,而該第四 維持單元執行該取樣操作;以及 水 ”其第一取樣,持單元執行該維持操作時, 該弟二取I維持單元執行該取樣操作,而該第 維持單元執行該維持操作。 7 075S-A33126TWF] (20120628) 22
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US95407107P | 2007-08-06 | 2007-08-06 | |
| US12/145,676 US7683677B2 (en) | 2007-08-06 | 2008-06-25 | Sample-and-hold amplification circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200912935A TW200912935A (en) | 2009-03-16 |
| TWI380312B true TWI380312B (en) | 2012-12-21 |
Family
ID=40345883
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097129651A TWI380312B (en) | 2007-08-06 | 2008-08-05 | Sample-and-hold amplification circuits |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7683677B2 (zh) |
| CN (1) | CN101364447B (zh) |
| TW (1) | TWI380312B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7847601B2 (en) * | 2008-11-21 | 2010-12-07 | Mediatek Inc. | Comparator and pipelined ADC utilizing the same |
| CN101834606B (zh) * | 2009-03-09 | 2012-11-14 | 复旦大学 | 一种模数转换器前端采样保持和余量放大的电路 |
| US20110148473A1 (en) * | 2009-12-22 | 2011-06-23 | Nxp B.V. | Switch-body pmos switch with switch-body dummies |
| TWI395411B (zh) | 2010-02-12 | 2013-05-01 | Novatek Microelectronics Corp | 多通道類比數位轉換電路與其類比數位轉換方法 |
| CN102170291B (zh) * | 2010-02-25 | 2014-11-26 | 联咏科技股份有限公司 | 多通道模拟数字转换电路与其模拟数字转换方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0654961B2 (ja) * | 1985-04-10 | 1994-07-20 | 松下電器産業株式会社 | サンプルホ−ルド回路 |
| NL9200327A (nl) * | 1992-02-21 | 1993-09-16 | Sierra Semiconductor Bv | Offset-gecompenseerde bemonsterinrichting en werkwijze voor de bediening daarvan. |
| JP2708007B2 (ja) * | 1995-03-31 | 1998-02-04 | 日本電気株式会社 | サンプル・ホールド回路 |
| US6313668B1 (en) * | 2000-03-28 | 2001-11-06 | Lsi Logic Corporation | Passive sample and hold in an active switched capacitor circuit |
| US6563348B1 (en) * | 2002-03-11 | 2003-05-13 | University Of Washington | Method and apparatus for double-sampling a signal |
| US7113116B2 (en) * | 2005-01-26 | 2006-09-26 | Analog Devices, Inc. | Sample and hold apparatus |
| TWI313540B (en) * | 2005-03-10 | 2009-08-11 | Novatek Microelectronics Corp | Sample-and-hold circuits |
| US7277040B2 (en) * | 2005-07-01 | 2007-10-02 | Dsp Group Inc. | Analog to digital converter with ping-pong architecture |
| TWI271029B (en) * | 2005-07-12 | 2007-01-11 | Novatek Microelectronics Corp | Sample-and-hold device |
| JP4654998B2 (ja) * | 2005-11-08 | 2011-03-23 | 株式会社デンソー | サンプルホールド回路およびマルチプライングd/aコンバータ |
| US7423458B2 (en) * | 2006-03-08 | 2008-09-09 | Analog Devices, Inc. | Multiple sampling sample and hold architectures |
| TWI331445B (en) * | 2007-03-01 | 2010-10-01 | Novatek Microelectronics Corp | Sample-and-hold apparatus and operating method thereof |
-
2008
- 2008-06-25 US US12/145,676 patent/US7683677B2/en active Active
- 2008-08-05 TW TW097129651A patent/TWI380312B/zh not_active IP Right Cessation
- 2008-08-06 CN CN2008101313351A patent/CN101364447B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7683677B2 (en) | 2010-03-23 |
| TW200912935A (en) | 2009-03-16 |
| CN101364447B (zh) | 2010-08-25 |
| CN101364447A (zh) | 2009-02-11 |
| US20090039925A1 (en) | 2009-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI380312B (en) | Sample-and-hold amplification circuits | |
| US8638583B2 (en) | Content addressable memory | |
| CN103095302B (zh) | 一种应用于高速高精度电路的采样保持电路 | |
| JP4046811B2 (ja) | 液晶表示装置 | |
| CN101359898B (zh) | 动态cmos运算放大器的压摆率增加器 | |
| TWI229341B (en) | Shift register circuit and a signal-triggered circuit for low temperature poly silicon (LTPS) liquid crystal display | |
| TW200844926A (en) | Shift register and shift register apparatus therein | |
| TW200610263A (en) | Quadrature offset power amplifier | |
| TWI342528B (en) | Level shift circuit and method thereof | |
| TW201104691A (en) | Bidirectional shift register | |
| TW200746137A (en) | Magnetic memory device | |
| TW200426849A (en) | Shift register circuit | |
| TW201029328A (en) | Flip flops and pipelined analog to digital converter | |
| TWI220255B (en) | Shifter register unit and shift register circuit comprising the shift register units | |
| TW202037078A (zh) | 正交時脈產生器及其方法 | |
| TWI313401B (en) | Data receiving system | |
| US7295042B2 (en) | Buffer | |
| TWI278183B (en) | Shift register and level shifter thereof | |
| CN103997345B (zh) | 电子设备和降低差分变化的电子实现方法 | |
| JPWO2010032726A1 (ja) | サンプルホールド回路およびその制御方法 | |
| Fu et al. | Mechanism for tautomerization induced conductance switching of naphthalocyanin molecule | |
| TW200805884A (en) | Signal gate oxide level shifters | |
| TW200907969A (en) | Clock generating circuit of semiconductor memory apparatus | |
| JP2007047342A (ja) | 表示駆動回路 | |
| TW201103242A (en) | Charge pump and charging/discharging method capable of reducing leakage current |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |