TWI380399B - Method of forming semiconductor structure - Google Patents
Method of forming semiconductor structure Download PDFInfo
- Publication number
- TWI380399B TWI380399B TW96128569A TW96128569A TWI380399B TW I380399 B TWI380399 B TW I380399B TW 96128569 A TW96128569 A TW 96128569A TW 96128569 A TW96128569 A TW 96128569A TW I380399 B TWI380399 B TW I380399B
- Authority
- TW
- Taiwan
- Prior art keywords
- forming
- layer
- hard mask
- mask layer
- hard
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 230000004888 barrier function Effects 0.000 claims description 31
- 239000000758 substrate Substances 0.000 claims description 28
- 239000011521 glass Substances 0.000 claims description 9
- 238000005530 etching Methods 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- 239000000463 material Substances 0.000 description 5
- 239000004575 stone Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 1
- 241000282320 Panthera leo Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- -1 hafnium nitride Chemical class 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 150000003839 salts Chemical class 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Description
1380399 九、發明說明： 【發明所屬之技術領域】 罩之ΐ==::Γ構的形成方法，特別是關於具硬 【先前技術】 習知要在半導縣板_麟渠，通常 溝渠的位置。然後，再輪被圖案化硬罩二 ί ϊΐίίΓΓ以形成溝渠。—般而言’要形成外觀比值較大 的溝w要厚紐高的硬罩。_，要_化厚度高的硬 較困難。 圖1Α及1Β係顯示以習知技術圖案化基板1〇上之硬罩12 的過程。如圖所示’先在硬罩12上形成圖案化多晶石夕13。然後， 以圖案化多秘13為遮罩’藉由乾式蝴，移除不被圖案化多 晶石夕13所覆蓋之硬罩材料12a。然而，在實作過程中經過乾 触刻後之所職結構摊與職㈣，因為乾式侧在移除硬 材料12a的同時’也很容易侵_圖案化多晶石夕13底下的硬 材料12b。圖1B即顯示這種不符要求的硬罩結構，其中有 分之硬罩_ 12b呈朗凹縣，更有—部分之硬罩⑶因嚴重 的内凹現象崎裂。像這樣的硬罩結構，對於後續要在基板中步 成外觀比值高㈣渠财不良的影響。因此，需要有—種^ 方法來解決習知的問題。 【發明内容】 以形成深 本發明圖案化硬罩之方法係先钱刻一部分之硬罩， 4NTC/06020TW ； 2004-0153-TW 5 1380399 f較J的開口於硬罩層令。接著，在此開口的側壁上形成 層，然後再繼續往下則達到贼的深度。'藉由阻障層保護側 壁，可避免側壁遭侵钱而内凹，如此可解決習知的問題而 合期望的圖案化硬罩結構。、 ^ θ於一方面，本發明係揭示一種半導體結構的形成方法，包含 提供-基板；形成-第-硬罩層於基板上；形成—開口於第一硬 罩層内，開口具有—第一深度且暴露—側壁及_底表面；形成一 共形阻障賴蓋麵及絲面；絲覆蓋絲面的轉^而保留 覆蓋側壁的阻障層；及姓刻底表面以使開口形成大於第一 ' 一第二深度。 又 於另一方面，本發明係揭示一種半導體結構的形成方法，包 含提供一基板；形成一第一硬罩層於基板上；形成一第二硬罩層 於第一硬罩層上；形成一開口於第二硬罩層内，開口暴露一侧^ 及一底表面；形成一共形阻障層覆蓋側壁及底表面；去除覆蓋底 表面的共形阻障層而保留覆蓋側壁的阻障層；蝕刻底表面之第二 硬罩層及第一硬罩層以露出基板。 【實施方式】 以下將參考所附圖式示範本發明之較佳實施例。所附圖式中 相似元件係採用相同的元件符號。應注意為清楚呈現本發明，所 附圖式中之各元件並非按照實物之比例繪製，而且為避免模糊本 發明之内容，以下說明亦省略習知之零組件、相關材料、及其相 關處理技術。 4NTC/06020TW ； 2004-0153-TW 6 、圖2至圖7係依據本發明之—實施例，顯示具硬罩之半導體. =過程的剖面示意L 2所示，本實施例係從提供一基板 開始。基板20可為任何合適的半導體基板或習知的石夕晶圓。 二II言，基板100可為石夕基板、石夕鍺基板、絕緣層上石夕基板、 =:上稍基板或於其他不_雜段辭成品基板。於此實 &列係以石夕基板為例，但不以此為限。 竇力~接^ ’如圖2所示，依序在基板20上沉積各硬罩層。在本 j中’各硬罩層包含墊氧化層2卜氮化矽層22、矽玻璃層 “ ^曰曰石夕層24。可用各種習知技術來形成各硬罩層。舉例而 成墊氧化層21可利用爐管熱氧化法，可沉積厚度約為雇 減層21。軸氮切層22可_齡式健化學氣相 ’可沉積厚度約為⑽埃至2，_埃。石夕玻璃層23的沉 來職四魏鹽(TE0S)作為前驅物，並以化學氣相沉積法 ΐίΐ愈ϋ過程中可視需要換__元素。石夕玻璃層23 例所要形成溝渠的外觀比值有關。本實施 為二驅物215，簡埃為例。多妙層24的沉積可财甲烧作 相沉積法來形成。多晶石夕層24係用作圖案 他各硬罩層所需之遮罩，可沉積厚度約為埃至2，_ 24，以=以f知的光阻微影製程圖案化多晶石夕層 的多晶妙/24為遮罩=、ΓΓ。接著，如圖4所示，以圖案化 夕夕層24為遮罩，飯刻石夕玻璃層23而形成且 产 D1的開口 4卜開口 41暴露出 又 係採用乾式侧來進行，並可獅^^广f面^。此步驟較佳 伴祁對於多晶矽層24，對矽玻璃 4NTC/06020TW : 2004-0〗 53-TW 7 …，〜奸丨王的蝕刻氣體，例如rp A „ 可控制蝕刻時間來決m ca、at及〇2等等< 的較佳範圍在2，_本實施例中第一深度以 表面=t:=rr51覆蓋側壁42及底 氣相沉躲細μ，厚餘錄5 壓化學 在此將覆蓋側壁42的阻障# _2〇埃。為〉月楚地說明， 障層稱為阻障層53 杨為阻障層52，覆蓋絲面43的阻 的阻^5’3 = 11示/執行，刻步驟以去除覆蓋底表面43 m。詳4二度力Γ形成大於第-深度D!的-第二深度 有高選擇性_ ^選彳擇相對於多_層24，射玻璃層23 等二ί例41?6、阳8、々及02等等。將此 體導反應室後，施加高頻賴，以產生《。庫注音 騎轉層53有高選雜的侧氣體。轉^ ’ Μ㈣魏量的賴來縣絲面43上方的 ^ 53 ’就可突破阻障層53而進人魏璃層23。而且，由於 量^= = 壁42之阻障層52的電聚其能 二係^ ^也較弱，所以側壁42上之阻障層2可以保留下 ==阻障層53而進入魏璃層23後，可視需要降低 石夕玻璃心觀體财軸層23的化學反麟續地去除 :第3罙度D2。從上述應可瞭解，第二深度02 底。同時，也射_，以乾式侧去除覆蓋 底表面43的阻障層53及底表面43之魏璃層23，係可在同一 4NTC/06020TW ; 2004-0153-TW 8 反應器中進行。 然後’如圖7所示，進行去除氮化石夕層22及底下之墊氧化 層21的步驟，以暴露出基板20。此步驟可接續上述之乾式姓刻， 在同反應器令進行。換言之，即在姓刻完石夕破璃層Μ之後， 將蝕刻^職成撕㈣玻麟23，職切I 22及對墊氧化 層21有n選擇性的钱刻氣體，例如、CF>4、"及〇2等等， 以完成此夠。餘意在侧氮化_ 22時可能會耗損一部分 圖6及圖7所揭示的步驟中，由於侧壁幻上覆蓋有阻障層 52 ’故可避免於侧過程中形成不良的内凹結構。由此應可瞭曰 本發日月所揭示之方法係可使厚度高的多層硬罩層經由钮刻而 達成符合預期的圖案化多層硬罩層結構。 至繼上述各步驟之後，可利用習知技術再進行姓刻以形成溝 =80於基板2〇中，如圖8所示。如有需要完全移除覆蓋在侧塑 42土的阻障層52，則可使腿式侧，例如將基板浸泡在熱填 酸中即可將阻障層52移除。 以上所述僅為本發明之雛實施_已，麟肋限定本發 明之申請專利凡其它未脫離本發明所揭示之精神下所完成 之等效改變絲飾’均應包含在下狀巾請專利範圍内。 4NTC/06020TW ; 2004-0153-TW 9 1380399 【圖式簡單說明】 圖1A至1B為習知之半導體結構製作過程的剖面圖。 圖2至圖8為本發明之半導體結構製作過程的剖面圖。 【主要元件符號說明】 10, 20基板 12硬罩 13圖案化多晶矽 12a, 12b硬罩材料 21墊氧化層 22氮化矽層 23矽玻璃層 24多晶矽層 42側壁 43底表面 51共形阻障層 52, 53阻障層 80溝渠 4NTC/06020TW ； 2004-0153-TW 10
Claims (1)
- 十、申請專利範圍： 體結構的形成方法，包含： 形成一第一硬罩層於該基板上· 硬軍層内’’該開口具有-第-深度且暴露 形阻障層覆蓋該侧壁及該底表面； 阻3盍;底表面的該共形阻障層而保留覆蓋該側壁的該共形 飯刻該底表面以使該開Π形成大於該第1度的—第二深度。 1所狀—半物結構_成方法，其巾形成兮第 -硬罩層係包含使时玻璃作為該第—硬罩層。7成該第 3一 ΐίί?前 1所更述包之含-^導^構的形鼓法’其巾形成該第 早曰之钔更匕3形成一弟二硬罩層於該基板上。 ’其中形成該第 ’其中形成該開 4:如請求項3所述之-半導體結構卿成方法 二硬罩層係包含使用氮化物作為該第二硬罩層。 5.如請求項1所述之一半導體結構的形成方法 口於該第一硬罩層内係包含： 形成一圖案化第三硬罩層；及 深 以該圖案化第三硬罩層為遮罩’ _該第—硬罩層至該 度。 乂币 6:如請求項1所述之一半導體結構的形成方法，其中形址 形阻障層係包含使用氣化物作為該共形阻障層。 /、 4NTC/06020TW ； 2004-0153-TW 11 1380399 L如請求項1所述之—半^^體結構 障層所形成的厚度在5埃到2〇埃之間^成方法，其中該共形阻 8. 如請求項3所述之—轉體 表面之後，更包含_該第二硬成方法’其幅刻該底 9. 一種半導體結構的形成方法，人· 提供一基板； 3 ’ 形成一第一硬罩層於該基板上； .形成一第二硬罩層於該第一硬罩層上 =盍ί底表面的該共形阻障層而保留覆蓋該側壁的該共形 蝕刻該底表面及該第一硬罩層以露出該基板。 ㈣成該第 硬罩層係包含使用魏璃作為·二硬科/且域該第- 11.如明求項9所述之一半導體結耩的形成方法，苴 形阻障層係包含制氮錄作為該絲阻障層。’、7 5心、 項9所述之—半導黯構的形成方法’其巾該共形阻 Ρ早層所形成的厚度在5埃到20埃之間。 ^品如l 求項9所述之一半導體結構的形成方法，其中去除該底 表面上方的共形阻障層及姓刻該底表面及該第二硬罩層係在同 4NTC/06020TW ； 2004-0153-TW 12 1380399 一個反應室中進行。 14. 如請求項9所述之一半導體結構的形成方法，其中蝕刻該底 表面係使用選自以下項目所組成之群組的蝕刻氣體：C4F6、 C3H8、Ar 及 〇2 〇 15. 如請求項9所述之一半導體結構的形成方法，其中蝕刻該第 一硬罩層係使用選自以下項目所組成之群組的蝕刻氣體： CH2F2、CF4、Ar 及 02。4NTC/06020TW ； 2004-0153-TW 13
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96128569A TWI380399B (en) | 2007-08-03 | 2007-08-03 | Method of forming semiconductor structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW96128569A TWI380399B (en) | 2007-08-03 | 2007-08-03 | Method of forming semiconductor structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200908206A TW200908206A (en) | 2009-02-16 |
| TWI380399B true TWI380399B (en) | 2012-12-21 |
Family
ID=44723606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW96128569A TWI380399B (en) | 2007-08-03 | 2007-08-03 | Method of forming semiconductor structure |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI380399B (zh) |
-
2007
- 2007-08-03 TW TW96128569A patent/TWI380399B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200908206A (en) | 2009-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4350337B2 (ja) | 半導体装置 | |
| CN112750760B (zh) | 自对准双图案化 | |
| TWI292181B (en) | A method for making a semiconductor device that includes a metal gate electrode | |
| TWI548031B (zh) | 導電結構之形成方法 | |
| TWI452658B (zh) | 包含多變側壁輪廓的穿基板導孔 | |
| TW201214560A (en) | Structure and method for manufacturing interconnect structures having self-aligned dielectric caps | |
| TWI302336B (en) | Semiconductor structure | |
| TWI360181B (en) | Semiconductor device and fabrication method thereo | |
| CN109585305A (zh) | 一种形成半导体器件的方法 | |
| TW202213456A (zh) | 半導體結構的製作方法 | |
| TW440961B (en) | Method for fabricating semiconductor device | |
| KR102742954B1 (ko) | 접촉이 향상된 캡 층 형성용 영역 선택적 증착 | |
| TWI288430B (en) | Structure with via hole and trench and the fabrication method thereof | |
| TW202240671A (zh) | 用於選擇性釕金屬層形成的雜散釕金屬核移除 | |
| TWI380399B (en) | Method of forming semiconductor structure | |
| KR100632115B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP4567587B2 (ja) | 半導体装置の製造方法 | |
| KR100555505B1 (ko) | 실리사이드층의 증착 및 제거에 의해서 콘택홀 바닥에서확장된 오픈 선폭을 구현하는 연결 콘택 형성 방법 | |
| TW200910457A (en) | A method of fabricating a semiconductor device | |
| US10756163B2 (en) | Conformal capacitor structure formed by a single process | |
| JP2011029554A (ja) | 半導体装置の製造方法 | |
| JP4457884B2 (ja) | 半導体装置 | |
| TWI393215B (zh) | 半導體裝置之製造方法 | |
| JP3629179B2 (ja) | 半導体装置の製造方法 | |
| KR100541156B1 (ko) | 반도체 소자의 제조 방법 |