TWI380275B - Shift register - Google Patents

Description

1380275

TW4067PA 九、發明說明： 【發明所屬之技術領域】 ^發明是有關於-種移位暫存器，且特 別疋有關於一種具有έ呈由雷裳之 /、,、，工由冤谷之電荷儲存能力來進行位 準控制刼作之位準控制電路之移位暫存器。 【先前技術】 在科技發展日新月異的現今時代中，液晶顯示器已經 尹泛，應用在電子顯示產品上，如電視、電腦螢幕、筆記 1電腦、行動電話或個人數位助理等。液晶顯示器係包括 貝料驅動器（Data Driver)、掃描驅動器（Scan DHver)及液晶 顯:面板，其中液晶顯示面板中具有晝素陣列，而掃描驅 動。器用以依序開啟晝素陣列中對應之晝素列，以將資料驅 動器輸出之晝素資料傳送至畫素，進而顯示出欲顯示之影 像。 現今之技術多以移位暫存器（Shift Register)來實現出 可依序開啟晝素陣列中對應之晝素列的掃瞄驅動器。請參 照第1圖，其繪示傳統移位暫存器單元的電路圖。移位暫 存裔單元SR(n)係透過推升效應（B〇〇tstrapping)產生位準 控制訊號VC(n)。控制訊號vC(n)(位準實質上大於或等 於位準VDD-Vth，其中位準VDD例如為移位暫存器單元 SR(n)之高電壓位準，vth為電晶體TA之臨界電壓。電晶 體TA回應於控制訊號vc(n)來將高位準之時序訊號ckz 做為掃描訊號SC(n)輪出，其中時序訊號CKZ之高位準等 6 丄观275

TW4067PA 於電壓位準VDD。 然而，傳統移位暫存器單元SR(nM^、使用控制訊號 VC(n)來控制電晶體TA及TB之操作如此，將使得控制 訊號VC(n)欲驅動之電路負载較高，導致控制訊號¥(：(11) 之位準較低。舉例來說，控制訊號vc(n)之位準係低於位 準VDD-Vth。這樣一來，將會使得掃描訊號sc(n)之位準 貫質上低於高電壓位準VDD，導致掃描訊號sc(n)之位準 過低，而降低液晶顯示器之顯示畫面品質。 另外，電晶體TB之長寬比約為電晶體Tc之長寬比 之十倍，而電晶體tc被偏壓為二極體（Diode)。如此，由 電晶體TC及TB形成之反向器脚可回應於控制訊號 VC(n)來產生與其互為反相之輸出訊號然而由於電 a曰體TC之長寬比較小，如此當其導通時需承受電晶體 ，生之之較大電流。這樣一來，將會使電晶體TC產生壞 才貝致移位暫存器單元產生誤動作並使液晶顯示器之壽 命季又^ 此如何設計出使用壽命長之位準控制器及移位 暫存益，以提升液晶顯示器之使用壽命及其晝面品質乃業 界所致力之方向之一。 〃 【發明内容】 傳统提出一種移位暫存器（脑¥刪，相較於 ’本發明提出之移位暫存器可降低控制訊 ^所需之電路乂載。、縮短控制訊號VC⑻位準轉 、 、日避免知描汛號SC(n)之位準因控制訊號 7 1380275

TW4067PA VC⑻之位轉 之使用壽命錢得 ，生錯4、延長移位智存 顯示器具有較佳的顯示畫^品質出之移位暫存器的液晶 根”發明提出_種“暫存器，包括 :早兀’各級移位暫存器單元用以經 /位暫存 :解路，電路及位準控二=升電：、位準 :ΓΓ::號之致能位準控制掃描訊號等於第：：回應 訊遽。位準拉低電路回應於第二控 4序 掃描訊號等於第一電屋。 :Α 此位準控制 位準及第二控制二致能 為致能位準及為非致能位準。位準控制電路回唬 號，致能位準及輸人訊號之非致能位準分別心第5訊 制訊號為非致能位準及為致能位準。 一二 為讓本發明之上述内容能更明顯易懂，下文___較 佳貫施例，並配合所附圖式，作詳細說明如下： 【實施方式】 以下多個實施例之移位暫存器（shift Register)中各級 移位暫存器單元分別以一輸入訊號來驅動各級移位暫存 益單元中之電晶體。其中，各級移位暫存器單元中之電晶 體可以是非晶梦薄膜電晶體(Amorphous TFT)、多晶石夕薄膜 電晶體（Poly-silicon TFT)或是 n 型金氧半(Metal Oxide Semiconductor，MOS)電晶體。 8 1380275 * * r TW4067PA ’ 第一實施例 本實施例中之移位暫存器係應用在單邊掃描驅動 第=其!示依照本發明實施例的液晶顯示 ° 塊圖液日日顯不器10包括資料驅動器12、掃 . 動态14及顯不面板16。資料驅動器12用以經由m條次* .料線11來提供資料訊號SD⑴〜SD(m)至顯示面板16 = 掃描驅動ϋ 14用以經由n條掃描線13來提供掃描 sc⑴〜sc⑻至顯示面板16。而顯示面板16包括…t 素陣列其中各η列晝素al〜an係分別受到掃描訊號 SC(1)〜SC⑻之軸’來分職據與其對應之資料訊號 SD⑴〜SD^m)顯示畫面。其中，以爪為自然數。' 在本實施例中，掃描驅動器14例如具有移位暫 24 ’其中之η級移位暫存器單元分洲以提供掃描訊 SC(1)〜SC(n)。接下來係對移位暫存器％作進一步說明。 °月參,居第3圖，其繪示依照本發明實施例之移位暫在 ϋ的方塊圖。移位暫存器24包括n級移位暫存器單元 S(l)〜S⑻’时別輸出掃描訊號sc⑴〜sc(n)。各級位 存器單元s⑴〜s⑻包括輸入端IN、輸出端⑽ = RT、，NT1、時序端C1與時序端c2。移位暫存器單^ S(l)之輸入端IN接收起始訊號STV ,輸出端〇υτ輸 .描訊號SC(1)。移位暫存器單元S(2)〜S⑻之輸入端ΙΝ分 別接收則-級移位暫存器之輸出端〇1；丁所輸出之掃描訊 號SC(1)〜SC(n-l) ’輸出端〇υτ分別輸出掃描訊號 SC(2)〜SC(n)。 9 1380275 • k

TW4067PA 移位暫存器單its⑴〜S⑻中之奇數序移位暫存器單 元S(1)、S(3)、...，])之時序$C1接收時序訊號CLK， 其中之偶數序移位暫存器單元s⑺、s(4)、、㈣之時 序端C1接收時序訊號CLKB。時序訊號CLKB實質上為 時序訊號CLK之反相訊冑。移位暫存器單元s⑺〜s⑻輪 出之掃描訊號SC(2)〜SC(n)更被輸出至移位暫存器單元 S(l)〜S(n-l)之控制端RTe移位暫存器單元s⑴〜㈣例如 具有相近之結構與操作，接下來以移位暫存器單元 s(，中之第j級移位暫存器單元s⑴為例來對移位暫 存器單元S(l)〜s⑻之操作作說明。其巾，j為小於或等於 η之自然數。 、 請參照第4圖’其緣示乃帛3圖中移位暫存器單元灿 的詳細電路圖。移位暫存器單^ s⑴包括驅動電路，搬、 位準控制電路204、位準提升電路咖及位準拉低電路 208。位準控制電路204包括電晶體τι〜τ3、節點μ、^ 及電容C。節點Ρ2及Ρ3上之電_如分別被定義為控制 訊號Vc2⑴及Vc3⑴。電晶體Τ2及丁3之沒極(Drain)分別 耦接至節點P2及P3,源極（SGUIXe)接收低電壓vss，間極 接收以訊號。其巾輸人訊_如前—級移位暫存 器皁兀輸出之掃描訊號SCCM)，電晶體12及丁3用以回 應於高位準之掃描峨SC㈣導通，以分職控制訊號 Vc2⑴及Vc3(j)等於低電壓VSS。 電容C之-端接收時序訊號_，另一端耦接至節 點P3。電容C用以儲存時序訊號CLKB相對於節點p3之 1380275

TW4067PA 電壓。電晶體T1之汲極接收高電壓VDD，源極耦接 點P2,閘極耦接至節點P3〇電^ 餘、制复號 na)i & YDD_〇 -、电屬 驅動電路202包括電晶體T4〜T6，其中電晶體T4 没極與閘極相互耦接以接收輸入訊號，源極耦接至節點< pi，節點pi上之電壓係被定義為控制訊號Vcl⑴。電曰曰 體T4用以回應於高位準之掃描訊號sc(j l)導通以使曰^ 制訊號Vc1(j)等於高位準。其中，當』不等於^，輪； 訊號為掃描訊號SCCM);當j等於i時，輸入訊號為起 :STV。在接下來的敘述中’以j大於i的情形為例作。 電晶體T5及T6之汲極耦接至節點P1，閘極分別接 =控制訊冑Ve2⑴及下—級移位暫存器單元提供之掃描訊 ，SCCJ+1)，源極接收低電壓vss。電晶體15及丁6分別 从回應於高位準之控制訊號Vc2⑴及sc(j+1)導通，以 使控制訊號Vcl⑴等於低電壓vss。 極位準提升電路2〇6包括電晶體T7，此電晶體T7之汲 輪出=時序訊號CLK，閘極耦接至節點pl，源極耦接至 ^ η端OUT。輸出端〇υτ用以輸出掃描訊號叱⑴。電晶 插訊號用 高位準之控制訊號VCl⑴導通’以使‘ 、⑴貧質上等於時序訊號CLK。 Μ及位 =拉低電路208包括電晶體丁8及巧’其中電晶體 之沒極輕接至節點OUT，閘極分別接收控制訊號 1380275 • »

TW4067PA

Vc2⑴及下-級鋒暫存器單元提供之掃描訊號 SC〇 + 1)，源極接收低電壓VSS。電晶體T8及T9分別用 以回應於高位準之控制訊號Vc2⑴及sc導通，以使 知描訊號SC⑴等於低電壓vss。 第5A〜5C圖繪示乃帛4圖之移位暫存器單元s⑴的相 關訊號時序圖。於時間週期TP1中，掃描訊號scGd)與 時序訊號CLKB等於高電壓VDD，時序訊號CLK及掃描 §fl號SC(j+l)等於低電壓VSS。此時電晶體T5、T6及T9 _ 為關閉，電晶體T4導通並使電晶體T7導通，使掃描訊號 SC⑴等於時序訊號CLK，即是等於低電壓vss。電晶體 T4並使控制訊號Vcl⑴之位準滿足：Vcl⑴=VDD_Vth。電 晶體T2及T3為導通’以分別使控制訊號vc2⑴及Vc3(j) 等於低電壓VSS，以關閉電晶體T8。其中Vth為電晶體 T4之臨界電壓。此時電容c兩端之跨壓實質上等於高電 壓 VDD。 於時間週期TP2中，時序訊號CLK由低電壓VSS提 升等於rsj電壓VDD ’此巨幅之電壓變化將使電壓訊號 Vcl(j)因推升效應（Boot-Strapping)而進一步提升一個差值 電壓AV’使電壓訊號Vcl〇)滿足：Vcl⑴=VDD-Vth+A V。 在本實施結構中，差值電壓Δν滿足：av= Cgs {VDD-VSS) 其中Cgs為電晶體T7之内部寄生電容，而CP1為節點P1 看到之等效電容。此時控制訊號Vc2(j)、Vc3〇)及掃描訊 號SC(j+l)均等於低電壓VSS，以關閉電晶艟T5、T6、T8 12 1380275 TW4067PA 及T9。此時掃描訊號SC⑴快迷充電炱高電壓vdD，電容 C兩端之跨壓實質上等於零。

於時間週期TP3中，掃抽訊號sC(j+1)與時序訊號 CLKB接近高電壓VDD，掃梅訊號sc(j_!)及時序訊號CLk 等於低電壓vss，此時電晶題丁2〜丁4及T7為關閉。㈣ 序訊號CLKB之上升緣將使電容c充電，並使控制訊號 Vc3G)之位準實質上接近時序訊號clKB之位準，亦即是 南電壓VDD ’使電晶體丁5及丁8導通。而電蟲體Τ6及 T9亦為導通’此時’電晶體Τ5及τ6係快速地將控制訊 號Vcl(j)放電至低電壓VSS’電晶體τ8及τ9係快速地 掃描訊號sc⑴放電至低電壓Vss。 、 :月參知、第5B ’其繪不乃第4圖中控制訊號Μ⑴與 Vc3⑴的訊號模擬圖。在第4圖中電晶體τι〜τ3《” 比（· Rati〇)例如等於50/5，而電容C例如等於〇 5微 法拉(Pw)m之敘述可知，本實施之2 暫存器單元S⑴可經由位準控制電路綱來於時序週^ TP3中產生尚位準之控制訊號Vc2⑴導通電晶體掃 訊號SC⑴等於低電壓vss，達到移位暫料單吏W 作。亦即，於時序週期τρ3時，本實施 ⑴之細 路204經由電容C之充放電操作與時序訊號=制電 以提供f控制訊號％⑴實質上反向之控制訊號動 由刖述#作可知，本實施例之移位暫存哭 以掃描訊號sccm)(或是起始訊號STV)來控&位⑴可 路204之操作。如此，相較於傳統移位暫存器單元控制， 本貫 13 TW4067PA 施例之移位暫存器單元S⑴可有效地降低控制訊號 驅動之電路負載，以避免控制訊號Vcl⑴之位準因電路 載較高而過低（例如低於電壓位準：VDDVth)，並避、 描訊唬SC⑴之位準過低（例如低於電壓位準VDD)。 另外，移位暫存器單元S(j)中之位準控制電路2 經由電谷C之充放電操作與時序訊號CLKB之互動鹿 於掃描訊號叫供與其互為實質上反向之控制應 Vc2Cj)。在位準控制電路2G4中，電晶體了叩罝有實。 上相同之長寬比。如此，相較於傳統移位暫存器單元，I 實施例之位準控制電路綱可避免在傳統移位暫 本 SR⑻中因電晶體TBWC尺寸不匹配，導致電晶體t 承受過高之電流而壞損之問題。 在本實施财雖僅以移位暫存器單元叩 ^級移位暫存器單元S⑴的操作為例作說明，然，移t H4中其他級移位暫存11單元之結構與操作可根據 移位暫存，單^⑴之相關敘述類推得到。τ根據 Τ6:τί貫Γ例中，雖僅以移位暫存器單元S⑴之電晶體 T6及T9回應於τ—級移位暫存 二體 訊號SCCi+D來拉低控制訊號 二田 形為例作說明，狹，m“⑴知描心虎sc_情 一」 及丁9並不侷限於回庫於下 -級移㈣存料元s㈣提 ^下 舉例來說，移位暫存器單元SQ更進丁知作。 暫存器單元SG+2)中v w、第J 2級移位 訊號ve丨⑴糊賴==叫= 進行拉低控制 ⑴耦作。換言之，請參照第6 1380275

TW4067PA 圖，移位暫存器24’中各級移位暫存器單元s，（1)〜s，(n 2) 之控制端RT亦可分別回應於移位暫存器單元s，(3)〜 之控制訊號Vci(3)〜Vcl(n)來進行操作。 請參照第7圖，其繪示乃第6圖中移位暫存器單元s 的詳細電路圖。更詳細的說，電晶體T6及T9之閘極接收 之訊號係為移位暫存器單元S，(j+2)之控制訊號

VclCj+2)’亦即為下二級移位暫存器單元中節點ρι點的訊 號。 》 在本實施例中’雖僅以移位暫存器翠元s⑴具有 4圖所繪π之結構的情形為例作說明’然移位暫 元S⑴並不揭限於具有第4圖所繪示之結構，而移位； ^元電路更可進行其他更動。舉例來說移位暫 存盗早兀S (j)亦可省略第4圖中電晶體Τ1&Τ2之抓 二：⑴來對電晶體τ5及電晶體： 進订控制’如¥8圖所示。根據第m圖可知，控制訊號 Vc職罐時間週期TP3中均由低電二 :電壓讎。因此，電晶體Τ6及丁8可在時間週期ΤΡ3 中回應於高位準之控制訊號加·分別 』

Vcl⑴及掃描訊號，)至低電a卿。 本：施方式中之控制訊號Ve2⑴於時 以外之時間週期中，持續維持在一 ，月 之另-電壓(如圖5B所示)，例如當高：壓· 此時控制訊號Vc2⑴會持續導 = 來控制掃誠SC·於低Mvss，_t= 15 1380275

TW4067PA scg)受到雜訊干擾，導致應用本實施方式之移位暫存器 24之掃描驅動器之掃描動作發生錯誤。然而長時間導通將 使，晶體T5及T8之臨界電壓易因應力效應（Stress略叫 而提升而產生誤動作（Malfunction^本實施方式中之電晶 體T6及T9可分別於電晶體丁5及丁8產生誤動作時拉= ⑴至低電壓vss，以避免掃描訊號_之位準 “較長t點本實施例移位暫存器單元S⑴更具有使 以各存器級移位暫存器單元分別 元中之電曰濟 動各級移位暫存器單 A 罨日日體。如此，相較於傳統移位暫 鈀例之移位暫存器可有 :早兀，本實 特定控制訊號驅動位暫存器單元中 需之時間、避免各針靡浐，’"制矾號位準轉換所 你'、隹絲 免各對應之知描訊號之位準因此批引^ ^ 間過長而發生錯誤並使得應用本發之 移位暫存ft㈣晶顯㈣具有較 2叫出之 另外，太昝, 于又,王町顯不畫面品質。 容之充放電操作與位準控制器係經由電 器單元，本實施例之移位暫 =有二交於傳統移位暫存 不易發生誤動作及使應用其:移”存器單* 及顯示晝面品質較佳之優點。ι不&使用壽命較長 1380275

TW4067PA 弟·一實施例 本實施例中之移位暫存器係應用在雙邊掃描驅動器 照第9圖’其繪示依照本發明第二實施例的^ 不态的方塊圖。本實施例之液晶顯示器10,與第—實施 液晶顯示器1G不同之處在於第—實施例中之掃描驅 ‘盗14被掃描驅動器34取代。掃描驅動器34為雙邊掃 描驅，器’其包括奇數序及偶數序掃描驅動器34a及34b。 奇數序掃描驅動器3乜用以經由掃描線33a提供奇數 =描訊號SC(1)、SC(3)、...、sc㈣至顯示面板16 ; =數序掃描驅動器34b用以經由掃描線33b提供偶數序掃 =號SC(2)、SC(4)、...、SC⑷至顯示面板16，η例如為 奇數序及偶數序掃描驅動器34a及34b分別包括移 ，暫存器44a及44b。其中，移位暫存器4如及4仆具有 貫=上相近之結構與操作，接下來，係僅對移位暫存器4乜 =構與操作作進—步說明，而移位暫存器桃之結構與 '、二=據移位暫存器44a之相關敘述類推得到。' 存琴 > 、'第1 〇圖，其繪示依照本發明實施例之移位暫 之方塊圖。移位暫存器44a係包括掃描驅動器34中 SH(=序移位暫存器單元 SH(1)、SH(3)、SH(5)、...、 以幹Γ出υ奇暫存器單元SH⑴〜聲υ例如其分別用 序掃描訊號sc(l)〜sc(n-l)。 器單元犯⑴〜卿11·1)中之移位暫存器單元 序1祙 ）、SH(9).....SH(n-3)之時序端Cl接收時 斤讯嬈CLK1，甘士 具中之移位暫存器單元SH(3)、SH(7)、 17

TW4067PA TW4067PA SH⑴）、...、shw)之時序端C1接收時序訊號clk3。 移位暫存器單元SH( 1)〜SH(n-3)之控制端RT分別接收移位 暫存器單it SH(3)〜SH(n-l)之節點NT1之電壓訊號以做為 控制訊號Vc 1 (1)〜Vc 1 (η-1)。移位暫存器單元SH( i)〜SH(n_ ι) 例如具有相近之結構與操作’接下來以移位暫存器單元 SH⑴〜SH(n-l)中之第i級移位暫存器單元SH(i)為例為例 來對移位暫存器單元之操作作說明。其中， i為小於或等於η-I之奇數。 請參照第11及第12圖，第11圖繪示乃第9圖中第i 級移位暫存器單元SH⑴的詳細電路圖，第12圖繪示乃第 W圖的相關訊號時序圖。本實施例之移位暫存器單元sH(i) 與第-實施例之移位暫存器單以⑴不同之處在於盆之輸 二端m接收之輸入訊號為掃描訊號sc㈣控制端RT 用以接收控制訊號Vcl(i+2)。 移位暫存器單元SH(i)與第一實施例之移位暫存器單 二夺Si之處在於時序訊號㈣及咖3處於高位準 於移位暫存器單元灿所接收之時序訊號 及CLKB處於高位準的時間的〔兩> 如此，移位暫存 态早το SH⑴係對應地在時間/ 間週期仍，及TP2,中，八貫提升為兩倍之時 間週期TP1及TP9由抽執行移位暫存器單元s⑴在時 移位暫t„ 仃之操作。在時間週期TP3,中， 準來1=即)係回應於控制訊號Vcl㈣)之高位 =執订與移位暫存器單元S(j)在時間週期τρ3中執行之

TW4067FA 一根據第11圖、第12圖及第二實施例中移位 2SH(1)之操作敘述可知，本實施例之掃描訊號單 ί二:間實f上提升為第—實施例中對應之掃描訊於 :ω處於高位準的時間的兩倍，且掃描訊號處 ，間係彼此部分重疊。舉例來說，掃描訊=二立 掃描訊號sc(i+l)在時間週期TP2’的後半段期㈤Τχ2均為 導通，掃描訊號SC(i)與掃描訊號SC(M)在時間週期τρ=， 的前半段期間Τχ1均為導通。減，可知本實施例之液晶 顯不器10’實質上為一個具有液晶電容預先充電 (Pre-charge)功能之液晶顯示器。 舉例來說，在時間週期TP2,中，顯示面板16中第i 列晝素a⑴及第i_1列畫素a(i-l)分別回應於掃描訊號sc(i) 及SCO·1)而導通，此時資料驅動器12輸出之m筆第一資 料為欲寫入第M列晝素a(i-l)之m個晝素之資料。對於 第1列晝素a(i)而言’此m筆第一資料為預先充電資料， 用以對第1列晝素a⑴之m個畫素之晝素電容進行預先充 電。 在期間Tx2中’顯示面板16中第i+Ι晝素a(i+l)及第 1列畫素a(i)分别回應於掃描訊號sC(i+1)& sc(i)而導通， 此日守資料驅動器12輸出之m筆第二資料為欲寫入第i列 旦素a(〇之m個畫素之資料。此時，第i列畫素a(i)中之m #'分_存m筆第二資料，並顯示對應之影像畫 面對於第1+1烈畫素a(i+l)而言，此m筆第二資料為預 1380275

TW4067PA 料對第i+1财素a(i+1)<m個畫 素電谷進行預先充電。 ’、之· 八如上述之操作，本實施例之各列畫素中之^個 =別根據欲寫人前-列畫素之m個晝素之取筆資料思谁可 旦素電容之預先充電操作。 '進行 在本實施例中雖僅以移位暫存器單元犯⑴〜 中之第L級移位暫存器單元SH⑴的^ 移位暫存器*中其他級移位暫存器單 ^月，^ =移位暫存料元犯(㈣軸 !tT中ί級移位暫存器單元之操作可根據移:二 盗仏中移位暫存n SH(i)之操作類推得到。 暫存 在本實施例中，雖僅以移位暫存器單元卿)之電曰 6及^回應於控制訊號Vcl(i+2)來拉低控制訊號曰 c, (1)及掃描訊號SC(I)的情形為例作說明，然，電晶 及T9,並不偈限於回應於控制訊號％㈣來進:操 在本實施例中，雖僅以移位暫存器單元SH(i)中勺 電，體W，的情形為例作朗，然，移位暫存^括 (1)之電路並不侷限於此。舉例來說，移位暫存器时一凡 ，)亦可進行如第8圖之變動來省略電晶體T1，及。ς疋 设置，而直接以控制訊號Vc3(i)來控制電晶體τ 之 之操作。 久Γ6， 與第一實施例中之移位暫存器相近地，本 位暫存器可有效地降低各級移位暫存器單元中料控=移 20 1380275 % l

TW4067PA 訊號驅動之電路負載、縮短控制訊號位準轉換所需之時 間、避免各對應之掃描訊號之位準因此控制訊號之位準轉 換時間過長而發生錯誤並使得應用本發明提出之移位暫 存器的液晶顯示器具有較佳的顯示晝面品質。另外，本實 • 施例之移位暫存器亦具有位準控制電路中之電晶體尺寸 - 大小為匹配、電晶體不易壞損、移位暫存器單元不易發生 誤動作及使應用其之液晶顯示器使用壽命較長及顯示晝 面品質較佳之優點。 • 綜上所述，雖然本發明已以一較佳實施例揭露如上， 然其並非用以限定本發明。本發明所屬技術領域中具有通 常知識者，在不脫離本發明之精神和範圍内，當可作各種 之更動與潤飾。因此，本發明之保護範圍當視後附之申請 專利範圍所界定著為準。 21 1380275

TW4067PA 【圖式簡單說明】 第1圖繪示傳統移位暫存器單元的電路圖。 第2圖繪示依照本發明實施例的液晶顯示器的方塊 圖。 第3圖繪示依照本發明實施例之移位暫存器的方塊 圖。 第4圖繪示乃第3圖中移位暫存器單元S⑴的詳細電 路圖。 • 第5A-5C圖繪示乃第4圖之移位暫存器單元S(j)的相 關訊號時序圖。 第6圖繪示本實施例之移位暫存器的另一方塊圖。 第7圖繪示本實施例之移位暫存器單元的另一電路 圖。 第8圖繪示本實施例之移位暫存器單元的再一電路 圖。 第9圖繪示依照本發明第二實施例的液晶顯示器的方 •塊圖。 第10圖繪示依照本發明實施例之移位暫存器的方塊 圖。 第11圖繪示乃第9圖中第i級移位暫存器單元SH(i) 的詳細電路圖。 第12圖繪示乃第10圖的相關訊號時序圖。 22 1380275

TW4067PA 【主要元件符號說明】 SR⑻、S⑴〜S(n)、S，⑴〜S’(n)、S”G)、S”’⑴、 SH(1)〜SH(k):移位暫存器單元 ΤΑ、TB、TC、T1 〜T9、ΤΓ〜T9,：電晶體 10、10’ ：液晶顯示器 11 :資料線 12 ·貢料驅動益 13、33a、33b :掃描線 • 14、34 :掃描驅動器 24、24’、44a、44b :移位暫存器 16 :顯示面板 al〜an :畫素 IN :輸入端 OUT :輸出端 RT :控制端

Cl、C2 :時序端 • C :電容

Cgs :寄生電容 34a :奇數序移位暫存器 34b :偶數序移位暫存器 23

Claims (1)

101年.10月22日核正替換百 101年.10月22日核正替換百 2012/10/22_la 申復 & 修正 申請專利範園： 驅動器中種移位暫存，應用於單邊掃描 些移位暫存Ϊ巧暫存S包括複數級隸暫存器單元，該 輸出端產生1彳早=之—第η級移位暫存器單元用以經由一 存器單元包括固掃描訊號，η為自然數，該第η級移位暫 控制訊號之致能位if 干捉幵电路，回應於一第一控 制師描訊號等於-第-時序訊號； 抑刹2準拉低電路’回應於第二控制訊號之致能位名 控制该知描訊號等於一第一電壓； 回應於一輸入訊號之致能位準控制該第 驅動電路 ;==::=:=r—位 兮势-位準控制電路，回應於該輸人訊號之致能位準控制 二-控制簡為非致能位準，回應於該輸人訊號之非致 月b位準控制該第二控制訊號為致能位準； 其中該位準控制電路包括： 。一第一節點，該第一節點上之電壓為一第三控制 訊號，該第三控制訊號係相關於該第二控制訊號； 一電荷儲存電路，一端接收一第二時序訊號，另 一端耦接至該第一節點，該電荷儲存電路用以儲存該第二 時序訊號相對於該第一節點之電壓；及 一第—電晶體，閘極(Gate)接收該輸入訊號，第 一源極(Source)/及極(Drain)搞接至該第一節點，第二源極/ 09712648& • 〆 - 〆 ·1013|σ^43-0 24 1380275 101年.10月日核正替換頁 2012/10/22_la 申復&修正 汲極接收該第一電壓，該第一電晶體回應於該輸入訊號之 致能位準提供該第一電壓至該第一節點以非致能該第三 控制訊號。 2. 如申請專利範圍第1項所述之移位暫存器，其中該 位準控制電路更包括： 一第二節點，該第二節點上之電壓為該第二控制訊 號； 一第二電晶體，閘極接收該輸入訊號，第一源極/汲極 耦接至該第二節點，第二源極/汲極接收該第一電壓，該第 二電晶體回應於該輸入訊號之致能位準提供該第一電壓 至該第二節點以非致能該第二控制訊號；以及 一第三電晶體，閘極耦接至該第一節點，第一源極/ 汲極接收一第二電壓，第二源極/汲極耦接至該第二節點， 該第三電晶體用以回應於該第三控制訊號以提供該第二 電壓至該第二節點，進而致能該第二控制訊號。 3. 如申請專利範圍第1項所述之移位暫存器，其中該 位準拉低電路更包括： 一第四電晶體，閘極接收第n+1級移位暫存器單元所 輸出之掃描訊號，第一源極/汲極耦接至該輸出端，第二源 極/汲極接收該第一電壓，該第四電晶體用以回應於第n+1 級移位暫存器單元所輸出之掃描訊號的致能位準，控制該 掃描訊號等於該第一電壓。 4. 如申請專利範圍第1項所述之移位暫存器，其中該 位準拉低電路更包括： 037126.488· 10134Ό7.343-0 25 1380275 101年.10月22日梭正替換頁 2012/10/22_1Π 申復 & 修正 一第四電晶體，閘極接收第η+2級移位暫存器單元中 之第一控制訊號，第一源極/汲極耦接至該輸出端，第二源 極/汲極接收該第一電壓，該第四電晶體用以回應於第η+2 級移位暫存器單元中之第一控制訊號的致能位準，控制該 掃描訊號等於該第一電壓。 5. 如申請專利範圍第1項所述之移位暫存器，其中該 驅動電路更包括： 一第三節點，該第三節點上之電壓等於該第一控制訊 號；及 一第五電晶體，閘極接收第η+1級移位暫存器單元所 輸出之掃描訊號，第一源極/汲極輛接至該第三節點，第二 源極/汲極接收該第一電壓，該第五電晶體用以回應於第 η+1級移位暫存器單元所輸出之掃描訊號的致能位準，控 制該第一控制訊號等於該第一電壓。 6. 如申請專利範圍第1項所述之移位暫存器，其中該 驅動電路更包括： 一第三節點，該第三節點上之電壓等於該第一控制訊 號；及 一第五電晶體，閘極接收第η+2級移位暫存器單元中 之第一控制訊號，第一源極/汲極耦接至該第三節點，第二 源極/汲極接收該第一電壓，該第五電晶體用以回應於第 η+2級移位暫存器單元中之第一控制訊號的致能位準，控 制該第一控制訊號等於該第一電壓。 7. 如申請專利範圍第1項所述之移位暫存器，其中該 ：1：013?〇7.343-〇 09712 6*4 8& 26 101年10月2之日後正替換頁 驅動電路包括： 2012/10/22_1"申復&修正 一第三節點，該第三節點 號； * 電髮等於該第一控制訊 一第六電晶體，閘極與第一 號，第二源極/汲極耦接至該第二二及極接收該輸入訊 一第七電晶體，閘極接收該第即^ ’及 /汲極接收耦接至該第三筋 一工制訊號，第一源極 電壓。 ，第二源極/汲極接收該第一 位準範圍第1項所述之移，存器，其中該 /二=序：;該第-控制訊號，第-源極 端。 4第一源極/汲極耦接至該輸出 位準拉低二2&圍第1項所述之移位暫存器，其中該 ⑽端閉=二控制訊號，第-源極 10.如f —祕錄接㈣第—電壓。 如甲句專利範圍第i項所述 該輸入訊號為該第 移位暫存器’其中 號。 3 /第n-1級移位暫存器單元輸出之掃描訊 你沾一镳、種移位暫存器(ShiftRegi_ ’應用於一顯示面 二描驅動器中，該移位暫存器包括複數奇數級 器早7〇與複數偶數級移位暫存器單元，且該些奇 數、、及與偶數級移位暫存器單元分別位於該 顯示面板的兩 •097126.488 1013^07343-0 27 22 8 mmwj 對側，該些移位智存器_ 2ω·/22_〗《申復&修正 以經由一輸出端連生:早^中一第11級移位暫存器單元用 級移位暫存器單元勺—個掃描訊號，11為自然數，該第η 一位準提升電路 控制該掃描訊號等於二應於一第—控制訊號之致能位準 -位準拉低電路時序訊號； 控制該掃描訊號第二控制訊號之致能位準 一驅動電路，# 认 ， 一控制訊號為致能位入訊號之致能位準控制該第 準控制該第一控制訊號為非致能位準；以及 9第- 2控1電路’回應於該輸入訊號之致能位準控制 :二為非致能位準’回應於該輸入訊號之非致 月匕位準控制該第二控制訊號為魏位準； 其中該位準控制電路包括： ^ 第節點，該第一節點上之電壓為一第三控制 訊號，該第三，制訊號係相關於該第二控制訊號； 一電荷儲存電路，一端接收一第二時序訊號，另 -端輕接至該第-節點，該電荷儲存電路用以儲存該第二 時序訊號相對於該第一節點之電壓；及 一第一電晶體，閘極(Gate)接收該輸入訊號，第 一源極(Source)/及極(Drain)耦接至該第一節點，第二源極/ 汲極接收該第一電壓，該第一電晶體回應於該輸入訊號之 致能位準提供該第一電壓至該第一節點以非致能該第三 控制訊號。 097.12 6.4 88, 10134073,43-0 28 1380275 101年10月2》日核正替換頁 2012/10/22_lst 申復 & 修正 12. 如申請專利範圍第11項所述之糝位暫存器，其中 該位準控制電路更包括： 一第二節點，該第二節點上之電壓為該第二控制訊 號； 一第二電晶體，閘極接收該輸入訊號，第一源極/汲極 耦接至該第二節點，第二源極/汲極接收該第一電壓，該第 二電晶體回應於該輸入訊號之致能位準提供該第一電壓 至該第二節點以非致能第二控制訊號；以及 一第三電晶體，閘極耦接至該第一節點，第一源極/ 汲極接收一第二電壓，第二源極/汲極耦接至該第二節點， 該第三電晶體用以回應於該第三控制訊號以提供該第二 電壓至該第二節點，進而致能該第二控制訊號。 13. 如申請專利範圍第11項所述之移位暫存器，其中 該位準拉低電路更包括： 一第四電晶體，閘極接收第n+2級移位暫存器單元之 第一控制訊號，第一源極/汲極耦接至該輸出端，第二源極 /汲極接收該第一電壓，該第四電晶體用以回應於第n+2 級移位暫存器單元中第一控制訊號的致能位準，控制該掃 描訊號等於該第一電壓。 14. 如申請專利範圍第11項所述之移位暫存器，其中 該驅動電路更包括： 一第三節點，該第三節點上之電壓等於該第一控制訊 號；及 一第五電晶體，閘極接收第n+2級移位暫存器單元中 .09712 64 8& 1Ό134Ό7.343—0 • 方· 29 1380275 101年.10月22日修正替換π 2012yi0/22_la 申復&修正 之第一控制訊號，第一源極/汲極耦接至該第三節點，第二 源極/汲極接收該第一電壓，該第五電晶體用以回應於各第 n+2級移位暫存器單元中第一控制訊號的致能位準，控制 該第一控制訊號等於該第一電壓。 15. 如申請專利範圍第11項所述之移位暫存器，其中 該雙邊掃描驅動器提供之掃描訊號為預充電（Pre-charge) 掃描訊號。 16. 如申請專利範圍第11項所述之移位暫存器，其中 該驅動電路包括： 一第三節點，該第三節點上之電壓等於該第一控制訊 號； 一第六電晶體，閘極與第一源極/汲極接收該輸入訊 號，第二源極/汲極耦接至該第三節點；及 一第七電晶體，閘極接收該第二控制訊號，第一源極 /汲極接收耦接至該第三節點，第二源極/汲極接收該第一 電壓。. 17. 如申請專利範圍第11項所述之移位暫存器，其中 該位準提升電路包括： 一第八電晶體，閘極接收該第一控制訊號，第一源極 /汲極接收該第一時序訊號，第二源極/汲極耦接至該輸出 端。 18. 如申請專利範圍第11項所述之移位暫存器，其中 該位準拉低電路包括： 一第九電晶體，閘極接收該第二控制訊號，第一源極 097126488 .* - · · 1013:^7543-0 30 1380275 101年.10月22日修正替換頁 2012/10/22_lst 串復 & 修正 /汲極耦接至該輸出端，第二源極/汲極接收該第一電壓。 19.如申請專利範圍第11項所述之移位暫存器，其中 該輸入訊號為該第n-2級移位暫存器早元輸出之掃描訊 號。 097126488 10134；〇7343-0