TWI380259B - Digital phase calibration method and system - Google Patents
Digital phase calibration method and system Download PDFInfo
- Publication number
- TWI380259B TWI380259B TW096126751A TW96126751A TWI380259B TW I380259 B TWI380259 B TW I380259B TW 096126751 A TW096126751 A TW 096126751A TW 96126751 A TW96126751 A TW 96126751A TW I380259 B TWI380259 B TW I380259B
- Authority
- TW
- Taiwan
- Prior art keywords
- phase
- signal
- offset
- phase offset
- value
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
- H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
- H03H17/0628—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing the input and output signals being derived from two separate clocks, i.e. asynchronous sample rate conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Analogue/Digital Conversion (AREA)
Description
1380259 .九、發明說明: 【發明所屬之技術領域】 本發明係有關於數位訊號處理技術,特別有關於一 種電視解碼器之數位相位校正方法及系統。 【先前技術】 : ; 數位顯示單元(例如,平面顯示器(Flat panel Monitor))通常用於顯示以類比訊號編碼與傳送的影像。 •影像源(通常包含數位類比轉換器(Digital t0 Analog Converter,簡稱DAC))根據如視頻圖像陳列(Vide〇 Graphics Array,簡稱VGA )或超級視訊圖形介面卡(Super VGA,簡稱為SVGA)標準產生影像之類比顯示訊號。 類比顯不訊说包括顯不資料訊號與相關的同步訊 號。顯示資料訊號可視為時間域(Time Domain )中一連 串的連續資料部(Successive Portion ),每一資料部係根 據可表示一部分影像之像素資料元件而產生。影像資料 籲部(Image Portion )係在驅動數位類比轉換器之時鐘來源 (Source Clock )的控制下而產生。數位類比轉換器根據 時鐘來源訊號產生類比顯示資料。 d 第1圖係顯示傳統顯示單元的架構示意圖,其係揭 '露於美國公告編號6,483,447號專利。 數位顯示單元包括類比數位轉換器(Analog to Digital Converter,簡稱 ADC ) 110、相位調整器 120、時 間誤差偵測器(Time Error Detector) 130、時鐘產生器 0758-A32450TWF;MTKI-06-289;alex chen 5 1380259 140、邊里延遲态(Vadable Delayer ) %、面板介面( Interface) 160以及數位顯示幕 170。數位顯不幕170包括通常稱為像素(Pixel)之離散 點(Discrete Point)。一般而言,每一像素可分別進行控 •制且所有像素可以藉由不同程度的控制來啟動以,在數 •位,示幕170上顯示影像。面板介面16〇自類比數位轉 換為110接收可表示為影像之數位像素資料元件,並且 產生兼容於數位顯示幕170之電訊號(Electrical Signal),以顯示可表示像素資料元件之影像。 時釦產生器140可根據同步訊號產生同步時鐘訊 號。同時,同步時鐘訊號具有與用於產生顯示資料訊號 的時鐘來源訊號相同的相位與頻率。同步時鐘訊號⑷ 之頻率與相何由同步訊號來決定。相位校正電路可用 來校正取樣時鐘的純,以精確地追㈣鐘來源,詳細 說明如下。其中相位調整電路可包括相位調整器12〇、時 間誤差偵測器130與變量延遲器ι5〇。
%間決差偵測器13G檢測顯示訊號以決定有關時鐘 ,號之同步時鐘訊號145的計時點。時間誤差偵測 器130可利用硬體、軟體或韌體之結合來實作而得,、但 通常需要足夠的架構來檢測類比顯示資料的訊號階 (Slgna】 Level),以決定時鐘來源的時間點【。日寺間誤差 =器U0產生相位誤差訊號,其中相位誤差訊號係用 來表不時鐘來源訊號的相位是否超前、延遲或同步於自 時鐘產生器U0接收之時鐘訊號⑷。產生自時間誤差偵 〇758-A32450TWF;MTKI-06-289;alexchen 6 ^80259 • /則益130之相位誤差訊號可以數種不同形式中的其中一 種形式王現。舉例來說,整數可以用於確認相位超前/延 遲^PhaseLead/Lag)的總量。訊號線可每隔等比於相位 超刖或延遲總量的時間週期來插入。就另一角度來看, .脈衝(PulSe),僅可用來表示訊號是否延遲、超前或同步。 相位調整器120接收來自時間誤差偵測器:130的相 =誤差訊號’並且決定在目前時脈期間之相位校正的總 置。相位調整器120在運作時可具有渡波器的功能,以 確保在相位自超前變成延遲之相位校正過程中沒有過度 震盪,反之亦然。相位調整器12〇可以數種方法實作而 得’舉例來說’相位調整器12G產生—數字或類比訊號 用以表示相位校正。以下將再詳細說明相位校正器的實 施流程。 、 變罝延遲器150根據相位調整器12〇之輸出延遲調 整=樣時鐘155的相位。變量延遲器]5〇可利用習知方 .·式只作而得。多輸出(Multiple Taps)之延遲線可用來延 遲取樣時鐘155。 立雖然取樣時鐘155與同步時鐘訊號145為不同的時 •釦汛號,但調整取樣時鐘之相位調整器12〇對於熟習該 .領域之技術人員而言是顯而易見的。相位調整可藉由^ 接(interfacing)封閉迴路中之時鐘產生器來施行,其對於 熟習該領域之技術人員而言亦是顯而易見的。 次類比數位轉換器110取樣顯示訊號以產生影像之像 素資料元件,又由於在同一期間中,取樣時鐘的相位可 〇758-A32450TWF;MTKI-06-289;alex chen 7 1380259 .會被多次調整,所以像素資料元件也可被精確的覆蓋 (recovered) 〇 第2圖係顯示自動取樣相位控制系統的架構示意 圖,其係揭露於美國公告編號6,268,848號專利。 系蜱包括類比數位轉換器210、時鐘摩生器22〇、相 位控制器230、自動系統相位控制器(aspc ) 240、控制 窃250以及顯示處理面板260。類比數位轉換器21 〇接收 類比顯不訊號(RGBIN)。類比數位轉換器21〇在取樣 時鐘(SCLK )所決定的取樣頻率下產生數位樣本 (RGBS )取樣時鐘為恢復時鐘(rec〇vered RCLK) 的柃間延遲版本。恢復時鐘係由時鐘產生器22〇所產生。 時鐘產生Θ 220通常對與類比顯示訊號相關之參考訊號 進行鎖相;^目位控制器230藉由利用控制器25()延遲回 覆時鐘的相位來產生取樣時鐘。 自動系統相位控制器24〇接收類比數位轉換器21〇 生的數位樣本。自動系統相位控制器細處理數位樣 並根據數位樣本產生每—顯示訊框的數值或統計評 貝;=位控制器230進行排程,以便調整取樣時鐘的 動系統相位控制器、240產生的數值。控 自動系統相位控制器240的輸出。顯示處 位樣本(RGBs)與取樣時鐘。其中顯 本同步與處理。 會執彳t以的數位樣 々上所述,相位;^正係利用類比數位轉換器調整取 〇758^A32450TWF;MTKI-〇6-289;alexchen 8 1380259 【實施方式】 為了讓本發明之目的、特徵、及優點能更明顯易懂, 下文特舉較佳實施例’並配合所附圖示第3圖至第12 圖’做詳細之說明。本發明說明書提供不同的實施例來 y :說明本發明不同實施方式的技術特徵。其中,實施例中 •的各元件之配置係為說明之用,並非用以限制本發明。 且實施例中圖式標號之部分重複,係為了簡化說明,並 #非意指不同實施例之間的關聯性。 本發明實施例揭露了 一種數位相位校正方法與系 統。.
以Nebraska公共電視(NPTV)為例,根據奈奎斯 特(Nyquist)取樣定理,資料訊號的最高頻率為6.75MHz, 取樣頻率必須大於兩倍的最高頻率以防止資訊遺失。電 視解碼器通常將輸入訊號取樣為27MHz的數位訊號。國 際無線電諮詢委員會(International Consultative ® Committee for Radio,CCIR)標準定義的電視訊號只承 載了 13.5MHz的訊號資料,且取樣的輸入訊號係自 27MHz的取樣頻率降至較低的取樣頻率。例如,自27MHz 降至4倍的色彩負載波頻率(Color Sub-Carrier Frequency,簡稱為FSC )以分離亮度(Luminance )與彩 度(Chrominance ),然後由4倍的色彩負載波頻率降至 13.5MHz °FSC為美國國家電視標準委員會(National Television Standards Committee,簡稱為 NTSC)與 PAL 0758-A32450TWF;MTKI-06-289;alex chen 10 1380259 -標準中的色彩負載波頻率,色彩負載波頻率在NTSC標 準中約為3.58MHz,而在PAL標準下約為4.43MHz。因 為13.5MHz不大於兩倍的最高頻率(亦即6.75MHz), ' 若選擇了不適合的取樣相位,則可能會導致取樣資料失 真。相位校正係應用於視訊解碼系統,以藉由選擇適當 I 1 的取樣相位確保取樣輸出不會失真。 • 第3A〜3D圖係顯示利用13.5MHz之取樣頻率來取 樣6.75MHz之資料訊號的四個不同相位的波形示意圖。 Φ 第3 A〜3 D圖分別顯示以取樣相位0、π /4、7Γ /2與3 7Γ /4之不同取樣結果,其中虛線表示利用13.5MHz之取樣 頻率來取樣6.75MHz之訊號所得的取樣結果。在本例 中,當取樣相位等於7Γ /2時,輸出振幅為最大,其表示 7Γ /2為最佳取樣相位。 有關具有數位定標器(縮放)功能的視訊系統,其 優點為可藉由定標器之最小輸出時鐘率來執行相位校 正° • 第4圖係顯示本發明實施例之降頻定標器之數位相 位校正的示意圖。類比數位轉換器(Analog to Digital Converter,簡稱ADC) 410以27MHz之取樣時鐘頻率對 基於承載頻率為6.75MHz的類比訊號進行取樣,並且傳 ' 送取樣訊號給降頻定標器430。降頻定標器430將取樣訊 號降頻至13.5MHz。相位控制器450決定降頻定標器430 的相位以將取樣誤差儘可能的保持在最小的狀態。 第5圖係顯示本發明實施例之具有兩個定標器之電 0758-A32450TWF;MTKI-06-289;alex chen 11 1380259 . 視解碼器的方塊示意圖。相位校正可藉由類比數位轉換 器610或定標器630、650來達成。由於電視解碼器在定 標器630、650中會發生擁塞鎖定與水平同步(簡稱 ' HSYNC)鎖定,故在類比數位轉換器01Θ執行相位校正 並無任何意義。因此,與定標器630相比,定標器650 * 1 ' 具有較低的輸出時鐘,:故選擇在定標器650中執行相位: ' 校正。定標器650執行HSYNC鎖定以產生相位,並用以 縮放HSYNC訊號。 • 第6圖係顯示本發明實施例之具有相位控制器之定 標器的方塊示意圖。相位控制器710接收同步訊號與縮 放率(Scaling Ratio )以產生相位0,定標器730根據自 相位控制器710取得的相位0輸出資料,定標器730根 據相位0決定縮放的位置。 第7圖係顯示本發明實施例之定標器730的輸入與 輸出的示意圖。定標器730的輸入標示為X_3〜X4,且相 對於目前輸入樣本X〇的位置,根據相位0找到目前輸出 • 樣本的縮放位置P。第8圖係顯示第7圖之定標器730 的示意圖。係數表接收相位0以輸出一組縮放係數,定 標器730的輸出係根據縮放係數與輸入計算而得。參考 第7圖,定標器730的初始相位係根據降頻縮放率(Down scaling ratio ) Μ (M<1)與同步訊號計算而得。 適當的使用HSYNC鎖定以使顯示訊框可穩定輸 出。若可維持固定的相位偏移量,即使輸入資料未對齊 (align) HSYNC訊號,仍可正常顯示訊框。可將可編程 0758-A32450TWF;MTKI-06-289;alexchen 12 1380259 相位偏移量加人到相位Q以執行數位手動校正。第9圖 係f不本發明實施例之具有相位控制器之定標器的方塊 不意圖。+相位控制器1010根據同步訊號與縮放率產生相 1 〇接著將相位偏移量加入到相位〇以產生相位1,然 /將相位1傳送到,定標器1 〇以執行相位校正。 。數位相位校正可以類似方法來施行。計算縮放’後的 訊號中的、%對值以產生每—相位偏移量的統計值。最佳 相位偏移量將崎值放大到最在其它實施例中, 'M·值係藉由加總定標||輸出訊號之遽波訊號的絕對值 或平方值而得。 第_ 1〇圖係顯示本發明實施例之數位相位校正系統 的=塊示意圖。該系統包括定標器111〇、濾波器113〇、 計算器1150、相位控制器117〇與面板119〇。 類比數位轉換器(未顯示)對顯示訊號(亦即輸入 ,號)進行取樣,並且將取樣訊號傳送給定標器1110。 疋才不1110縮小(或放大)取樣訊號,並且判斷是否接 收到連續輸人訊號或較大的訊框變化,即判斷輸入訊號 是否來自靜若輸人訊號係來自靜態訊框,則定 標器1110設定相位偏移量為〇,然後將縮放後的訊號傳 达給濾波器1130。濾波器1130濾波縮放後的訊號中所需 ,成分,例如,高頻元素、邊緣或波峰。計算器115〇計 算,波訊號中的統計值’例如’絕對值或遽波訊號中的 能量。將相位偏移量自〇增加到最大相位偏移量,以找 到可決定最大統計值之最佳相位偏移量。. 07 5 8-A3 2450TWF;MTKI-06-289;alex chen 上柳259 大;^ Λ二 相位控制器mG判斷值是否 ;取大值。若統計值大於最大值,則相位控制哭 將統計值與對應之目前相位偏移量分別設為最大°值盘〆 佳,位偏移量1統計值小於或等於最大值,則相位= 判斷目前相位偏移量是否等於最大相位偏: 制号117g1 移1小於最大相位偏移量,:則相位控 口⑺將預設值加入到目前相位偏移量,並且根據目 ^目=移量錢統計值料算與時,以更新最大值 =佳相位偏移量。若目前妹偏移㈣於最大相位偏 夕里貝J相位控制益117〇將最佳相位偏移量設定為最後 移置’最後相位偏移量結合透過同步訊號與縮放 f斤決定之初始相位(純〇)而成為定標$ ιιι〇之最 Μ目位。在本實施例中,相位=相位〇+相位偏移量 佳相位偏移量)。 校正定標器1110的相位以產生較佳的縮放訊號,以 顯不於面板119〇上。 、第11圖係顯不本發明實施例之數位相位校正方法 的流程圖。 夕旦在本發明實施例巾,先定義初始相位、最大相位偏 矛夕里與增里大小。首先,輸入類比顯示訊號並利用時鐘 訊號對其進行取樣,以將類比顯示訊號轉換成數位訊號 (V驟S1201 ) ’然後利用定標器對數位訊號的樣本進行 縮放以產生縮放後的訊號(步驟si2〇2)。此定標器係如 第7圖中所示。肖斷是否接收到連續輸入訊號或較大的 〇758-A32450TWF;MTKI-06-289;alex chen 14 !38〇259 -訊框變化(步驟S1203 ),若是,則執行數位相位校正(牛 驟⑽1以取得定標器之最佳相位;若否, 程釔束。&標器利用最佳相位偏移 取得較佳的顯示訊號。 位Μ以 正方二圖程:顯示第11圖中步驟, 首先’將初始相位設為預設值(例如 =):將縮放後的訊號傳送給遽波器(步驟S1302) 2 (步驟S13〇3),例如,遽波訊號之絕對值的 著,判斷統計值是否大於最大值(步驟咖4)。 ,則將統計值與目前相位偏移量分 別汉為取大值與最佳相位偏移量(步驟S1305)。 =於;::最大值’或者已設定最大值或最佳相位偏 移者判斷目前相位偏移量是否等於最大相位偏 ”::S1306)。若目前相位偏移量非為最大相位偏 ,則將預設值(例如’1)加到目前相位偏移量(步 m 計算與比較。若目前相位偏移量即為最 Γ曰=量,則將最佳相位偏移量設定為最後相位偏 和罝(步驟S13〇8),以推導出定標器之最佳相位。 雖然本發明已以較佳實施例揭露如上 =定本發明,任何熟習此技藝者,在不脫離本發= :::乾圍内,當可作各種之更動與潤飾,因此本發明 之保濩㈣當視後附之申請專利範圍所界定者為準。 〇758-A32450TWF;MTKI-06.289;aIexchen 15 【圖式簡單說明】 =1圖係顯不傳統顯示單S的架構示意圖。 圖。2圖係顯示自動取樣相位控制系統的架構示意 1 揭第3A〜3D圖係顯示利用13·5Μ4Ζ之取樣頻率來取 ’、5ΜΗΖ之資料訊號的四個不同相位的波形示意圖。 第4圖軸示本發明實施例之降頻定標器之數 1立杈正的示意圖。 、第5圖係顯示本發明實施例之具有兩個定標器之 視解碼器的方塊示意圖。 第6圖係顯示本發明實施例之具有相位控制器之 才尔裔的方塊示意圖。 一第7圖係顯示本發明實施例之定標器的輸入與輸出 的示意圖。 第8圖係顯示第7圖之定標器的示意圖。 第9圖係顯示本發明實施例之具有相位控制器之定 標器的方塊示意圖。 第10圖係顯示本發明實施例之數位相位校正系統 的方塊不意圖。 第Π圖係顯示本發明實施例之數位相位校正方法 的流程圖。 第12圖係顯示第11圖之步驟S1204之數位相位校 正方法的流程圖。 0758-A32450TWF;MTKI-06-289;alex chen 16 1380259
【主要元件符號說明】 110〜類比數位轉換器; 120〜相位調整器; 130〜 時間誤差偵測器; 140- -時鐘產生器; 145〜 同步時鐘訊號; 150- i變量延遲器; 155〜 取樣時鐘; 16Q- -面板介面; 170〜 數位顯不幕, 210, 。類比數位轉換器; 220〜時鐘產生器; 230- -相位控制器; 240〜 自動系統相位控制 3S ρσ , 250〜 控制器; 260, 。顯示處理面板; 410〜類比數位轉換器; 430- -降頻定標器; 450〜 相位控制器; 610’ -類比數位轉換器; 630、 650〜定標器; 710- -相位控制器; 730〜 定標器; 1010〜相位控制器; 1030〜定標器; 1110〜定標器; 1130〜濾波器; 1150〜計算器; 1170- 〜相位控制器; 1190〜面板。 0758-A32450TWF;MTKI-06-289;alex chen 17
Claims (1)
- I38Q259 - — 第96126751號之申請專利範圍修正本 10]年7月24日修正替換頁 十、申請專利範圍: 1. 一種數位相位校正方法,包括: 利用一時鐘(Clock )對一輸入訊號進行取樣,以產生 一取樣訊號; 利用一定標器(Scaler )計算並縮放該取樣訊號,產生 一縮放後的訊號; ' 判斷該輸入訊號是否來自一靜態訊框;以及 若是,則藉由調整該定標器的相位來執行相位校正, ^ 以得到該定標器之一最佳相位。 2. 如申請專利範圍第1項所述之數位相位校正方法, 其中,該執行相位校正更包括: 初始設定一相位偏移量為0 ; 濾波該縮放後的訊號以產生一濾波訊號; 計算該濾波訊號之一統計值; 判斷該統計值是否大於一最大值;以及 若該統計值大於該最大值,則將該統計值與一目前相 ® 位偏移量分別設為該最大值與一最佳相位偏移量。 3. 如申請專利範圍第2項所述之數位相位校正方法, 更包括: 若該統計值小於或等於該最大值,則判斷該目前相位 偏移量是否等於一最大相位偏移量; 若該目前相位偏移量小於該最大相位偏移量,將一預 設值加入到該目前相位偏移量,並且根據該目前相位偏移 量重複上述統計值的計算與比較,以更新該最大值與該最 0758-A32450TWFl(201206l9) 18 1380259 - 第96126751號之申請專利範圍修正本 101年7月24日修正替換頁〆 佳相位偏移量;以及 若該目前相位偏移量等於該最大相位偏移量,將該最 佳相位偏移量設定為一隶後相位偏移置以進行相位权正。 4. 如申請專利範圍第3項所述之數位相位校正方法, 更包括利用該定標器根據從一初始相位與該最後相位偏移 量獲得之該最佳相位偏移量,縮放該取樣訊號的訊號樣本 以產生該縮放後的訊號。 · 5. 如申請專利範圍第4項所述之數位相位校正方法, 更包括根據一同步訊號與一縮放率產生該初始相位。 g 6. 如申請專利範圍第2項所述之數位相位校正方法, 其中係藉由加總該濾波訊號之一絕對值或一平方值計算該 統計值。 7. 如申請專利範圍第1項所述之數位相位校正方法, 更包括根據一可編程(Programmable )相位偏移量改變該 定標器的相位。 8. —種數位相位校正系統,包括·· 一定標器,用以縮放一取樣之訊號樣本以產生一縮放 参 後訊號; 一遽波器,麵接於該定標器,用以爐、波該縮放後訊號; 一計算器,耦接於該濾波器,用以計算該濾波訊號之 一統計值;以及 一相位控制器,耦接於該計算器與該定標器,用以根 據該統計值並藉由調整該定標器的相位來執行相位校正, 其中當該取樣訊號係來自一靜態訊框時,該相位控制器執 0758-A32450TWF1 (20120619) 19 第9⑽75】^:之申請專利範園修正本 第9⑽75】^:之申請專利範園修正本 10】年7月24日修正替換頁 行該相位校正。 皇中專利範圍第8項所述之數位相位校正系統, 計值是否大最M h 偏私里為〇,判斷該統 該統計值t統計值切該最大值,則將 相位偏移量。偏h分別設為該最大值與一最佳 絲,J:二申5月專利砘圍第9項所述之數位相位校正系 斷节目、懷小於或等於該最大值,則歧標器判 nr位偏移量是否等於—最幼位偏移量;若該目 量ί於該最大相位偏移量’則將-預設值加入 計值的里,亚且根據該目前相位偏移量重複上述統 相位㈣I,、比較,以及若該目前相位偏移量等於該最大 旦以,將該最佳相位偏移量設定為一最後相位偏移 里以進仃相位校正。 如申請專利範圍第10項所述之數位相位校正系 ^/、中,定標器根據從一初始相位與該最後相位偏移量 2之該取L相位偏移量,縮放該取樣訊號的訊號樣本以 產生該縮放後.訊號。 ^如申請專利範圍第ug所述之數位相位校正系 其中該相位控制器更根據一同步訊號與-縮放率產生 一初始相位。 U.如ΐ請專利範圍第8項所述之數位相位校正系 統,其中該計算器藉由加總該濾波訊號之一絕對值或一平 方值計算該統計值。 〇758-A32450TWF1(20I206I9) 20 1380259 - 第96126751號之申請專利範圍修正本 101年7月24曰修正替換頁 14.如申請專利範圍第8項所述之數位相位校正系 統,其中該濾波器為一高通濾波器(High Pass Filter )。0758-A32450TWF1 (20120619) 21
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US82061006P | 2006-07-28 | 2006-07-28 | |
| US11/736,736 US7778789B2 (en) | 2006-07-28 | 2007-04-18 | Digital phase calibration method and system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200811807A TW200811807A (en) | 2008-03-01 |
| TWI380259B true TWI380259B (en) | 2012-12-21 |
Family
ID=38987430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096126751A TWI380259B (en) | 2006-07-28 | 2007-07-23 | Digital phase calibration method and system |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7778789B2 (zh) |
| TW (1) | TWI380259B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI381345B (zh) * | 2008-03-10 | 2013-01-01 | Himax Tech Inc | 顯示驅動器及其內嵌相位校正電路 |
| US8305368B2 (en) * | 2009-08-19 | 2012-11-06 | Himax Technologies Limited | Method for determining an optimum skew and adjusting a clock phase of a pixel clock signal and data driver utilizing the same |
| KR20180024616A (ko) * | 2016-08-30 | 2018-03-08 | 삼성전자주식회사 | 디스플레이 장치 및 디스플레이 장치의 캘리브레이션 수행 방법 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6654432B1 (en) * | 1998-06-08 | 2003-11-25 | Wireless Facilities, Inc. | Joint maximum likelihood frame and timing estimation for a digital receiver |
| US6147668A (en) * | 1998-06-20 | 2000-11-14 | Genesis Microchip Corp. | Digital display unit of a computer system having an improved method and apparatus for sampling analog display signals |
| US6268848B1 (en) * | 1998-10-23 | 2001-07-31 | Genesis Microchip Corp. | Method and apparatus implemented in an automatic sampling phase control system for digital monitors |
| US6483447B1 (en) * | 1999-07-07 | 2002-11-19 | Genesis Microchip (Delaware) Inc. | Digital display unit which adjusts the sampling phase dynamically for accurate recovery of pixel data encoded in an analog display signal |
| US6583447B2 (en) * | 2001-08-27 | 2003-06-24 | Harvatek Corp. | Multiple LED chip package |
| US6738608B2 (en) * | 2002-02-12 | 2004-05-18 | Qualcomm Incorporated | Frequency-timing control loop for wireless communication systems |
| DE10254469B4 (de) * | 2002-11-21 | 2004-12-09 | Sp3D Chip Design Gmbh | Verfahren und Vorrichtung zur Bestimmung einer Frequenz für die Abtastung analoger Bilddaten |
| TWI220098B (en) * | 2003-05-14 | 2004-08-01 | Delta Electronics Inc | Phase adjusting method for analog/digital video signal conversion |
| JP2006319634A (ja) * | 2005-05-12 | 2006-11-24 | Toshiba Corp | 映像信号処理装置とグラデーション段差検出方法 |
| KR100747668B1 (ko) * | 2005-10-31 | 2007-08-08 | 삼성전자주식회사 | 디스플레이 동기 신호 생성 장치를 포함하는 영상 신호수신장치 및 그 제어방법 |
| TWI309131B (en) * | 2005-12-23 | 2009-04-21 | Innolux Display Corp | Clock phase adjusting method of monitor |
| US7724861B2 (en) * | 2006-03-22 | 2010-05-25 | Sigmatel, Inc. | Sample rate converter |
| US9172964B2 (en) * | 2006-03-30 | 2015-10-27 | Mediatek Inc. | Systems and methods for changing rate-control setting during video encoding |
-
2007
- 2007-04-18 US US11/736,736 patent/US7778789B2/en not_active Expired - Fee Related
- 2007-07-23 TW TW096126751A patent/TWI380259B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200811807A (en) | 2008-03-01 |
| US20080027668A1 (en) | 2008-01-31 |
| US7778789B2 (en) | 2010-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8363734B2 (en) | Multi-directional comb filtering in a digital video decoder | |
| US6833875B1 (en) | Multi-standard video decoder | |
| US5621478A (en) | Multistandard decoder for video signals and video signal decoding method | |
| CA1249880A (en) | Timing correction for a video signal processing system | |
| CN101951489B (zh) | 一种视频同步像素时钟产生电路 | |
| JPH09507015A (ja) | 時間基準補正を用いるテレビジョンデジタル信号処理装置 | |
| US20020005840A1 (en) | Method and apparatus for detection of a video display device | |
| JPH0730860A (ja) | 非互換な入出力サンプリングレートを有する再サンプリングシステムのための位相ロックループ同期器 | |
| TWI380259B (en) | Digital phase calibration method and system | |
| US7391472B1 (en) | System and method for adaptive color burst phase correction | |
| JP3731502B2 (ja) | 映像信号処理装置 | |
| CN100570679C (zh) | 数字相位校正方法及系统 | |
| TWI463865B (zh) | 多切割之水平同步訊號之產生裝置及方法 | |
| CN101448074B (zh) | 多切割的水平同步讯号的产生装置与方法 | |
| JP2004215184A (ja) | クランプ回路 | |
| EP2062433B1 (en) | Scart fast blanking signal processing | |
| EP2495963A2 (en) | Video display apparatus and video processing method | |
| US7456903B2 (en) | Video signal processing circuit | |
| US7432982B2 (en) | OSD insert circuit | |
| JPS6019365A (ja) | 垂直輪郭回路 | |
| CN100405821C (zh) | 视频信号处理电路 | |
| US20050174486A1 (en) | Method and system for processing in a non-line locked system | |
| Desor et al. | An universal video front end for advanced TV sets | |
| JP2007324698A (ja) | テレビジョン信号処理装置 | |
| JPH0376493A (ja) | ハイビジョン受信機の時間軸圧縮装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |