TWI379299B - - Google Patents

Description

1379299 __ 101年8月23曰修正替換頁 九、發明說明： 【發明所屬之技術領域】 本發明係有關一種增進多級單元非揮發性記憶體之資 ·· 料存取可靠度之方法，尤指一種在存取主機資料時，藉由 一頁跳接器的跳接，選取並儲存特定之資料儲存頁於至少 一個食料儲存區塊内，以延長記憶體的使用壽命’並確保 資料存取的完整者。 ♦ 【先前技術】 NAND快閃記憶體具有低寫入和擦除時間、高密度（高 存放空間）和低製造成本的特性，由於它的I/O界面只允 許連續讀取，所以並不適合電腦内存，但是卻很適合應用 在儲存卡上。而目前除了在儲存卡被大量應用外，手機、 MP3播放器、數位多媒體播放器也已大量使用，作為存放 多媒體槽案的媒介之一。 I· NAND快閃記憶體分為單級單元（singie Levei Cell, SLC)與多級單元（Multi Level Cell，MLC)兩種儲存結構。 在使用"己憶胞的方式上，SLC快閃記憶體裝置與EEPROM :相同’但在浮置閘極（Floating gate)與源極（Source)之中的氧 •化薄膜更薄。而SLC快閃記憶體裝置的資料寫入是透過對 斤置閘極的電荷加電壓，經由源極將所儲存的電荷消除。 藉由這樣的方式，以儲存一個資訊位元（1代表消除，0代 表寫入）。而MLC快閃記憶體則是在浮置閘極中使用不同 程度的電何’因此能在單一電晶體（transistor)中儲存多個位 137929.9 101年8月23日修正替換頁 元的貧訊’並透過記憶胞的寫入與感應的控制，在單一電 晶體中產生多層狀態。 以4LC快閃記憶體為例，一個記憶胞（Cell)包含兩 個位το( bit) ’小的稱為最低有效位元（Least significant Bit， LSB)大的稱為最南有效位元（Most Significant Bit， MSB)，可產生4層狀態（〇〇、〇1、u、1〇)，以寫入區塊 内的不同頁（page)内。其中，如第6圖所示，每個記憶 ^胞（Y〇，Y1，Y2·..)的二位元（LSB、MSB)係分別寫入於 區塊（block )的LSB頁及MSB頁内。當程式化（program ) LSB頁之Υ〇位元時，記憶胞的電壓層（v〇hage level)會 改變，並影響到MSB頁之Υ〇位元。同樣的，程式化MSB 頁之Y0位元時，LSB頁之γ〇位元也會改變。 存取資料的過程，主機係由LSB頁開始，再經由MSB 頁持續寫入。而在寫入MSB頁時，若因不正常插拔或電池 —沒電等現象所造成的不正常斷電，將使得MSB頁與原先寫 入LSB頁的資料同時損壞。此種問題或許對於90奈米（nm) 製程的NAND快閃記憶體會產生較小的影響，但隨著製程 • 的微縮’如第7A圖所示，70奈米製程結構的LSB頁的頁 -· 0及頁1寫入後’緊接著寫入MSB頁的頁2及頁3;或是 如第7B圖所示，在50奈米製程結構下，寫入LSB的頁〇、 頁1、頁2及頁3後’緊接著寫入MSB的頁4、頁5、頁6 及頁7。如此一來，在50奈米製程結構中，頁〇至頁3之 間或頁4至頁7之間的資料相似度常會有很大的不同，甚 1379299

至存在不同的檔案’一旦產生不正常斷電時，容易造成難 以補救的損失。 另’對於SLC及MLC快閃記憶體而言’同樣容量的 記憶胞要儲存1位元與儲存多個位元的穩定度和複雜度不 同，SLC快閃記憶體比MLC快閃記憶體穩定，且SLC:快 閃記憶體寫入速度較快。雖然具有多位元的MLC快閃記憶 體可提兩儲存容量，但由於先天物理極限使然，在理論上， SLC寫入次數為每一區塊（B1〇ck)十萬次，比起寫入次數僅 一萬次的MLC技術，其使用壽命多十倍，亦即ΜΙχ快閃 記憶體的壽命比以SLC製成的快閃記憶體短。 有鑑於此，為了改善上述之缺點，使增進多級單元非 資料存取可靠度之方法不僅能減少快閃記 使用^ *之頻率’以延長多級單元非揮發性記憶體的 驗及且可確保_存取的完整，發明人積多年的經 驗及不斷的研發改進，遂有本發明之產生。 【發明内容】 本發明之主要目的在提 記憶體之資料存取可靠度之方法級早4揮發性 過其他對應到屬;^ 胃U頁跳接器在跳 π. 獨、门一儲存§己憶胞之實體頁之眘％I抑= 時，選取至少一妲料寤& ^ 瓶只之貝科儲存頁 儲存頁，以存, 兩予‘隐胞之Η體頁之資料 诖I - 於至〉、一個資料儲存區塊内之牛驟 減少剛存區塊抹除之頻率 ，驟，俾能 記憶體的使用壽命。 乙長多、，及早元非揮發性 丄379299 年8月23曰修正替換頁

本發明之次要目的在提供一種增進多級單元非揮發性 記憶體之資料存取可靠度之方法，藉由使用數個資料儲存 區塊以分別存取主機所傳輸資料之步驟，俾能在不正常^ 電時，避免因多级單元非揮發性記憶體之存取特性而造成 正在存取的資料與原先存取資料同時損壞，而可破保次 '1、貝；PJ· 存取的完整。 為達上述發明之目的，本發明所設之增進多級單元非 揮發性記憶體之資料存取可靠度之方法，包括下列步驟. a•依照該多級單元非揮發性記憶體，取得複數個資料儲存品 塊以做為主機資料之存取；以及b.提供一頁珧接器（pag°° jumper)，依照該頁跳接器的跳接，在跳過其他對 g 一儲存記憶胞之實體頁之資料儲存頁時，選取至少一組 對應到同一儲存記憶胞（Storage Cell)之實體頁（physky λ

Page )之資料儲存頁，以存取於至少一個資料儲存區塊内 貫施時，依照上述頁跳接器的跳接，可選取至小 對應到同一儲存記憶胞（St〇rage Cell)之實體頁之資料’倚^且 至頁 存取於至少—㈣料儲存區塊内；錢過其他對: ^同-儲存記憶胞之實體頁之資料儲存頁，使該資料 二存頁不使用頁跳接器以存取資料於另一資料儲存區塊

r 1 G 次、實施時，更包括一步驟，係將頁跳接器所進行存取的 、料儲存區塊合併於一空白區塊（Ciean Bi〇ck)内，使構成不 具有頁跳接之儲存容量的資料儲存區塊，並將該複數個資 1379299 二^23曰修正替換頁 料暫存區塊内之資料抹除。 ^施時亦可使用^跳接^所進行存取的 塊做為主機正在存取的資料儲存區塊的資料備份區塊存區 於資料驗證無誤後，將資料備份區塊内之資料抹:塊，並 為便於對本發日魏有^人㈣解， 【實施方式】 、设· 如同於此技術領域所瞭解者，任—多級單元非揮發 ♦憶體係由複數個多級(Multi_Leve_存記憶胞伽㈣^己 以陣列的方式組合而成，任—儲存記憶胞儲存有n個位元，） 且該MLC非揮發性記憶體區分有複數個資料儲存區塊 (block)，每-個資料儲存區塊再區分為複數個資料儲存頁 (Page)。该資料儲存區塊係為執行資料抹除的最小單位， 而資料儲存頁係為執行資料編程（Program)的最小單位。 以8LC( Level Cell)非揮發性記憶體為例，一般而言， a係如第8圖所示，該MLC非揮發性記憶體的任一儲存記憶 胞（Y0、Y1...)皆儲存有3個位元（〇、1、2位元）。在主 機存取資料時’係透過對映器（mapper )將一邏輯位址對 映3個實體位址（0，l，2bit)，使一邏輯頁對映3個實體頁， 並使各儲存記憶胞的0、1、2位元分別組成一第〇階位元 頁（the Oth order bit page )、第 1 階位元頁（the 1 th order bit page )及第 2 階位元頁（the 2th order bit page )。其中，該 8LC非揮發性記憶體的每一資料儲存區塊皆包括有48頁， 如同於此技術領域所瞭解者，所述的資料儲存區塊亦可包 15 101年8月23日修正替換頁 括任意數量之頁，其係取決於該非揮發性記憶體之大小。 請參閱第1圖所示’其為本發明增進多級單元(Multi LeVelCell，MLC)非揮發性記憶體之資料存取可靠度之方法 ，較佳實施例’供使用於主機對資料儲存區塊（M〇ck)的 資料存取過程中。包括下列步驟： a·依照該多級單元非揮發性記憶體，取得複數個資料儲 存區塊以做為主機資料之存取；以及 # b.提供一頁跳接器（Page jumPe〇，依照該頁跳接器的 跳接，在跳過其他對應到屬於同一儲存記憶胞之實體 頁之資料儲存頁時’選取至少一組對應到同一儲存記 憶胞（Storage Cell)之實體頁（physical page)之資料 儲存頁，以存取於至少一個資料儲存區塊内。 請參閱第2圖所示，係為本實施例之方塊圖，其中，該 頁跳接器係使用於頁對映器（pages mapper )之前，於邏輯 ^ 頁對映實體頁（logical to physical page mapping )時，供選 取至少一組對應到同一儲存記憶胞之實體頁之資料儲存 頁’以存取於至少一個資料儲存區塊内，使複數個使用頁 ·· 跳接器所進行存取的資料儲存區塊做為主機正在存取的邏 輯（Logical)資料區塊的資料暫存區塊。其中，在主機對MLC 非揮發性記憶體的資料儲存區塊的資料存取過程中’該資 料儲存區塊之頁係實質的連續。亦即如同於此技術領域所 理解者’該資料存取區塊内的資料係以頁位址（page address) 由小到大的排列方式進行資料儲存頁（Page)的資料編程 1379299 1〇1年8月23日修正替換頁 (Program)。 請同時參閲第2、3圖所示，係以8LC非揮發性記情體 為例加以說明’其中’如本發明的步驟a，係取得^個; 儲存區塊以做為主機資料之資料暫存區塊（丨〇、11 〆 而於步驟b中’該頁跳接器係選取僅對映到同—儲存 胞的3個位元中之〇位元所組成之第〇 思 ,议疋頁（the 〇th orderly page)’以分別儲存於該3個資料暫存區塊 諺 ¥ 1卜12) β ’而當主機將全部48pages的資料寫完並 所進行存取的資料儲存區塊之後’再尋找適當的時機，將 複數個資料暫存區塊（10、U、12)内之資料合併於一空 白區塊（Clean Block)2内，使構成一不具有頁跳接之資料^ 存區塊後，重新再對映指向，同時將複數個資料暫存區塊 (10、11、12)内之資料抹除。實施時，該等資料暫存區 塊（10、11、12)係為空白區塊，亦可為已儲存有資料之 區塊；而所述的頁跳接器亦可同時選取並儲存對映到同一 儲存記憶胞的〇位元及1位元所分別組成之第〇階位元頁 (the 0th order bit page )及第 1 階位元頁（the i tll order bit page)° 實施時’本發明亦可適用於各種不同的MLC非揮發性 記憶體。以4LC非揮發性記憶體為例，任一儲存記憶胞係 儲存2個位元，而該頁跳接器則是僅選取2個位元中之最 低位元（LSB，Least Significant Bit)所組成之 LSB 頁，而

不選用最高位元（MSB, Most Significant Bit)所組成之MSB 11 101年8月23日修正替換頁 頁0 因此’藉由上述頁跳接器的選取步驟，可增加 寫入的速度’但在資料儲存區塊的容量較小。而如第4圖 所示，係在頁跳接器選取至少—組對映㈣ 之實體頁之資料儲存頁，以h y 十匕匕胞 十貝以存取於至少一個資料儲存區塊 内％ /g時保€旁道（bypss)路線，該旁道路線同時對 映到〇、1及第2階位s頁。#該頁跳接器不選取該旁道路 線，亦即跳過同時對映到G、i及第2階位元頁之資料儲存 頁時’即^使該資料健存頁不使用頁跳接器以存取主機資 料於另-資料儲存區塊内’以呈現原資料儲存區塊的容量。 請參閱S 5圖所示’係為本發明之另一實施例，其中， 該使用頁跳接器所進行存取的資料儲存區塊係做為主機正 在存取的資料區塊的資料備份區塊（Data Backup m〇ck)。以 8LC非揮發性5己憶體為例，當主機正在以頁位址由小到大 的排列方式進行資料儲存頁的資料編程時，係取三個資料 儲存區塊（14、15、16)，其中一資料儲存區塊14包括所 有主機正在連續存取的〇、丨及第2階位元頁之資料，而另 外二個資料儲存區塊（15、16)則是經由頁跳接器的跳接， 分別備份0及第1階位元頁之資料。 藉此’當主機正在存取的資料儲存區塊14發生資料讀 取錯誤時，可以讀取該做為備份之資料儲存區塊（15、16) 内之相對應的資料儲存頁，以取得正確之資料。而當主機 更換所進行存取的資料儲存區塊之後，再尋適當時機，將 12 1379299 101年8月23日修正替換頁 此為料備份區塊内之資料抹除。另，當該資料備份區塊内 之^料在抹除之前，係先進行主機所進行存取的資料儲存 區塊14的資料驗證，以確保存取資料之正確。 ·· 因此，本發明具有以下之優點： 1、 本發明所設之頁跳接器係為可選擇性的選取程式化速度 最快及可靠度最佳的第〇階位元頁或LSB頁，並使常用 的資料儲存區塊僅使用LSB頁，使減少資料儲存區塊抹 ^ 除之頻率，以提升區塊壽命，從而使多級單元非揮發性 記憶體的使用壽命延長。 2、 本發明可藉由頁跳接器的跳接，使主機所連續存取之資 料刀別儲存於各暫存區塊内，再合併為具資料完整性之 為料儲存區塊。因此，在不正常斷電時，可避免 非揮發性記憶體正在存取的資料與原先存取資料同時損 壞’以確保資料存取的完整。 麵上所述’依上文所揭示之内容，本發明確可達到發 明之預期目的，提供一種不僅能減少快閃記憶體區塊抹除 之頻率’以延長多級單元非揮發性記憶體的使用壽命，且 • 可確保資料存取的完整之增進多級單元非揮發性記憶體之 資料存取可靠度之方法，極具產業上利用之價值，爰依法 提出發明專利申請。 以上所述乃是本發明之具體實施例及所運用之技術手 & ’根據本文的揭露或教導可衍生推導出許多的變更與修 正’若依本發明之構想所作之等效改變，其所產生之作用 13 1379299 » · 101年8月23日修正替換頁 仍未超出說明書及圖式所涵蓋之實質精神時，均應視為在 本創作之技術範_之内，合先陳明。 【圖式簡單說明】 第1圖係為本發明之實施例之流程圖。 第2圖係為本發明之實施例之方塊示意圖。 第3圖係為本發明之實施例之資料儲存時之動作示意圖。 第4圖係為本發明之頁跳接器㈣一旁道路、線時之方塊示 意圖。 第5圖係為本發明之另一實施例之方塊示意圖。 =6圖係為4LC快閃記憶體之資料儲存架構之示意圖。 第7A圖係為4LC快閃記憶體於％奈米製程時 架構示意圖。 @竹爾存 第7 B圖係為4 L c快閃記憶體於5 Q奈米製 架構示意圖。 町义貝枓儲存 第8圖係為習用8LC快閃記憶體之資 【主要元件符號說明】 #構之不意圖。 資料暫存區塊 10、11、12 資料儲存區塊 14、15、16

Claims (1)

1379299 . · ' f ___ l〇l年8月23日修正替換頁 十、申請專利範圍： 1、一種增進多級單元非揮發性記憶體之資料存取可靠度之 方法，供使用於主機對資料儲存區塊（block)的資料存 ' 取過程中，其中，該多級單元非揮發性記憶體包括複數 個多級（Multi-Level)儲存記憶胞（St〇rage Cell)，並區分為 複數個資料儲存區塊，每一個資料儲存區塊包含複數個 資料儲存頁（Page);本方法包括： 4 a.依照該多级單元非揮發性記憶體，取得複數個資料儲 存區塊以做為主機資料之存取；以及 b.提供一頁跳接器（page jumper)，依照該頁跳接器的 跳接，在跳過其他對應到屬於同一儲存記憶胞之實體 頁（physical page)之資料儲存頁時，選取至少一組 對應到同一儲存記憶胞（Storage Cell)之實體頁之資料 儲存頁’以存取於至少一個資料儲存區塊内。 ^ 2、如申請專利範面第1項所述之方法，更包括一步驟，係 將頁跳接器所進行存取的資料儲存區塊合併於一空白 區塊（CleanBlock)内’使構成不具有頁跳接之儲存容量 : 的資料儲存區塊。 :3、如申請專利範圍第丄項所述之方法，其中’該使用頁跳 接=所進行存取的資料儲存區塊係做為主機正在存取 :資料儲存區塊的資料備份區塊㈣a如汰耶βι_)， 右發生主機正在存取的資料儲存區塊發生資料讀取錯 誤時係哨取該5貝料備份區塊之相對應的資料儲存頁以 15 1379299 '"--—— 101年8月23日修正替換頁 取得正確之資料’而當主機更換所進行存取的資料儲存 區塊之後’係將該貧料備份區塊内之資料抹除。 • 4、如中請專利範圍第3項所述之方法，更包括—個步驟， .. 係於資料備伤區塊内之資料抹除之前，進行主機所進行 存取的資料儲存區塊的資料驗證。 5、 如申請專利範圍第1項所述之方法，其中，該複數個使 用頁跳接器所進行存取的資料儲存區塊係做為主機正 • 在存取的邏輯（Logical)資料儲存區塊的資料暫存區 塊’當主機更換所進行存取的資料儲存區塊之後，係將 該複數個資料暫存區塊内之資料合併於一空白區塊 内’使構成一不具有頁跳接之資料儲存區塊，並將該複 數個資料暫存區塊内之資料抹除。 6、 如申請專利範圍第1項所述之方法，其中，該資料存取 區塊内的資料係以頁位址（page address)由小到大的排 • 列方式進行資料儲存頁（Page)的資料編程（Pr〇gram)。 7、 如申請專利範圍第1項所述之方法，其中’該多級單元 包括複數個儲存記憶胞’任一儲存記憶胞係儲存η個位 : 元’而該頁跳接器係選取η個位元中之最低位元（LSB， Least Significant Bit)所組成之頁。 8、 一種增進多級單元非揮發性記憶體之資料存取可靠度之 方法，供使用於主機對資料儲存區塊的資料存取過程 中’其中，該多級單元非揮發性記憶體包括複數個多級 儲存記憶胞，並區分為複數個資料儲存區塊，每一個資 16 1379299 _ 101年8月23日修正替換頁 料儲存區塊包含複數個資料儲存頁；本方法包括： a. 依照該多級單元非揮發性記憶體，取得複數個資料儲 存區塊以做為主機貢料之存取，以及 b. 提供一頁跳接器，依照該頁跳接器的跳接，選取至少 一組對應到同一儲存記憶胞之實體頁之資料儲存 頁，以存取於至少一個資料儲存區塊内；並跳過其他 對應到屬於同一儲存記憶胞之實體頁之資料儲存 頁’使該育料儲存頁不使用頁跳接以存取貢料於另 一貧料儲存區塊内。 9、 如申請專利範圍第8項所述之方法，更包括一步驟，係 將頁跳接器所進行存取的資料儲存區塊合併於一空白 區塊内’使構成不具有頁跳接之儲存容章的資料儲存區 塊。 10、 如申請專利範.圍第8項所述之方法，其中，該使用頁 跳接器所進行存取的資料儲存區塊係做為主機正在存 取的資料儲存區塊的資料備份區塊，若發生主機正在存 取的資料儲存區塊發生資料讀取錯誤時，係讀取該資料 備份區塊之相對應的資料儲存頁以取得正確之資料，而 當主機更換所進行存取的資料儲存區塊並確認所存取 的資料無誤之後，係將該資料備份區塊内之資料抹除。 11、 如申請專利範圍第10項所述之方法，更包括一個步驟， 係於資料備份區塊内之資料抹除之前，進行主機所進行 存取的資料儲存區塊的資料驗證。 17 1379299 101年8月23日修正替換頁 12 、如申請專利範圍第8項所述之方法，其中，該複數個 使用頁跳接器所進行存取的資料儲存區塊係做為主機 正在存取的邏輯資料儲存區塊的資料暫存區塊，當主機 更換所進行存取的資料儲存區塊之後，係將該複數個資 料暫存區塊内之資料合併於一空白區塊内，使構成一不 具有頁跳接之資料儲存區塊，並將該複數個資料暫存區 塊内之資料抹除。 ♦ 13 、如申請專利範圍第8項所述之方法’其中，該資料存 取區塊内的資料係以頁位址由小到大的排列方式進行 資料儲存頁的資料編程。 、如申請專利範圍第8項所述之方法，其中，該多級單 疋包括複數個儲存記憶胞，任一儲存記憶胞係儲存11個 位兀，而該頁跳接器係選取η個位元中之最低位元所組 成之頁。 14