TWI376615B - Power mesh managing method utilized in an integrated circuit - Google Patents
Power mesh managing method utilized in an integrated circuit Download PDFInfo
- Publication number
- TWI376615B TWI376615B TW097103381A TW97103381A TWI376615B TW I376615 B TWI376615 B TW I376615B TW 097103381 A TW097103381 A TW 097103381A TW 97103381 A TW97103381 A TW 97103381A TW I376615 B TWI376615 B TW I376615B
- Authority
- TW
- Taiwan
- Prior art keywords
- power supply
- supply line
- lines
- standard block
- metal layer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/90—Masterslice integrated circuits
- H10D84/998—Input and output buffer/driver structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/10—Integrated device layouts
-
- H10W20/427—
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
1376615 玖、發明說明: 【發明所屬之技術領域】 本發明提供一種電源供應網的規劃方法以及其相關 積體電路,尤指一種標準區塊之電源供應網的規劃方法以 及其相關積體電路。 【先前技術】 在積體電路的設計過程中’由於APRUutQmatie • Placement and routing)工具可以幫助:電路設計者輕易地將 電路元件放置於晶片的適當位置,並且亦可幫助電路設計 者進行電源繞線的規劃,因此APR工具已經成為電路設計 者一個不可或缺的工具之一。 一般來說,在APR工具中,電路元件係利用兩種不同 的區塊進行規劃,其中一種稱之為標準區塊(sundard cell),顧名思義,標準區塊係為一種標準化的區塊,其具 有特定的大小以及固定的電源規劃方式,其係用來規割二
些常用的標準電路元件,譬如正反ϋ、邏輯閘等等,如此 來APR工具便可將多個標準區塊整齊地排列於晶片區 域中;而另-種則稱之為巨集區塊⑽⑽b丨。ek),巨集區 塊與標準區塊有所不同’其不具有固定的大小,其係用來 規劃一些電路設計者所設計的特定功能電路嬖如 SRAM、ADC等等電路。 然而,雖然APR工具可 準區塊與標準區塊適當地 以依循—定的繞線規則,將標 規劃於晶片區域的適當位置 6 1376615 中’並且繪出其電源供應網(p〇wer mesh),但是,由於APR 工具只能制式地進行規劃,細節的部分仍仰賴人工進行手 動調整。因此,APR工具仍有相當大的改進空間。 在此請參閱第1圖,第1圖為習知APR工具所規劃之 標準區塊1〇〇與標準區塊電源供應線(standarcl cell power trunk)l 10、120的立體圖。一般來說,在傳統Αρ^工具的 規劃原則下’如第1圖所示’標準區塊丨〇 〇的兩側會各有 一條水平方向的標準區塊電源供應線丨丨〇、1 2 〇,其中電源 ® 供應線11 0係用來將外部電源VDD傳遞至標準區塊1 〇〇, 而電源供應線1 20則用來將地電源vss傳遞至標準區塊 100 ° 請繼續參閱第2圖’第2圖繪出了第1圖之標準區塊 100,標準區塊電源供應線丨丨0、12〇,以及位於標準區塊 100上層的電源供應網200之立體圖。在此請注意,爲了 簡便起見,於第2圖中,僅繪出三排標準區塊1 〇〇,然而, 貫際晶片上的標準區塊1 〇 〇可以更多。如第2圖所示,位 Φ 於下層的部份即為第1圖所示的標準區塊與標準區塊電源 供應線11 0、1 20 ’而上層的部分則為習知APR工具所規 劃出的電源供應網2 0 0。如第2圖所示,電源供應網2 〇 〇 具有水平的電源供應線210以及垂直的電源供應線22〇, 其中’垂直電源供應線2 2 0與水平電源供應線2 1 〇位於不 同的金屬層’且垂直電源供應線2 2 0係位於水平電源供應 線2 1 0的上層,其中,水平電源供應線2丨〇與垂直電源供 應線2 2 0彼此垂直而形成一矩陣;此外,水平電源供應線 7 1376615 210包含複數條彼此交錯配置之電源線211與接地線 212’垂直電源供應線220亦包含複數條彼此交錯配置之 電源線221與接地線222。 此外,電源線2 11、22 1須耦接至外部電源(未顯示於 圖中),並且電源線211、221須透過穿孔(via)及插塞(via plug)23 0耗接至前述的標準區塊電源供應線11〇,以將外 部電源所提供的電墨VDD導入標準區塊中1〇〇;另一方面, 電源線2 1 2、222亦須輕接至地電壓vss,且須透過穿孔及 插塞2 3 0耗接至標準區塊電源供應線丨2 〇,以將地電壓導 入標準區塊中1 〇〇。在此請注意’爲了簡便說明,第2圖 並未繪出水平電源供應線210與標準區塊電源供應線 11 〇、1 20之間的穿孔230 ;又’一般來說,水平電源供應 線210與垂直電源供應線22〇中之同電位的電源供應線之 間(例如2 11及22 1之間、22 1及222之間),亦會於交會重 豐之處透過穿孔及插塞相互連接,但是於第2圖中為了簡 便說明,亦未顯示出》 在此請注意’由於外部電源VDD/地電源Vss必須導入 標準區塊1 〇〇中,一般會適當地設計外部電源至標準區塊 100之間的電阻值’以使整體電路得到較佳的效能,·而外 #電源至標準區塊1 0 0之間的電阻值與穿孔/插塞的數目 直接相關;如業界所習知,穿孔/插塞的數目越多,代表外 ^電源至標準區塊丨〇〇之間的電阻值可藉由電阻的並聯效 應而降低。因此,穿孔/插塞所能配置的位置至關重要,由 月1J述可知,能配置穿孔/插塞的位置越多,便代表電阻值的 8 1376615 可調範圍越大。因此,一般在APR工具的繞線規則中,經 常設計成在電源供應線2 10/220與標準區塊電源供應線 11 0/120的重疊處,以及電源供應線2 1 〇與電源供應線220 的重疊處’皆建置穿孔及插塞進行連接;然而,這樣的設 計卻會造成一些問題。 在此請參閲第3圖,第3圖為標準區塊電源供應線 11 0、1 20與上層的標準區塊電源供應網200的側視圖《於 第3圖中,由於水平電源供應線2丨〇位於垂直電源供應線 • 220的下層,因此水平電源供應線2丨〇能不受阻礙地藉由 穿孔/插塞230耦接至標準區塊電源供應線11〇/12〇,因此 月_j述的繞線機制並不會遭遇太大的問題。但是,對於垂直 電源供應線220來說,由於上層的電源供應線22〇與標準 區塊電源供應線11 〇、1 20之間有可能遭到水平的電源供 應線2 1 0阻擋’因此位於上層的電源供應線22〇不見得能 夠藉由穿孔及插塞耦接至下方的標準區塊電源供應線 11 0、12 0,如此一來,便限制了穿孔/插塞的置放位置。如 • 第3圖中’繪有圖形’’X”的穿孔/插塞23〇代表無法設置的 穿孔/插塞;亦即,原本必須由上層垂直電源供應線22 1/222 連接到下方的標準區塊電源供應線丨丨〇/丨2 〇的穿孔/插塞 230會受到水平垂直電源供應線21〇的阻擋而無法設置。 此外,前述的結構還會具有另一個問題:除了水平電 源供應線2 1 0會擋住垂直電源供應線22〇與下層電源供應 線110/120之連接路徑的缺點之外,水平電源供應線2ι〇 的位置與寬度本身便會受到很多限制,方能達成前述的耗 1376615 接機制。舉例來說,若水平電源供應線2 I 0的位置不佳且 寬度過大’可能會同時遮蓋對應不同電性的標準區塊電源 供應線110、12〇,使得標準區塊電源供應線u〇、ι2〇無 法同時直接由上方的水平電源供應線2 1 0或垂直電源供應 線220取得電壓vdd與地電壓Vss;由前述可知,水平電 源供應線210的位置與寬度必須要適當的設計,才不會造 成上述的問題,如此便降低了繞線的彈性,並且使得繞線 設計更為複雜。 因此’業者必須開發出新的繞線規則以及佈局方式, 以解決前述的問題。 【發明内容】 因此,本發明的主要目的之一在於提供一種ApR工具 之,矣線規則以及其相關積體電路佈局方式,以規劃出一種 新的裇準區塊電源供應線,進而解決習知技術的問題。 一種電源供應網之規劃方法,其應用於—積體電路 中,該積體電路包含有至少一標準區塊(standard cel丨)以及 該in準區塊之電源供應線,該標準區塊之電源供應線係耦 f至該標準區塊且對應於一第一方向,該電源供應網之規 劃方法包含有:定義一電源供應網,該電源供應網包含有 沿著該第一方向發展之第一複數條電源供應線(power _讣)以及沿著一第二方向發展之第二複數條電源供應 線’該第一複數條電源供應線係位於一第一金屬層,該第 二複數條電源供應線係位於一第二金屬層;以及於一第三 1376615 金屬層定義一輔助連接網,該辅助連接網包含有沿著該第 二方向發展之複數條輔助連接線;其中該第二金屬層係 位於該第—金屬層之上,以及該第三金屬層位於該第一金 屬層之下。
一種積體電路,其包含有:一標準區塊(standard “11); 準區《電源供應《,該標準區塊電源供應線係 輕接至該標準區塊且對應於一第—方向;一電源供應 網’其包含有對應該第—方向之第—複數條電源供應線 (Ρ〇·则叫以及對應一第二方向之第二複數條電源供應 線,該第-複數條電源供應線形成於一第—金屬層,該第
辅助連接網包含有對應該 二複數條電源供應線形成於—第 接網,形成於一第三金屬層,該 第二方向之複數條辅助連接線;其中該第二金屬層係位 於》玄第金屬層之上,以及該第三金屬層位於該第—金屬 層之下。 本發明可規劃出較佳的電路繞線方法並將其實作於 APR工具中,以設計出較佳的電路佈局以避免穿孔/插塞 被下層電源供應線阻擋的愔 度况並且可以使得水平電源供 應線的位置與寬度不再受眼 个丹又限’如此不但提升了繞線設計的 彈性,也使得繞線設計上 T上了以錯由一定的規則達成之。 【實施方式】 第4圖為本發明標準區塊丨〇〇上 助連接網400之一實施例的示意 在此請參閱第4圖, 層的電源供應網200與輔 1376615 圖。於第4圖中’標準區塊1〇〇與標準區塊電源供應線 110、120與第1圖繪示的標準區塊1〇〇與標準區塊電源供 應線110、120具有相同的結構與功能,故不另贅述於此。 在此6青注思,爲了簡便起見,於第4圖中,僅繪出三排標 準區塊1 00,然而,實際晶片上的標準區塊100可以更多。 在此請注意’於本實施例中,標準區塊1 〇〇上層除了 具有電源供應網200之外,尚具有一輔助連接網4〇〇。相 同地,電源供應網200與第2圖所示的電源供應網200相 • 同,具有水平的電源供應線21〇以及垂直的電源供應線 220 ’且水平的電源供應線2丨〇以及垂直的電源供應線22〇 彼此之間以穿孔/插塞23 1 /232相互耦接。其中,爲了清楚 標明電性,於第4圖中,穿孔/插塞23丨係用來進行各電源 線的連接(代表其電壓對應vDD),而穿孔/插塞232係用來 進行各接地線的連接(代表其電壓對應地電位vss) 如前所述,若標準區塊丨〇〇上層僅具有電源供應網 200 ,水平電源供應線2丨〇可能會阻擋住垂直電源供應線 φ 22〇與標準區塊電源供應線110、丨2〇彼此之間的電連接(亦 即限制了垂直電源供應線22〇與標準區塊電源供應線 11 0、1 20彼此之間的穿孔位置),並且水平電源供應線2】〇 的位置會觉到限制。因此,於本實施例中,除了電源供應 網200之外,另於電源供應網2〇〇與標準區塊電源供應線 110、120之間建構一層輔助連接網4〇〇,以輔助電源供應 網200與標準區塊電源供應線丨〖〇、丨2〇彼此之間的電連 接。於本實施例中’輔助連接網400係透過穿孔/插塞 1 1376615 231/232與水平電源供應線210相互電連接,並且其中包 含有複數條與垂直電源供應線220同屬垂直發展的輔助連 接線410。 如此一來,藉由輔助連接網400中之輔助連接線41〇, 水平電源供應線2 1 0便可成功地耦接到下層的標準區塊電 源供應線1 1 0/1 2 0 ;如第4圖所示,於本實施例中,辅助 連接線410會分別藉由穿孔/插塞231/232連接到標準區塊 電源供應線11 0/1 20,此時,由於與垂直電源供應線22〇 同屬垂直發展的輔助連接線410與水平發展的標準區塊電 源供應線1 1 0/1 2 0之間係相互垂直,且彼此之間並沒有其 他東西阻隔,因此可以順利地藉由穿孔/插塞23 1/232相互 耦接;此外,辅助連接線410與水平電源供應線21〇亦利 用穿孔/插塞23 1 /232彼此相互連接,如此一來,便可使水 平電源供應線210連接到標準區塊電源供應線n〇/12〇, 以將外部電源導入標準區塊丨〇〇中。 此外’由於水平電源供應線210與垂直電源供應線22〇 兩者會輕接在一起’因此,即使輔助連接線41〇與垂直電 源供應線220並未直接耦接,垂直電源供應線220亦會透 過水平電源連接線210與辅助連接線410搞接至下方的標 準區塊電源供應線110/120。 或者,於本發明之另一實施例中,亦可利用穿孔/插塞 23 1/232將輔助連接線41〇與垂直電源供應線22〇相互耦 接(未顯示於圖中),如此一來,也可使垂直電源供應線22〇 直接藉由輔助連接線410耦接至標準區塊電源供應線 1376615 110/120 〇 在此請參閱第5圖’第5圖為第4圖的側視圖β於第 5圖可以清楚見到’垂直電源供應線220可藉由複數個穿 孔/插塞23 1/232,透過水平電源連接線210與輔助連接線 410而耦接至下方的標準區塊電源供應線ι10/12〇。 此外,在此請注意,前述的結構對於本發明具有通常 知識者應不難實作,由於在先進製程中,位於標準區塊1〇〇 上層的金屬層往往都超過三層,因此,業者可以依據不同 ^ 的需求任意選用二個金屬層來建置前述的電源供應網2〇〇 與輔助連接網400。舉例來說,由於標準區塊電源供應線 110' 120 —般位於金屬層Ml,因此,業者可採用金屬層 M4'M5、M6來進行前述電源供應網200與輔助連接網4〇〇 的建置。 在此ό青注思’為了降低因導入輔助連接網4 〇 〇所耗費 的繞線資源(routing resource),於本發明之一較佳實施例 中,輔助連接線410的寬度大致等於一個插塞的寬度;亦 • 即,這樣的設計可以釋放較低層的金屬層空間,由於較低 層的金屬層空間較為寶貴,可用來作為電路中其他部份的 繞線連接之用,因此於較低的金屬層(譬如前述的金屬層 M4)中建置寬度較乍的輔助連接線41〇的做法會有釋放較 低金屬層空間的好處。 此外,由於水平電源供應線21〇與垂直電源供應線22〇 皆藉由輔助連接網400耦接到下層的標準區塊金屬連接線 120因此,水平電源供應線21 0的位置與寬度便不 1376615 會受到前述的限制。舉例來說,即使水平電源供應線21〇 的寬度較大而同時遮蓋了下方的標準區塊電源供應線 110、120,但由於水平電源供應線210係藉由輔助連接網 400耦接到標準區塊金屬連接線11〇、12〇,因此這樣的機 制也不會影響到標準區塊電源供應線丨1〇、12〇的電性(亦 即標準區塊電源供應線11〇、12〇亦可直接透過穿孔從上 方的辅助連接網400取得電壓vDD與地電位vss)。 根據前面的揭露,業者應可將其實作於APr工具中, 以建立一種新的繞線規則。在此請參閱第6圖,第6圖為 本發明APR工具所執行之規劃方法的一實施例流程圖。其 包含下列步驟: 步驟600 :定義一標準區塊1〇〇以及其電源供應線11〇、 120 ; 步驟610:於該標準區塊1〇〇之上層,定義一電源供應網, 該電源供應網係包括沿垂直方向發展之複數條電源供 應線結構210及沿水平方向發展之複數條電源供應線 結構220,並分別設置於不同之金屬層; 步驟620 ·於橾準區塊i 〇〇的電源供應線丨1 〇、工與前述 的電源供應網之間,另定義一輔助連接網4〇〇 ;該輔 助連接網400包含有沿水平方向發展之複數條連接線 410 ; 步驟630 :進行該輔助連接網與電源供應線之電連接,以 及進行忒輔助連接網與電源供應網的電連接。於本實 施例中,該連接步驟係於該電源供應網與該輔助連接 1376615 網之垂直相交的重疊區域,以及輔助連接網與電源供 應線之垂直相交的重疊區域,以穿孔及插塞形成。
首先,可以先如習知的方式繪出一般的標準區塊標 準區塊電源供應線(步驟610)、與電源供應網(步驟62〇), 接著再於電源供應網與標準區塊電源供應線之間繪出前 面所揭露的輔助連接網(步驟630),最後,再將標準區塊 電源供應線、電源供應網、與辅助連接網藉由穿孔耦接即 可(步驟640)。揭露至此,本領域具有通常知識者應可理 解,故APR工具的詳細程式碼便不贅述於此。 _在此請注意,由於本發明必須多採用一層金屬層來進 行輔助連接網的規劃,因此輔助連接網僅規劃於標準區塊
上方’而較複雜的巨集區塊上方則不進行輔助連接網的規 劃,然而,這樣的作法僅為―實施例,而非本發明的限制。 相較於習知技術’本發明可規劃出較佳的電路繞線方 法,並將其實作於APRqt,以設計出較佳的電路佈 局,以避免穿孔被下層電源供應線阻擋的情況,並且可以 使得水平電源供應線的位置與寬度不再受限,如此不_提 升了繞線設計㈣彳生’也使得繞線設計上可以藉由一定的 規則達成之。 ’但並不因此限定本發明 曰’該行業者可進行各種 以上雖以實施例說明本發明 之範圍’只要不脫離本發明之要 變形或變更。 1376615 電 【圖式簡單說明】 第1圖為習知APR工具所規劃之標準區 源供應線的立體圖。 塊與標準區塊 第3圖為第2圖的側視圖。 第4圖為本發明標準區塊上層 接網之一實施例的示意圖。 的電源供應網與輔助連
第5圖為第4圖的側視圖。 第6圖為本發明ApR工具所執行之規劃方法的一實施
【主要元件符號說明】 100 標準區塊 110、120 標準區塊電源供應線 200 電源供應網 210、220 電源供應線 211 ' 221 電源線 212 ' 222 電源線 230 ' 231 ' 232 穿孔 400 輔助連接網 410 辅助連接線
Claims (1)
1376615 w年$月丨丨曰修正本 拾、申請專利範圍: 1. 一種電源供應網之規劃方法,係利用一自動佈局佈線 . (automatic placement and routing)工具來實施,其應用於一積體 電路中,該積體電路包含有至少一標準區塊(standard cell)以及 該標準區塊之電源供應線,該標準區塊之電源供應線係耦接至 該標準區塊且對應於一第一方向,該電源供應網之規劃方法包 含有: 定義一電源供應網,該電源供應網包含有沿著該第一方向發展 • 之第一複數條電源供應線(power mesh)以及沿著一第二 方向發展之第二複數條電源供應線,該第一複數條電源供 應線係位於一第一金屬層,該第二複數條電源供應線係位 於一第二金屬層;以及 於一第三金屬層定義一輔助連接網,該輔助連接網包含有沿著 該第二方向發展之複數條輔助連接線; 其t該第二金屬層係位於該第一金屬層之上,以及該第三金屬 層位於該第一金屬層之下;以及 • 其中該些輔助連接線係利用穿孔(via)直接耦接至該第二金屬 層。 " 2.如申請專利範圍第1項所記載之電源供應網之規劃方法,其另 包含有: 耦接該電源供應網至一外部電源,並且耦接該電源供應網至該 標準區塊之電源供應線,以使該外部電源透過該電源供應 網以及該標準區塊之電源供應線輸入至該標準區塊。 1 1376615 3. 如申請專利範圍第2項所記載之電源供應網之規劃方法,其另 包含有: . 將該複數條辅助連接線耦接至該標準區塊之電源供應線與該 電源供應網。 4. 如申請專利範圍第3項所記載之電源供應網之規劃方法,其中 將該複數條辅助連接線耦接至該電源供應網之步驟包含有: 將該複數條輔助連接線耦接至該第一複數條電源供應線。 5. 如申請專利範圍第3項所記載之電源供應網之規劃方法,其中 • 將該複數條辅助連接線耦接至該電源供應網之步驟包含有: 將該複數條輔助連接線耦接至該第二複數條電源供應線。 6. 如申請專利範圍第2項所記載之電源供應網之規劃方法,其中 將該複數條辅助連接線耦接至該標準區塊之電源供應線之步 驟包含有z 利用穿孔(via)將該複數條輔助連接線耦接至該標準區塊之電 源供應線。 7. 如申請專利範圍第6項所記載之電源供應網之規劃方法,其中 •將該複數條輔助連接線中每一條輔助連接線之寬度大體上 (substantially)等於穿孔寬度。 8. 如申請專利範圍第1項所記載之電源供應網之規劃方法,其另 包含有: 耦接該第一複數條電源供應線至該第二複數條電源供應線。 9. 一種積體電路,其包含有: 一標準區塊(standard cell); 一標準區塊電源供應線,該標準區塊電源供應線係耦接至該標 19 1376615 準區塊且對應於一第一方向; • 一電源供應網,其包含有對應該第一方向之第一複數條電源供 • 應線(power mesh)以及對應一第二方向之第二複數條電 源供應線,該第一複數條電源供應線形成於一第一金屬 層,該第二複數條電源供應線形成於一第二金屬層;以及 一輔助連接網,形成於一第三金屬層,該輔助連接網包含有對 應該第二方向之複數條輔助連接線; 其中該第二金屬層係位於該第一金屬層之上,以及該第三金屬 • 層位於該第一金屬層之下;以及 其中該些輔助連接線係利用穿孔(via)直接耦接至該第二金屬 層。 10. 如申請專利範圍第9項所記載之積體電路,其中該電源供應網 耦接至一外部電源與該標準區塊電源供應線,以使該外部電源 能透過該電源供應網以及該標準區塊電源供應線輸入至該標 準區塊。 11. 如申請專利範圍第10項所記載之積體電路,其中該複數條輔 Φ 助連接線耦接至該標準區塊電源供應線與該電源供應網。 12. 如申請專利範圍第11項所記載之積體電路,其中該複數條輔 '助連接線耦接至該第二複數條電源供應線。 13. 如申請專利範圍第11項所記載之積體電路,其中該複數條輔 助連接線耦接至該第一複數條電源供應線。 14. 如申請專利範圍第11項所記載之積體電路,其中該複數條輔 助連接線係藉由穿孔(via)耦接至該標準區塊電源供應線。 20 1376615 15. 如申請專利範圍第14項所記載之積體電路,其中將該複數條 輔助連接線中每一條輔助連接線之寬度大體上(substantially) 等於穿孔寬度。 16. 如申請專利範圍第9項所記載之積體電路,其中該第一複數條 電源供應線耦接至該第二複數條電源供應線。
21
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097103381A TWI376615B (en) | 2008-01-30 | 2008-01-30 | Power mesh managing method utilized in an integrated circuit |
| US12/359,911 US8266568B2 (en) | 2008-01-30 | 2009-01-26 | Power mesh management method |
| US13/568,228 US8413100B2 (en) | 2008-01-30 | 2012-08-07 | Power mesh managing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW097103381A TWI376615B (en) | 2008-01-30 | 2008-01-30 | Power mesh managing method utilized in an integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200933422A TW200933422A (en) | 2009-08-01 |
| TWI376615B true TWI376615B (en) | 2012-11-11 |
Family
ID=40900432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW097103381A TWI376615B (en) | 2008-01-30 | 2008-01-30 | Power mesh managing method utilized in an integrated circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US8266568B2 (zh) |
| TW (1) | TWI376615B (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5603768B2 (ja) | 2010-12-28 | 2014-10-08 | 株式会社東芝 | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
| US8742618B2 (en) * | 2011-03-25 | 2014-06-03 | Mediatek Inc. | Method for designing power distribution network of circuit system and related circuit system |
| JP5554303B2 (ja) * | 2011-09-08 | 2014-07-23 | 株式会社東芝 | 半導体集積回路および半導体集積回路の設計方法 |
| DE102012219661A1 (de) * | 2012-10-26 | 2014-04-30 | Ihp Gmbh - Innovations For High Performance Microelectronics / Leibniz-Institut Für Innovative Mikroelektronik | Individualisierte Spannungsversorgung von Bauelementen integrierter Schaltungen alsSchutzmaßnahme gegen Seitenkanalangriffe |
| JP6342165B2 (ja) * | 2014-01-24 | 2018-06-13 | ルネサスエレクトロニクス株式会社 | 半導体装置及びioセル |
| US9070552B1 (en) * | 2014-05-01 | 2015-06-30 | Qualcomm Incorporated | Adaptive standard cell architecture and layout techniques for low area digital SoC |
| KR102383650B1 (ko) | 2015-06-04 | 2022-04-06 | 삼성전자주식회사 | 반도체 장치 |
| US10740531B2 (en) | 2016-11-29 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit, system for and method of forming an integrated circuit |
| US11347925B2 (en) * | 2017-05-01 | 2022-05-31 | Advanced Micro Devices, Inc. | Power grid architecture and optimization with EUV lithography |
| KR102601866B1 (ko) * | 2019-01-16 | 2023-11-15 | 에스케이하이닉스 주식회사 | 반도체 장치 |
| CN112287631B (zh) * | 2019-07-11 | 2024-07-26 | 瑞昱半导体股份有限公司 | 电源金属线规划方法 |
| KR102899035B1 (ko) * | 2020-04-29 | 2025-12-12 | 삼성전자주식회사 | 반도체 장치 |
| CN116502590B (zh) * | 2023-06-29 | 2023-09-22 | 芯耀辉科技有限公司 | 芯片电源连接网络组件及集成电路模组 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0727968B2 (ja) * | 1988-12-20 | 1995-03-29 | 株式会社東芝 | 半導体集積回路装置 |
| JP3212915B2 (ja) * | 1997-08-08 | 2001-09-25 | ローム株式会社 | 半導体集積回路装置 |
| US6657130B2 (en) * | 2001-09-20 | 2003-12-02 | International Business Machines Corporation | Electrical and physical design integration method and apparatus for providing interconnections on first level ceramic chip carrier packages |
| US6674176B2 (en) * | 2002-02-20 | 2004-01-06 | Lsi Logic Corporation | Wire bond package with core ring formed over I/O cells |
| US6925627B1 (en) * | 2002-12-20 | 2005-08-02 | Conexant Systems, Inc. | Method and apparatus for power routing in an integrated circuit |
| US7398489B2 (en) * | 2005-04-06 | 2008-07-08 | Lsi Corporation | Advanced standard cell power connection |
| CN100468735C (zh) * | 2006-08-25 | 2009-03-11 | 威盛电子股份有限公司 | 集成电路的电源地网络及其布置方法 |
| US8063415B2 (en) * | 2007-07-25 | 2011-11-22 | Renesas Electronics Corporation | Semiconductor device |
| JP2010219332A (ja) * | 2009-03-17 | 2010-09-30 | Toshiba Corp | 多層配線層の電源配線構造およびその製造方法 |
-
2008
- 2008-01-30 TW TW097103381A patent/TWI376615B/zh active
-
2009
- 2009-01-26 US US12/359,911 patent/US8266568B2/en active Active
-
2012
- 2012-08-07 US US13/568,228 patent/US8413100B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| TW200933422A (en) | 2009-08-01 |
| US8266568B2 (en) | 2012-09-11 |
| US20090193271A1 (en) | 2009-07-30 |
| US20120304144A1 (en) | 2012-11-29 |
| US8413100B2 (en) | 2013-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI376615B (en) | Power mesh managing method utilized in an integrated circuit | |
| TW201240015A (en) | Power routing in standard cells | |
| JP2017191598A (ja) | Ic設計のカスタムレイアウトを容易にする方法、非一時的なコンピュータ読取可能な記憶媒体、およびマルチゲート素子のカスタムレイアウトを容易にする方法 | |
| TWI445150B (zh) | 電源供應網之規劃方法 | |
| CN105488244B (zh) | 用于设计半导体装置的方法和系统 | |
| JP6208350B2 (ja) | クリティカル技術ピッチ整合をもつsoc設計 | |
| JP2002334933A (ja) | タップ・セルを有する集積回路及び集積回路にタップ・セルを配置するための方法 | |
| US9436792B2 (en) | Method of designing layout of integrated circuit and method of manufacturing integrated circuit | |
| US9245076B2 (en) | Orthogonal circuit element routing | |
| JP2001306641A (ja) | 半導体集積回路の自動配置配線方法 | |
| CN113111621A (zh) | 半导体装置和半导体装置制造方法 | |
| TWI357143B (en) | Power mesh management method utilized in an integr | |
| CN112100967B (zh) | 一种标准单元版图、标准单元库版图及布线方法 | |
| CN112257357B (zh) | Fpga芯片顶层电路的构建方法、装置及存储介质 | |
| US20070294656A1 (en) | Deterministic System and Method for Generating Wiring Layouts for Integrated Circuits | |
| JP2007286691A (ja) | 集積回路設計装置 | |
| CN101546345A (zh) | 电源供应网的规划方法及其相关集成电路 | |
| US10210301B2 (en) | System and method for implementing and validating star routing for power connections at chip level | |
| US7526744B2 (en) | Integrated circuit design method for efficiently generating mask data | |
| Paul et al. | Broadband modeling of high-frequency microwave devices | |
| CN104050311B (zh) | 用于自对准双图案化的任意金属间隔的系统和方法 | |
| US20200201954A1 (en) | Method of designing a layout for a semiconductor integrated circuit | |
| CN116305679B (zh) | 电力系统二次设备原理图辅助布线及材料清册生成方法 | |
| US8495551B2 (en) | Shaping ports in integrated circuit design | |
| CN1897275B (zh) | 半导体集成电路装置 |