[go: up one dir, main page]

TWI376030B - Method and structure for reducing cracks in a dielectric layer in contact with metal - Google Patents

Method and structure for reducing cracks in a dielectric layer in contact with metal Download PDF

Info

Publication number
TWI376030B
TWI376030B TW097108315A TW97108315A TWI376030B TW I376030 B TWI376030 B TW I376030B TW 097108315 A TW097108315 A TW 097108315A TW 97108315 A TW97108315 A TW 97108315A TW I376030 B TWI376030 B TW I376030B
Authority
TW
Taiwan
Prior art keywords
metal layer
metal
layer
contact
refractory
Prior art date
Application number
TW097108315A
Other languages
English (en)
Other versions
TW200845361A (en
Inventor
Barry J Liles
Colin S Whelan
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of TW200845361A publication Critical patent/TW200845361A/zh
Application granted granted Critical
Publication of TWI376030B publication Critical patent/TWI376030B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/694Electrodes comprising noble metals or noble metal oxides
    • H10W20/48
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10D1/692Electrodes
    • H10D1/696Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H10P95/00
    • H10W20/496
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/906Dram with capacitor electrodes used for accessing, e.g. bit line is capacitor plate

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

1376030 九、發明說明 【發明所屬之技術領域】 本發明係槪括地關於與金屬接觸之介電層且更特別者 關於與積體電路中所用金屬接觸的介電層。 【先前技術】 如技藝已知者,常使用介電層與金屬接觸一種此等應 用係在電容器中諸如用在積體電路中者,諸如整體微波積 體電路(MMICs)。於此等MMICs中,活性裝置可能連接 到電容器。一種此等電容器爲金屬-絕緣體-半導體(MIS) 電容器。圖1中顯示出用在GaN MM 1C中的一種此等電容 器結構。於此,一層氮化鎵沈積在絕緣性基板,諸如矽、 砷化鎵或碳化矽之上。電容器包括一下電極,其係由一下 鈦層,一在該下鈦層上的鉑層,及在該鉑層上一相當厚, 例如,1 5 00奈米厚的金屬所構成。一介電膜,諸如,氮 化矽,用爲該電容器的介電層。該電容器的上電極包括在 該介電層上的下鈦層,在該鈦層上的鉑層,及在該鉑層上 一相當厚,例如’ 10 00奈米厚的金屬。經提及者,該底 部金屬可爲Ti/Au或僅爲Au。 如技藝中已知者,有許多程序步驟係具有溫度循環者 。例如,SiN沈積爲約3 00 °C且每一光刻版印刷步驟可爲 1 5 0 °C或類似者;典型地在程序結束時也有穩定化烘烤; 且最後,黏接程序(焊接)典型地爲280-320。(:。 我們注意到金的熱膨脹係數還大於GaN的熱膨脹係 < S ) -4- 1376030 數且其結果係可延性的金屬在熱循環中不可逆地變形。真 正的變形形狀取決於電容器形狀及其在晶片上的位置,但 在蓋金膜邊緣的介電膜經熱循環應力處理後,該邊緣常向 內傾斜。我們對電容器介電層中的裂縫之SHE相片所作 檢視顯示出所觀察到的裂縫之發生常源自該金膜的邊緣。 ' 先前的嘗試包括改變電容器的形狀和佈置(將角落圓 化等)。此等改變有幫助但都不能消除裂縫。 【發明內容】 根據本發明,提供一種結構,其包括:一介電層;和 一金屬結構,其經配置成與該介電層接觸。該金屬結構包 括:一第一金屬層;一耐火性金屬層,其經配置成與該第 一金屬層接觸;和一第三金屬層,其係配置成與該第二金 屬層接觸。 於一具體實例中,該第一金屬層爲由金、銀、銅及鋁 φ 所組成的群組中之金屬。 於一具體實例中,該第三金屬層爲由金、銀、銅及鋁 所組成的群組中之金屬。 ' 於一具體實例中,該耐火性金屬層爲由鈦、鎢、鉬及 鉻所組成的群組中之金屬。 於一具體實例中,提供一種半導體結構,其包括:一 基板;一介電層,其經配置在基板之上;及一金屬結構, 其經配置成與該介電層接觸。該金屬結構包括:一第一金 屬層;一第二金屬層,其經配置成與該第一金屬層接觸,
-5- < S 1376030 該第二金屬層比該第一金屬層更硬挺;一第三金屬層,其 係配置在該第二金屬層之下且與其接觸,該第二金屬層比 該第三金屬層更硬挺。 於一具體實例中,該第一和第三金屬層爲金且該第二 金屬層爲鈦。在此結構之下,分布在金層上的薄鈦層係經 包括以使金層硬挺且減低因熱循環所產生的永久變形。減 低底部電極的變形可消除介電層的裂縫。如此,我們辨識 出若以硬挺金屬膜取代典型使用的延展性金屬膜(如,純 銅、鋁、銀或金),可以消除在微電子結構中通常使用的 金屬膜上沈積的介電膜之熱循環中之裂縫。使延展性金屬 膜(諸如純金)硬挺同時保持導電性的一種方法爲將延展性 金屬層與硬挺金屬層(諸如鈦、鉻或鉬),即與比該延展性 金屬更硬挺的金屬層,交錯配置。 於一具體實例中,包括一附加金屬,其中該介電層係 經配置在該金屬結構與該附加金屬之間》 於一具體實例中,該附加金屬包括一第二金屬結構且 其中該第二金屬結構包括:一第四金屬層;一第五金屬層 ,其經配置在該第四金屬層之上且與其接觸,該第五金屬 層比該第四金屬層更硬挺;一第六金屬層,其係配置在該 第五金屬層之上且與其接觸,該第五金屬層比該第六金屬 層更硬挺。 於一具體實例中,該第二金屬層爲耐火性金屬。 於一具體實例中,該第一金屬層爲由金、銀、銅及鋁 所組成的群組中之金屬。 -6- 1376030 於一具體實例中,該第三金屬層爲由金、銀、銅及|g 所組成的群組中之金屬。 於一具體實例中,該耐火性金屬層爲由鈦、鎢、鉬及 鉻所組成的群組中之金屬。 於一具體實例中,提供一種電容器。該電容器包括: 一介電層;一金屬結構,其經配置成與該介電層接觸。此 金屬結構包括:一第一金屬層;一第二金屬層,其經配置 在該第一金屬層之上且與其接觸,該第二金屬層比該第一 金屬層更硬挺;一第三金屬層,其係配置在該第二金屬層 之上且與其接觸,該第二金屬層比該第三金屬層更硬挺; 及一附加金屬,其中該介電層係經配置在該金屬結構與該 附加金屬之間。 於一具體實例中,該電容器包括一附加金屬結構且其 中該第二金屬結構包括:一第四金屬層;一第五金屬層, 其經配置在該第四金屬層之上且與其接觸,該第五金屬層 比該第四金屬層更硬挺;一第六金屬層,其係配置在該第 五金屬層之上且與其接觸,該第五金屬層比該第六金屬層 更硬挺。 於一具體實例中,該電容器的第二金屬層爲耐火性金 屬。 於一具體實例中,該電容器的該第一金屬層爲由金、 銀、銅及鋁所組成的群組中之金屬。 於一具體實例中,該電容器的該第三金屬層爲由金、 銀、銅及鋁所組成的群組中之金屬。 1376030 於一具體實例中,該電容器的該耐火性金屬爲由鈦、 鎢、鉬及鉻所組成的群組中之金屬。 根據本發明另一特點,提供一種減少介電層中的裂縫 之方法。該方法包括:沈積一金屬結構,其係與該介電層 接觸,此金屬結構包括:一第一金屬層;一耐火性金屬層 ,其經配置在該第一金屬層之上且與其接觸;一第三金屬 層,其係配置在該耐火性金屬層之上且與其接觸。 於一具體實例中,該第一金屬層爲由金、銀、銅及鋁 所組成的群組中之金屬。 於一具體實例中,該第三金屬層爲由金、銀、銅及鋁 所組成的群組中之金屬。 於一具體實例中,該耐火性金屬層爲由鈦、鎢、鉬及 鉻所組成的群組中之金屬。 下面要在所附圖式和說明部份中陳述本發明一或多個 具體實例之細部。本發明的其他特點、目的、和優點可從 說明部份和圖式,及從申請專利範圍獲得明白。 【實施方式】 詳細說明 至此參照圖2,顯示出一半導體結構10諸如可用於 微波積體電路(MMIC)中者。此處,顯示出用於此種MMIC 的電容器12,其具有經沈積在絕緣性基板16諸如矽、藍 寶石、鑽石或碳化矽上的氮化鎵層14。 電容器12包括由傳導性結構20構成的下電極。該結 -8- (S ) 1376030 構20包括一下鈦層21’於此爲50奈米厚’且與該氮化 鎵層14接觸;一鉑層22’於此爲100奈米厚’其係在該 下鈦層21之上且與彼接觸;及一層合結構包括插置的金 屬與鈦層。要注意者,與鈦相比,金爲延展性材料。金比 較高彈性(更硬挺)的鈦較不具彈性(較不硬挺)。 更特別者,於此的層合結構包括—下金屬26’於此 爲500奈米厚,(更常者大於1〇〇奈米),其係在鈾層21 之上且與彼接觸;一鈦層30,於此爲50奈米厚(更常者 大於10奈米),其係在層26之上且與彼接觸;一金屬32 ,於此爲500奈米厚(更常者大於1〇〇奈米)’其係在層30 之上且與彼接觸;一鈦層36’於此爲50奈米厚(更常者 大於10奈米),其係在層32之上且與彼接觸;一金屬36 ,於此爲500奈米厚(更常者大於1〇〇奈米)’其係在層 之上且與彼接觸:及一鈦層38’於此爲50奈米厚(更常 者大於10奈米),其係在層36之上且與彼接觸。必須了 解者,可以使用其他金屬諸如耐火金屬’包括鶴、鉻或鉬 ,來取代鈦。另外,可以使用其他的高導電性延展性材料 諸如銀、鋁或銅來替代金。再者,在該層合結構中可以使 用更多或更少的層且可以使用此等層的其他厚度。此處’ 在傳導結構中的諸層係經電子束沈積,不過也可以使用其 他沈積諸如濺鍍。 電容器12具有一介電層40,於此爲,例如,200奈 米厚(更常者在從50奈米至500奈米範圍內者)之氮化矽 層。必須提及者,其他介電性材料,諸如Si02和氧氮化 -9- 1376030 砍,也可以使用。電容器12的上電極爲一傳導性結構50 。該傳導性結構50包括一下鈦層52,於此爲50奈米厚( 更常者大於10奈米),其係在該介電層40之上且與彼接 觸:一隨意的鉑層54,於此爲100奈米厚(更常者大於10 奈米),其係在下鈦層52之上且與彼接觸;及一層合結構 ,其包括交插的金屬和鈦層。要提及者,金相較於鈦爲一 種延展性材料。金比高彈性(更硬挺)鈦,爲較低彈性(較 不硬挺)者。 更特別者,於此的層合結構包括一下金屬56,於此 爲500奈米厚(更常者大於100奈米),其係在該層54之 上且與彼接觸;一鈦層58,其於此爲50奈米厚(更常者 大於10奈米),其係在層56之上且與彼接觸;一金層60 ,於此爲500奈米厚(更常者大於100奈米),其係在層58 之上且與彼接觸;一鈦層62,於此爲50奈米厚(更常者 大於10奈米),其係在層60之上且與彼接觸;及一金層 64,於此爲500奈米厚(更常者大於100奈米),其係在層 62之上且與彼接觸。應該了解者,可以使用其他金屬諸 如耐火性金屬,包括鎢、鉻、或鉬,來替代鈦。另外,可 以使用其他高導電性延展性材料,諸如銀、鋁或銅來取代 金。再者,在層合結構中可以使用更多或更少的層且可以 使用此等層之其他厚度。於此,在該傳導性結構中的諸層 係經電子束沈積者,但也可以經濺鍍或鍍著,或彼等的組 合。 至此業經說明過本發明的許多具體實例。不過,要了 < S ) -10- 1376030 $者,可以作出各種修改而不違離本發明旨意和範圍。因 其他具體實例也在下面申請專利範圍的範圍之內。 [圖式簡單說明】 圖1爲根據先前技藝的電容器之橫截面示意圖;且 圖2爲根據本發明的電容器之橫截面示意圖。 於各圖式中相同的指示符號係指示相同的元件。
【主要元件符號說明】 1 G :半導體結構 12 :電容器 1 4 :氮化鎵層 1 6 :絕緣性基板 20,50 :傳導性結構 2 1,5 2 :下鈦層 22,54 :鉬層 2 6,5 6:下金層 30,36,38,58,62 :鈦層 32,3 6,60,64 :金層 40 :介電層 -11 - < S )

Claims (1)

1376030 - h 1修正本 ·- 附件3A :第097108315號申請專利範圍修正本 民國101年 6月26日修正 十、申請專利範圍 1. 一種半導體結構,其包括: —金屬結構,其包括: 一第一金屬層; 一第二金屬層,其經配置在該第一金屬層之上,該第 一金屬層比該第二金屬層更硬挺; 一第三金屬層,其係配置在該第二金屬層之上且與其 接觸,該第三金屬層比該第二金屬層更硬挺;及 一第四金屬層,其係配置在該第三金屬層之上且與其 接觸,該第三金屬層比該第四金屬層更硬挺。 2. 如申請專利範圍第1項所述之結構,其包括一第五 金屬層,其係配置在該第一金屬層之上且與其接觸及其係 配置在該第二金屬層之上。 3 .如申請專利範圍第1項所述之結構,其包括配置在 該金屬結構之上的一介電層及包括在該介電層之上的一第 二金屬結構,該第二金屬結構包括: 一第五金屬層,其係配置在該介電層之上且與其接觸 f 一第六金屬層,其經配置在該第五金屬層之上,該第 五金屬層比該第六金屬層更硬挺; 一第七金屬層,其係配置在該第六金屬層之上且與其 接觸,該第七金屬層比該第六金屬層更硬挺。 1376030 4. 如申請專利範圍第1項所述之結構,其中該第一金 屬層爲耐火性金屬。 5. 如申請專利範圍第4項所述之結構,其中該第二金 屬層爲由金、銀、銅及鋁所組成的群組中之金屬。 6. 如申請專利範圍第5項所述之結構,其中該第三金 屬層爲耐火性金屬層 7. 如申請專利範圍第4項所述之結構,其中該耐火性 金屬爲由鈦、鎢、鉬及鉻所組成的群組中之金屬。 8. —種電容器,其包括: 一金屬結構,其包括: 一第一金屬層; 一第二金屬層,其經配置在該第一金屬層之上, 該第一金屬層比該第二金屬層更硬挺: 一第三金屬層’其係配置在該第二金屬層之上且 與其接觸’該第三金屬層比該第二金屬層更硬挺; 一第四金屬層’其係配置在該第三金屬層之上且 與其接觸,該第三金屬層比該第四金屬層更硬挺; 一介電層:及 一附加金屬’其中該介電層係經配置在該金屬結 構與該附加金屬之間。 9. 如申請專利範圍第8項所述之電容器,其中該附加 金屬包括一第二金屬結構且其中該第二金屬結構包括: 一第5金屬層’其經配置在該介電層之上且與其接觸 -2- 1376030 一第六金屬層,其經配置在該第五金屬層之上,該第 五金屬層比該第六金屬層更硬挺; 一第七金屬層,其係配置在該第六金屬層之上且與其 接觸,該第七金屬層比該第六金屬層更硬挺。 10.如申請專利範圍第8項所述之電容器,其中該第一 金屬層爲耐火性金屬。 1 1.如申請專利範圍第8項所述之電容器,其中該第二 金屬層爲由金、銀、銅及鋁所組成的群組中之金屬。 12. 如申請專利範圍第8項所述之電容器,其中該第三 金屬層爲耐火性金屬。 13. 如申請專利範圍第12項所述之電容器,其中該第 —金屬層及該第三金'屬層之耐火性金屬爲由鈦、鎢、鉬及 鉻所組成的群組中之金屬。 14. —種結構,其包括: 一金屬結構,其包括: 一第一耐火性金屬層: 一第一非耐火性金屬層,其經配置在該第一耐火 性金屬層之上; 一第二耐火性金屬層,其係配置在該第一非耐火 性金屬層之上且與其接觸;及 一第二非耐火性金屬層,其經配置在該第二耐火 性金屬層之上且與其接觸。 15. 如申請專利範圍第14項所述之結構’其中該第一 -3- 1376030 非耐火性金屬層及該第二非耐火性金屬層爲由金、銀、銅 及鋁所組成的群組中之金屬。 16.如申請專利範圍第15項所述之結構,其中該第一 耐火性金屬層及該第二金屬耐火層爲由鈦、鎢.、鋁及鉻所 組成的群組中之金屬。 1 7 .如申請專利範圍第1 6項所述之結構,其包括一鉑 層,其經配置在該第一耐火性金屬層及該第一非耐火性金 屬層之上且與其接觸。 18. —種減少介電層中的裂縫之方法,其包括: 沈積一金屬結構,其係與該介電層接觸,此金屬結構 包括: 一第一耐火性金屬層,其經配置在該介電層之上; 一第一非耐火性金屬層,其經配置在該第一金屬層之 上; 一第二耐火性金屬層,其係配置在該第一非耐火性金 屬層之上且與其接觸;及 一第二非耐火性金屬層,其係配置在該第二耐火性金 屬層之上且與其接觸。 19. 如申請專利範圍第18項所述之方法,其中該非耐 火性金屬層爲由金、銀、銅及鋁所組成的群組中之金屬。 20. 如申請專利範圍第19項所述之方法,其中該耐火 性金屬層爲由鈦、鎢、鉬及鉻所組成的群組中之金屬。 21. 如申請專利範圍第20項所述之方法,其包括一鈾 層,其經配置在該第一耐火性金屬層及該第一非耐火性金 -4- 1376030 屬層之間。 -5-
TW097108315A 2007-03-29 2008-03-10 Method and structure for reducing cracks in a dielectric layer in contact with metal TWI376030B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/693,365 US7863665B2 (en) 2007-03-29 2007-03-29 Method and structure for reducing cracks in a dielectric layer in contact with metal

Publications (2)

Publication Number Publication Date
TW200845361A TW200845361A (en) 2008-11-16
TWI376030B true TWI376030B (en) 2012-11-01

Family

ID=39493374

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108315A TWI376030B (en) 2007-03-29 2008-03-10 Method and structure for reducing cracks in a dielectric layer in contact with metal

Country Status (6)

Country Link
US (1) US7863665B2 (zh)
EP (1) EP2140481B1 (zh)
JP (1) JP5364087B2 (zh)
KR (2) KR101470392B1 (zh)
TW (1) TWI376030B (zh)
WO (1) WO2008121511A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9269662B2 (en) 2012-10-17 2016-02-23 Cree, Inc. Using stress reduction barrier sub-layers in a semiconductor die
US20160031185A1 (en) * 2013-03-15 2016-02-04 Ccl Label, Inc. Thin conductors, connectors, articles using such, and related methods
JP2015133424A (ja) * 2014-01-14 2015-07-23 住友電工デバイス・イノベーション株式会社 電子部品の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1196834A (en) 1967-03-29 1970-07-01 Hitachi Ltd Improvement of Electrode Structure in a Semiconductor Device.
US5216572A (en) * 1992-03-19 1993-06-01 Ramtron International Corporation Structure and method for increasing the dielectric constant of integrated ferroelectric capacitors
US5646450A (en) 1994-06-01 1997-07-08 Raytheon Company Semiconductor structures and method of manufacturing
JPH0831689A (ja) * 1994-07-11 1996-02-02 Murata Mfg Co Ltd キャパシタ
US5646459A (en) 1995-11-09 1997-07-08 Lucent Technologies Inc. Integrated maintenance bypass switch and method of operation thereof
JP3031268B2 (ja) * 1996-11-20 2000-04-10 株式会社村田製作所 磁器コンデンサ
US6320213B1 (en) * 1997-12-19 2001-11-20 Advanced Technology Materials, Inc. Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
JPH11251521A (ja) * 1998-02-27 1999-09-17 Murata Mfg Co Ltd 半導体装置
US6323044B1 (en) * 1999-01-12 2001-11-27 Agere Systems Guardian Corp. Method of forming capacitor having the lower metal electrode for preventing undesired defects at the surface of the metal plug
JP2003142590A (ja) * 2001-11-06 2003-05-16 Matsushita Electric Ind Co Ltd 容量素子
JP3993172B2 (ja) 2004-01-14 2007-10-17 松下電器産業株式会社 高周波受動素子
KR100679257B1 (ko) * 2004-11-26 2007-02-05 삼성전자주식회사 매립형 커패시터의 제조방법
JP4866007B2 (ja) 2005-01-14 2012-02-01 富士通株式会社 化合物半導体装置

Also Published As

Publication number Publication date
JP5364087B2 (ja) 2013-12-11
US7863665B2 (en) 2011-01-04
JP2010522995A (ja) 2010-07-08
KR101470392B1 (ko) 2014-12-08
US20080239629A1 (en) 2008-10-02
EP2140481A1 (en) 2010-01-06
EP2140481B1 (en) 2020-02-26
KR20140111050A (ko) 2014-09-17
TW200845361A (en) 2008-11-16
WO2008121511A1 (en) 2008-10-09
KR20100015855A (ko) 2010-02-12

Similar Documents

Publication Publication Date Title
EP0726239B1 (en) Joined ceramic structures and a process for the production thereof
TWI744902B (zh) 半導體積體電路的電容器以及其製造方法
TWI248214B (en) Method for fabricating MIM capacitor
JP7471376B2 (ja) 回路基板及び半導体装置
JP2006225185A (ja) イットリア焼結体、セラミックス部材、及び、イットリア焼結体の製造方法
JP2023523085A (ja) 金属-セラミック基板を製造する方法及びこのような方法によって製造された金属-セラミック基板
TWI376030B (en) Method and structure for reducing cracks in a dielectric layer in contact with metal
JPH08316299A (ja) 静電チャック
JPWO2022168368A5 (ja) 半導体製造装置用部材
WO2008125010A1 (en) A method of manufacturing the high heat conductive circuit substrate
WO2004107438A1 (ja) サブマウントおよびそれを用いた半導体装置
JP3833410B2 (ja) セラミックス回路基板
JP2004087913A (ja) 銅メッキセラミックス基板およびその製造方法ならびに銅メッキセラミックス基板を備えた熱電モジュール
JP2009253155A (ja) 電気部品
JP2002164425A (ja) ウエハ支持部材
JP4398576B2 (ja) 抵抗体基板
JP7441370B1 (ja) セラミックサセプター
JP2555898B2 (ja) ダイヤモンド薄膜へのメタライズ方法およびパターン形成方法
JPH08162519A (ja) 静電チャック及びその製造方法
JP4055399B2 (ja) チップ型半導体素子及びその製造方法
JPH07176651A (ja) パワー半導体モジュール基板の製造方法
JP2874367B2 (ja) 静電吸着電極
JPH08316298A (ja) 静電チャック
JP2000150418A (ja) 半導体装置及びその製造方法
JPS61196554A (ja) 半導体集積回路装置