TWI375241B - Storage node of stack capacitor and fabrication method thereof - Google Patents

Description

1375241 九、發明說明： 【發明所屬之技術領域】 本發明係有關於-種半導體記憶體元件，特別是有關於一種堆 疊電容的儲存電極結構及其製法。 【先前技術】 近年來’配合各種電子產品小型化之趨勢，動態隨機存取記憶 體元件的設計也已朝向高觀度及絲度發展。由於高密度動態 it機存取記紐s制各記舰排列非常靠近，故幾乎已無法在 橫向上增加電容面積，而勢必要從垂直方向上，增高電容的高度， 藉此增加電容面積及電容值。 义 第1圖至第5圖例示習知堆疊電容的儲存電姉_genode)的 •製作方法。如第1圖所示，提供一基底10，例如石夕基底，其上設 有導電區域12a及12b。在基底10上依序形成有一介電層14，例 如氮化石夕層，以及-介電層16，例如未推雜石夕玻璃㈣ glass, USG)層。 如第2圖所示，接著利用微影製程以及乾钱刻製程，在介電廣 I4及"電層16恤刻出高深寬比㈣哪⑽制。)的孔洞版及 1幼隨後可進订，月潔製程，去除先前乾飼刻所殘留在基底】〇表 5 1375241 面上及殘留在孔洞18a及18b内部的_副產物或者污染微粒。 如第圖所示，接者利用化學氣相沈積(chemical vapor deposition，CVD)製程’順應的在介電層16表面上及孔洞18a及18b 内壁沈積一矽層22，例如掺雜多晶矽。 如第4圖所不，隨後利用平坦化製程，例如化學機械研磨 # (ChemiCal mechanieal Polishing，CMP)製程選擇性的將先前沈積在 介電層16表面上的石夕層22研磨去除，僅留下沈積在孔洞心及 18b内壁上的矽層22。 接下來’如第5圖所示，利用濕姓刻方法，例如使用氫氟酸(HF) 和II化録(NKjF)的混合液或是其他緩衝式氧化層餘刻液(B〇E)，去 除掉介電層16，如此形成儲存電極結構3〇a及3〇b。儲存電極結 構30a及30b的高度Η約略等於孔洞18a及18b的深度，其通常 • 約為1.6微米至1.7微米左右。 上述先前技藝的缺點包括在蝕刻高深寬比的孔洞18a及18b 時，無法產生较直的側面輪廓。此外，由於蝕刻的特性使然高 深寬比的孔洞18a及18b通常是向下漸縮的，最後造成孔洞以牡 及18b的底部關鍵尺寸A過小，這使得儲存電極結構3〇a及 在後續的清潔或乾燥製程中容易倒塌，形成所謂的儲存電極橋接 (storage node bridging)現象。 6 1375241 【發明内容】 本發明之主要目的在提供—種改㈣堆疊電容㈣存電極結 構，能有效避免儲存電極橋接現象發生。 … 以 本發明之另-目的在提供一種堆疊電容的儲存電極的製法， 解決前述先前技藝之不足與缺點。 為達前述目的，本發明提供一種製作堆疊電容的儲存電極 Ϊ蓋提供—基底，其上設有—導電區域停止層， ==區域’以及一第一介電層，覆蓋刻停止層;在該 1止層及該第-介鶴中_出—第—孔洞，暴露出該導電 區域，在該第-孔洞内形成—第—導電層，與 去除該第—介電層；在該第—導電層的麵上形成接’ ==該導電側壁子與該第一導電層構成一儲存電：電 第二二在該第二介電層帽刻出一 第二導電層；叹去除該第二介電層。 卩㈣上形成- 土 &、、上設有一導電區域；一 區域；-第一導電声τ層覆盍該導電 曰一刻停止層，而與該導電區域電連 7 1375241 接；-環_導電側壁子，設於該第一導電層侧壁上，其中該導 電側壁子位於該侧停止層上，且該第—導電層與該導電側壁子 構成-儲存電極基柱；以及-圓筒形_存電極上部，疊設於該 儲存電極基柱上。 為讓本發明之上述目的、特徵及優點能更明顯易懂，下文特舉 較佳實施方式，並配合所關式，作詳細說明如下。⑧而如下之 較佳實財式_式健辦舰日，並_來對本發明加以 限制者。 【實施方式】 凊參閲第6 ®至第Μ圖，讀示的是本發明較佳實施例製作 堆疊電容的齡電極的細示細。如帛6 _*，提供一基底 100 ’例如石夕基底’其上設有導電區域必及112b。在基底刚 上依序形成有-介電層114，例如氮化铺，用來作為侧停止 層，以及-介電層122，例如未摻雜石夕玻璃(USG)層或卿玻璃 (職)。根據本發明之較佳實施例，介電層122稱度約介於叫m 至〇.8μιη之間。 如第7圖所示’接著利用微影製程以及乾钱刻製程，在介電層 1Η及介電層m中钱刻出孔洞服及，其分別暴露出導電 區域ma及⑽的上表面。隨後可進行清潔製程，去除先前乾 8 1375241 餘刻所殘留在基底100表面上及殘留在孔洞128a及128b内部的 飯刻副產物或者污染微粒。由於介電層122不厚，因此前述乾餘 刻製程可以將孔洞128a及128b的側壁餘刻成近乎垂直的輪摩。 如第8圖所示，接著進行化學氣相沈積(CVD)製程以及化學機 械研磨(CMP)製程，分別在孔洞12如及128b内形成一矽層n〇a 及130b，例如摻雜多晶矽，並使矽層13加及13%分別與下方的 導電區域112a及112b電連接。 如第9圖所示，接著利用侧方式，例如乾侧方式，將介電 層122元全去除，暴露出石夕層13〇3及13%的側壁。隨後，在介 電層114表面以及韻㈣3及職的上表面及側壁上順應的沈 積-導電層140 ’例如，金屬。根據本發明之較佳實施例，導電層 140特別疋與氮化石夕接著性佳的金屬，例如迦或丁^爾。 如第10圖所示’然後進行一乾钮刻製程，非等向性的酬導 電層HG π別在销⑽及13Gb的锻上形成環形的導電側壁 子1必及142b，其中，根據本發明之較佳實施例，導電側壁子 論與石歸130a構成一儲存電極基柱(storage node _s_5〇a，導電侧壁子觸射層13%構成一儲存電極基柱 。儲存電極基柱15〇a及腸的高度約介於叫^至 之間。 r 9 1375241 如第11圖所示，進行化學氣相沈積製程，在基底1〇〇上全面 f生的沈積-介電層152 ’例如，未摻雜石夕破璃轉^層或爛矽玻璃 ：(BSG)。絲彻化學機械研磨製程，平坦化介電層！52，並暴露 出部分_存電極基柱15Ga及臟。此時，麵的介電層152填 滿儲存電極基柱150&及150b之間的間隙。當然，在本發明其他 實施例中，用來平坦化介電層⑸的化學機械補製程也可以省 略，或者另以其他可行的平坦化方法取代之。 # 如第12圖所示，接下來，進行化學氣相沈積製程，在基底雇 上全面性的沈積-介電層162，例如，未摻雜石夕玻璃(usg)層或删 矽玻璃(BSG)。根據本發明之較佳實施例，介電層162的厚度約介 於 0.6μιη 至 〇.8μπι 之間。 如第13騎示，利用微影製程以及乾_製程在介電層 中触刻出孔洞168a及168b，其分別暴露出儲存電極基柱^及 _ 150b的上表面。隨後可進行清潔製程，去除先前乾蝴所殘留在 基底1〇〇表面上及殘留在孔洞及賜内部_刻副產物或 者污染微粒。同樣的’由於介電層162不厚，因此前述乾姓刻製 程可以將孔洞168a及1_的側壁侧成近乎垂直的輪靡。接著， 在介電層162表面及孔洞168a及職内壁上順應的沈積一金屬 層 170，例如，TiN、TaN。 如第Η騎^接下來，_化學機械研磨製程，去除掉位 / 電層l62正上方的金麟m，藉此暴露出介電層⑹，形成 ··· ^形的儲存電極上部172a及咖，高度介於♦至0.8卿之 —八、、、後’利紐刻方式，例如濕酬方式將介電層⑹及⑸ 元全去除，再次暴露出儲存電極基柱撕及腿的側壁。此時， 儲存電極上部咖無存電極絲職構成-儲存電極職， 而儲存電極上部㈣與儲存電極基柱15〇b構成-儲存電極18%。 • M上所驢為本發明讀佳實細，凡依本發明t請專利範園 所做之鱗瓶與料’皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第5圖例示習知堆疊電容的儲存電極的製作方法。 第6圖至第14圖繪示的是本發明較佳實施例製作堆疊電容的儲 電極的剖面示意圖。 【主要元件符號說明】 10 基底 12a、12b 導電區域 14 介電層 16 介電層 18a、18b 孔洞 22 石夕層 30a、30b 儲存電極結構 100 基底 112a、112b 導電區域 11 1375241 114 介電層 122 128a、128b 孔洞 130a、130b 140 導電層 142a、142b 150a、150b儲存電極基柱 152 162 介電層 168a、168b 170 金屬層 172a、172b 180a、180b儲存電極 介電層 矽層 導電側壁子 介電層 孔洞 儲存電極上部

12

Claims (1)

1375241 十、申請專利範圍： L 一種儲存電極結構，包含有： 一基底，其上設有一導電區域； 一蝕刻停止層，覆蓋該導電區域； -導電層’穿過該_停止層，而與該導電區域電連接. -環形的導電側壁子，設於該導電層侧壁上，其中該導電層盘 該導電側壁子構成一儲存電極基柱；以及 θ 一 一儲存電極上部，疊設於該儲存電極基柱上。 ^如申請細_丨項所述之储存電極結構，其中該導 子係位於該蝕刻停止層上。 ⑼ 3. 上項所述之儲存電極結構，其中_ 電極 =如=專職擊項所述之健存電極結構，其中該 基柱的尚度介於0.6/mi至〇·8μιη之間。 電極上部的鬲度介於0.6/mi至0.8卿之間。 其中該蝕刻停止 6·如申請專利範圍第1項所述之儲存電極結構， 13 1375241 層為一氮化石夕層。 7·如申請專利範圍第 一摻雜多晶矽層。 項所述之儲存電極結構，其中該導電層為 其中該導電側壁 8·如申請專利範圍第1 子由金屬所構成。 項所述之财電極結構

9.如申請專利範圍第1 上部由金屬所構成。 項所述之f轉電極結構，其中該館存電極 1〇.了種製作堆疊電容的儲存電極的方法，包含有： 覆蓋該導 電H電區域，—勤游止層， 域以及-第一介電層，覆蓋該綱停止層； 在該第一孔洞内形成一第一導電層； 去除該第一介電層； I第f電層的繼上形成—獅的導電側壁子， 電側壁子盘亨兹m ^ SLj.Hr 亥導 、该第―導電層構成一儲存電極基柱，·以及 於該儲存電極基柱上形成一儲存電極上部。 11.如申請專項所述之製作堆疊電容_存電極的方 1375241 =’其中該第-導電層填滿該第—孔洞，並域料電區域電連 12. 如申請專利朗第1G項所述之製作堆疊餘的儲存電極的方 法’其中該環_導電趣子伽彡成在該_停止層之上。 13. 如申請專利範圍第1()項所述之製作堆疊電容贿存電極的方 法，其中該儲存電極上部為一圓筒形結構。 认如申請專利範圍第12項所述之製作堆疊電容的儲存電 法其中开>成該儲存電極上部係包含以下步驟： 在該基底上沈積一第二介電層； 匕在該第二介電層幢刻出一第二孔洞，暴露出該儲存電極基 在該第二孔洞内壁上形成-第二導電層；以及 去除該第二介電層。 15. 法，=:=::_電_存⑽ 16. 决 Μ夕玻璃 15 丄375241 17.如申請專利範圍第10或16項所述之製作堆疊電容的儲存“ 的方法’其中該第一介電層的厚度介於0.6/mi至〇.8μιη之間 18.如申4專利範圍第1〇項所述之製作堆疊電容的儲存電極的方 法，其中該第一導電層為一摻雜多晶矽層。 ❿、19·如中請專利範圍第1G項所述之製作堆疊f容的儲存電極的方 法，其中該導電侧壁子由金屬所構成。 如中請專利範圍第10項所述之製作堆疊電容的儲存電極的方 法，其中該第二介電層包含未摻雜石夕玻璃(USG)層或卿玻璃 (BSG)。 =如申請專利範圍第1G項所述之製作堆疊電容的儲存電極的方 • 法’其中該第二導電層由金屬所構成。 十一、圖式： 16