TWI374515B - Method of forming integrated circuit structure - Google Patents

Description

1374515 九、發明說明 【發明所屬之技術領域】 本發明大致上是有關於積體電路，且特別是有關於淺溝 渠隔離（Shallow Trench IS0lati0n; STI)區之結構與製造方 法。 〇 【先前技術】 現代的積體電路係形成在半導體基材的表面上，其中半 導體基材大多數是％基材^由形成在各自之半導體基材的 表面的隔離結構’數個半導體元件互相隔離。這些隔離結構 包含場氧化物和淺溝渠隔離區。 通常利用區域性石夕氧化技術（L〇cal 〇xidati〇n打 slllcon; L0C0S)來形成場氧化物。—般的製程包括在石夕基 材上毯覆性地形成罩幕層，接著圖案化罩幕層，以曝露下方 矽基材的暴露部分。接著’在含氧環境下進行熱氧化，以氧 化石夕基材之曝露部份。接著’移除罩幕層。 P遺著積體電路尺寸的縮小，越來越多曰利用淺溝渠隔離區 2作為隔離結構。第i圖與第2圖係繪示淺溝渠隔離區的製 =程的情皆段。首先’利用例如㈣方式形成開口於石夕 ;材10中。將氧化物12填入開口内，直到氧化物12的上 =面高於碎基材1G的上表面，其中氧化物12較佳是氧化 :。開口具有-深寬比，其中深寬比等於深度D1對寬度 1的比值。當積體電路之尺寸持續縮小，深寬比也持續變 二：對於4〇_及其以下的技術而言，深寬比將會更大，、有 曰退大於7.0。對於32nm技術而言，深寬比可大於 研 4515 /衣寬比的增加造成一些問題。請參照第1圖，在填充開 口時，高的深寬比將負面地導致孔洞14的生成，其中此孔 洞14係在填充氧化物1 2的上區過早封閉的結果。經過化學 機械研磨（Chemical Mechanical Polish ; CMP)移除過量的氧 化物1 2之後’淺溝渠隔離區1 6留在開口中，如第2圖所示。 ，過化學機械研磨之後，很可能曝露出孔洞14。在後續的 製程步驟中，可將導電材料，例如多晶矽，填充至開口中， 而這成橋接，甚至在某些情況下造成積體電路的短路。 傳統上’常利用南密度電漿（High_Density plasma; hdp) 化學氣相沉積或高深寬比製程（High Aspect Rati〇 HARP)等兩種方法中的一種方法來形成氧化物 1 2同在度電漿可以填充深寬比低於約6. 〇的間隙而不產生 孔洞。高深寬比製程可以填充深寬比低於約7 〇的間隙而不 產生孔洞然而，s深寬比接近7 〇時，雖然沒有形成孔洞， 但利用高深寬比製程所形成之淺溝渠隔離區16的中央部分 通常係薄弱的。這些薄弱的部分可能受到化學機械研磨製程 或氧化物濕式浸泡的損害’而在化學機械研磨製程或氧化物 濕式浸泡後造成一此孔洞。者溪宮4^ _ U 田/木見比進—步增加至大於7.0 時，雖然採用了高深寬比製程，但孔洞開始出現。因此，現 存之填隙技術只可以填充深寬比錢7相空隙，而不會產 生孔洞。因此，需要新的填隙技術。 【發明内容】 因此本冬明之一目的就是在提供—種積體電路結構之 製造方法’其可在不產生孔洞下’形成具有大深寬比的淺溝 渠隔離區。 法，IT本發明之—方面，提供-種積體電路結構之製造方 二提供一半導體基材，半導體基材包含-上表面 -口由上表面延伸到半導體基材中 = 對前驅物進行蒸汽固化，以形成= 於化風/^固化後，對介電材料進行化學機械研磨；以及 於化子機械研磨後’對介電材料進行蒸汽退火。 據本發:月之另一方面，提供—種積體電路結構之製造 护成二括:提供一半導體基材，此半導體基材包含上表面； ^一^ :由上表面延伸至半導體基材中；利用旋轉塗佈埴 八 介電材料至開口中；在第一溫度的情況下，對第— 1材料進行蒸汽固化’以形成一第二介電材料;於蒸汽固 研磨之後，在低於第一溫度的；機=;以及於化學機械 材料進行蒸汽退火。 乐”電 有利地’藉由應用本發明的實施例，可在不產生孔洞 下’形成具有大深寬比，例如深寬比大於 的 淺溝渠隔離區。 主更大的 【實施方式】 ’所提供之較佳實施例的製造與應用將t羊細討論如下。 然而’應該了解的-點是，本發明提供許多可應用的創新概 念’這些創新概念可在各種特^背景中加以體現。所討論之 特定實施例僅係用以舉例說明製造與應用本發明之特定方 式，並非用以限制本發明之範圍。 1374515 本發明提供_種歲溝渠隔離區 示出在製作本發日月之 ’衣矛王方法。在此圖 表忭不贫明之一較佳實施例中的 所有的各種視圖與示範實施例中，相同I白又。發明内 同元件。 唬碼用以標示相 請參照第3®，提供半導體基材2〇 半導If其知 9 n h a 在·較佳霄施例_， 牛導體基材20包含石夕。然而，其他常用 鍺、鎵、砷、氮、銦、及/或磷等等，亦可勺人：如故、 材20内。半導體某好 匕3在半導體基 可為⑪狀I I單系或複合材料所組成，並且 1為塊狀基材或是絕緣層上有半體 (Se_onducior_〇n_Insulat〇r ; s〇i)基材。 :塾層22與罩幕層24形成在半導體基 襯塾層22為非必需的。襯 ，、中 程所形成之一薄膜，其中 用例如熱氧化製 T此溥膜至少包含氧化 22可作為半導體基材2。與罩幕層24之間的點著‘ 層22亦可作為蝕刻罩幕 塾 M m。 刻終止層。在較佳實施 L 4為利用例如低壓化學氣相沉積（LPCVD)所 形成之氮化[在其他實施例中，罩幕層24的形成係利用 :的=:、電毁増益化學氣相沉積(PE，或電漿陽極氮 光阻t Λ之^影製程期間，罩幕層24作為硬罩幕。形成 ^ 26於罩幕層24上，接著圖案化隸％，以在光阻％ 中成開口 2 8。 請參照第4圖，，經由開σ 28钱刻罩幕層24 *概塾層 22,以暴露出下方的半導體基材2G。接著，钱刻暴露出: 半導體基材20’ @形成溝渠32。接著’移除光阻％。接下 來’較佳係進行清洗，以移除半導體基材2()之原生氧化物。 1374515 ;巨1用稀评氟化氫（HF)來進行清洗。在—示範實施例中，溝 知32的深度D2介於約21〇〇 A與約25〇〇 a之間而寬度 W2介於約42。A與約48〇人之間 '然而，熟習此技藝者： 了解到整份說明書所載之尺寸僅係用以舉例說明，可改變這 些尺寸，以使其符合不同尺寸的積體電路。 第5圖所示，接著形成襯氧化物34於溝渠32中。在 —貫施例t ’襯氧化物34可為熱氧化物，且此熱氧化物之 較佳厚f介於約2〇入到5〇〇A之間。在其他實施例中，利 原位，¾汽生成（In-Situ Steam Generation ; ISSG)方式形成 襯氧化物34。可替代性地利用可形成共形（CGnf_ai)氧化 層之沉積技術，例如選區化學氣相沉積法（seiecdve心㈡ D ’ SACVD)、局深寬比製程等等，來形成襯氧化物μ。 襯氧化物34的形成環繞溝渠32的角落，而可降低電場，因 此可改善所形成之積體電路的性能。 形成襯氧化物34後，溝渠32的殘留部分有寬度貿3盘 深度⑴，其中寬度W3係在相同的準位如半導體基材2〇的 上表面。深度D3對寬度W3的比值稱為溝渠32的深寬比。 由於襯氧化物34的小厚度，此深寬比接近於第4圖中之溝 渠32的深寬比。在一示範實施例中，溝渠32的深寬比大於 約7.0。在其他示範實施例中，深寬比可大於約8 5 ’或者 甚至大於肖10 ’雖然深寬比亦可為由低於約7 〇至大於約 1 〇範圍内的任何值。 請參照第6圖，利用介電材料36填充溝渠32。介電材 料36係利用旋轉塗佈方式所形成，因此介電材料％係一旋 轉塗佈介電（Spin-On Dielectric ; s〇D)材料。在_示範實施 1374515 例中，介電材料36至少包括全氬聚石夕氮烧（-(SiH2NH)n〇。 在後續步驟中，介電材料將轉換成氧化矽，因此介電材料、 可稱為前驅物。全氫聚矽氮烷係液體型式，因此全氫聚矽2 燒係液體可填滿溝渠32❿沒有孔洞形成，縱使溝渠W的浑 寬比大於10。介電材料36至少包括覆蓋在罩幕層Μ上表、 面上的部分36l、以及在溝渠32中的部分3 62。部分36丨= 厚度T會影響後續的製程，因此需加以控制。在—實施例 中厚度T介於約i〇〇nm與約9〇〇nm之間。 〃接下來’進行蒸汽固化。在一實施例中，使用包含氫和 :的製程氣體，且於升高的溫度下進行蒸汽固化。亦可添加 載乳，例如氮氣。氫與氧相互反應而形成水蒸汽(Η?。)，策 汽用來固化介電材料36並且將介電材料36轉換成為固離： :定的材料。在此例子中，介電材料36至少包括全氫聚石夕 氮说，且热汽固化將全氫聚石夕氮烧轉換成氧化 的化學反應方程式可表示為： 種不乾 -(SiH2NH)- + 2H20 -> Si〇2 + nh3 + 2h2 ⑴ =固化，前與經過蒸汽固化之後材料的結構圖示於 盆中：盘:值付注意的一點[此反應產生氧化矽、氨與氫， 二二Λ呈氣態，因此只留下氧切。第8圖係繪示經過 所產生的材料。 ，、中"電材枓切為蒸汽固化 除了轉換和固化介電材料3 6外，苽★ π 緻密化與改善所生成之氧化砂的二 化期間，較佳係對介電材料4。覆蓋在罩幕：二= 的部分叫實質完全地敏密化。在-實施例中， 10 1374515 度可利用濕蝕刻率比值（W p 七 t、，曰 分 E hlng Rate Ratio ; WERR)來 加以1測，其係量測相對 可多快姓刻-介電材料乳化砂的濕姓刻率，一濕钱刻 "电何科（例如氧化矽 材料）濕蝕刻率比值為2是指 手 曰，（一"電 的兩奸材㈣㈣隸氧化石夕 之㈣感2 全地緻密化時，介電材料部分40, k蝕刻率比值例如小於約2。在另— 是部分402的底部）較佳# σ A 。刀2(特別 t )权仓係/、文到部分地緻密化，且部分4〇2 的濕蝕刻率比值可大於約2，且 &曰 佳係大於約5。可以了解 的疋，；I電材料4 0的性質可由了旨@ _ νμ如、^ 貝了由頂端朝底部逐漸地改變，因 邛分402的上部亦可具有低 v ㈣刻丰比值，此低濕姓刻率 m 的濕㈣率比值。達成此結果之示範製 王条件例如包括溫度大於約i000 、 Τ'，丨v S u “ + 更佳為大於約1 100 c ’以及退火的時間約2至3小時。蒗、士 卜 八八屝入’飞口化之氲與氧的組 。刀土 ’王。1程氣體的壓力的比值較佳係大於約〇 $。 接著，進行化學機械研磨，以移除介電材料部分 而形成如第9圖所示之社構。罩篡 磨的終止層。介電材料：二:==械研 42。在上述之蒸汽固化步中.h隔離區 , m °丨刀4〇ι的機械性質已獲得 文。，因此可進行化學機械研磨而 渠隔離區42。 傷。罩幕層24或淺溝 於化學機械研磨步驟後，對第9圖所示之結構進行以 退火。較佳的是，蒸汽退火導致了淺溝渠隔離區42之性^ 的增進。換句話說，蒸汽退火導致淺溝 、 時可利用與蒸汽固化步驟相似的製程氣㈣ 載亂、、中製程氣體包括形成蒸汽的氣和氧，以及载氣，例 1374515

如虱虱。應注意的—點是，蒸汽退火亦造成半導體基材20 逆氧化，特別是溝渠32(請參照第5圖）中之半導體基材 •的側σρ分。此外，氧化的程度會受到溫度蒸汽的分 ^及/或洛汽退火的時間的影響。希望蒸汽退火造成淺溝 渠，離區42的實質完整緻密化，且半導體基材20所產生之 逆乳化越不嚴重越好。為了達到這樣的效果，蒸汽退火的溫 較乜係低於备汽固化的溫度。此外，在蒸汽退火中氫與氧 5刀壓低於洛汽固化中氫與氧的組合分壓。在一示範實 ：’蒸汽退火的溫度約6〇〇<t，且蒸汽退火之氫與氧的 組。分壓對上所有製程氣體之壓力的比值小於約30% ^換 =話說，在蒸汽退火中氫與氧的分壓可小於蒸汽固化之各分 壓的’力60 /。。瘵汽退火的時間可為約2到3個小時。實驗 結=顯示出溫度的控制對於有效緻密化淺溝渠隔離區C 。疋重要的，且可盡可能地減少逆氧化作用。實驗的結果 已顯露出，若蒸汽退火的溫度由約6〇〇<t上升到約7〇〇艺， 則文到氧化之半導體基材的厚度加倍。因此，蒸汽退火之溫 度的精心控制是相當重要。 於蒸汽退火之後，可進行乾式退火，其中退火的溫度可 ’勺1050 c至約1100 c。在乾式退火中，並未導入蒸汽。 如第ίο圖所示，接著移除罩幕層24與襯墊層22。罩 幕層24若係由氮化石夕所組成，可藉由利用熱碟酸（h3p〇4) 之濕式清洗製程來加以移除’而若襯塾層22係由氧化矽所 、.且成’可利用稀釋之氟化氫來加以移除。值得注意的—點 是，淺溝渠隔離區42已經過緻密化’因此襯墊層22的移除 將不會導致淺溝渠隔離區42的顯著部分遭到移除。如前段 12 !374515 所地，襯墊層22為非必需的，因此在替代實 成0 、 ★在如第1G圖繪示之所產生的結構中，相較於未經過蒸 〇退火之淺溝渠隔離材料，淺溝渠隔離區π具有改善的性 貝：性質的改晷由降低之濕蝕刻率比值反應出，其中此濕蝕 率比值可小於約2。實驗已顯示出，淺溝渠隔離區Μ的 錢刻率比值可低於約13G，此難刻率比值可娘美利用 南深寬製程所形成之氧切的錢刻率比值（約a)。反 =，若只進行蒸汽固化（沒有進行蒸汽退火），㈣刻率比值 月匕達到6或7。濕姓刻率比值高達6或7的情況下，在常 用於後續積體電路製程中的濕式浸泡製程中，例如金氧半 (M=電晶體之閘極形成前的預先清洗，會損失淺溝渠隔離 半厚度，而使所產生的淺溝渠隔離區不堪使用。 本發明的實施例具有幾個有利特徵。兩階段製程(在化 二機械研磨之前的蒸汽固化與化學機械研磨之後的装汽退 )有利於增進淺溝渠隔離區42的性質， 之過度氧化。反觀，若利用蒸汽固化來完： ^渠=42(部分4〇2,請參照第8圖)，但不藉助蒸汽 基材20的顯著部分將受到氧化，且淺溝渠隔 間之主動區的尺寸會不利地受到縮減。藉由利用兩階 固化/退火製程，可利用有機旋轉塗佈介電質技術可 深：進行淺溝渠隔離區之間隙的填充，因此淺溝渠隔離區的 衣比可大於約I 〇而無孔洞形成。 '點β本心月及其優點已詳細描述如上，然應該了解到的 疋’不偏離后附申請專利範圍所界定之本發明的精神 13 iS 歷I — " ’當可在此進行各種改變、取代以及修正。此外， 。月案之範圍並非用以將本發明之範圍限制在說明書所 描述之製程、機械、製造、物質成分、手段、方法以及步驟 的特疋貧施例中。任何在此技術領域t具有通常知識者，將 可杈易從本發明之揭露中了解到，現存或曰後所發展出之可 /、上述之對應的實施例執行實質相同之功能、或達到實質相 同之結果的製程、機械、製造、物質成分、手段、方法或步 騾，可依據本發明來加以應用。因此，所附之申請專利範圍 係用以將這類製程、機械、製造、物質成分、手段、方法或 步驟含括在其範圍内。 【圖式簡單說明】 為了更完全了解本發明为立復 灼 及其優點，現結合所附圖式而灸 照以下之描述，其中： 夕 圖 第1圖與第2圖係繪示-種傳蛛淺溝渠隔離的製程剖面 第3圖至第1 〇圖係繪示—链、々 _ 弟 種淺溝渠隔離實施例在製作 過程中之中間階段的剖面圖。 【主要 元件 符號說明】 1〇 :矽 基材 14 :孔 洞 2〇 :半 導體基材 24 :罩 幕層 28 :開 σ 12 ·氧化物 16 :淺溝渠隔離區 2 2 :襯墊層 26 :光阻 32 :溝渠 14 1374515 34 :襯氧化物 3 6 :介電材料 36,:部分 3 62 :部分 40 :介電材料 4(h :部分 402 :部分 42 :淺溝渠隔離區 D1 :深度 D2 :深度 D3 :深度 T :厚度 W1 :寬度 W2 :寬度 W3 :寬度 15

Claims (1)

101年5月8日修正替換頁 十、申請專利範圍 ___ 令降^羚#正本 1曰-種積體電路結構之製造方法，至少包括： 提供一半導體基材’其中該半導體基材至少包括一上 表面； y成開口從該上表面延伸至該半導體基材中； 利用旋轉塗佈方式填充―前驅物至該開口中； 對該則驅物進行一蒸汽固化，以形成一介電材料，其 中進订該4汽si化時係利m第—氫與氧組合分壓 之氫氣與氧氣； 於該蒸 固化後，對該介電材料進行一化學機械研 磨；以及 於該化學機械研磨之後，對該介電材料進行一蒸汽退 火，其中進行該蒸汽退火時係利用具有一第二氫與氧組合 分壓之氫氣與氧氣’且該第一氫與氧組合分壓大於該第二 氫與氧組合分壓。 2. 如申請專利範圍第丨項所述之積體電路結構之製 造方法，其中該蒸汽固化係在一第一溫度中進行，且該蒸 汽退火係在低於該第一溫度的一第二溫度中進行。 3. 如申請專利範圍第2項所述之積體電路結構之製 造方法，其中該第一溫度高於1〇〇〇。〇，且該第二溫度低 於 700°C。 * 16 1374515 101年5月8日修正替^頁 4. 如申請專利範園第1項所述之積體電路結構之製 造方法，其中於該蒸汽固化後與該化學機械研磨前，位於 該開口中的該介電材料的一第一部分具有一第—濕蝕刻 率比值大於位在該開口上方的該介電材料的第二部分的 一第二濕餘刻率比值。 5. 如申請專利範圍第4項所述之積體電路結構之製 造方法，其中於該蒸汽退火後’該介電材料的該第一部分 具有一濕姓刻率比值低於2。 6.如申請專利範圍第1項所述之積體電路結構之製 造方法’其中該前驅物至少包括全氫聚矽氮统。 7. 一種積體電路結構之製造方法，至少包括： 面； 提供一半導體基材，該半導體基材至少包括一上表 形成-開口從該上表面延伸至該半導體基材中. 利用-旋轉塗佈方式填充—第一介電材料至開口中; 化 在一第一溫度中對該帛—介電材料進行— 以形成一第二介電材料； “、、八U 於該蒸汽固化後，對該第 研磨；以& “材抖進仃-化學機械 於該化學機械研磨後，在一第二溫 =進：一蒸汽退火，其中該第二溫度低於該第匕:Γ 其中該蒸汽固化具有—笛—h 罘咖度， 風與氧組合分壓’該蒸汽退火 17 1374515 101年5月8日修正替換頁 具有-第二氫與氡組合分壓，其中該第二氫與氧組合分壓 低於該第一氫與氧組合分墨。 8.如申專利範圍第7項所述之積體電路結構之製 造方法’其中該第一溫度高力1〇〇〇。。，且該第二溫度低 於 700°C。 9.如申叫專利範圍第8項所述之積體電路結構之製 造方法’其中該第-溫度高力1_°C，且該第二溫度低 於 600°C。 1 〇·如申凊專利範圍第7項所述之積體電路結構之製 造方法，其中於該蒸汽固化後與該化學機械研磨前位在 該開口中之該第二介電材料的一第一部分具有一第一濕 蝕刻率比值大於位在該開口上方的該第二介電材料的一 第二部分的一第二濕蝕刻率比值。 .如申明專利軌圍第1 〇項所述之積體電路結構之 製造方法，其甲於該蒸汽固化後與該化學機械研磨前，該 第一濕飯刻率比值大於2。 12·如申請專利範圍第10項所述之積體電路結構之 製造方法，其中於該蒸汽退火後，該第一濕蝕刻率比值低 於2。 13.1374515 1〇1年5月8曰修正替換頁 造方法， 4申請專利範圍第7項所述之積體電路結構之製 其中該第一介電材料包含全氫聚矽氮烷。 19