[go: up one dir, main page]

TWI364110B - High voltage semiconductor devices - Google Patents

High voltage semiconductor devices Download PDF

Info

Publication number
TWI364110B
TWI364110B TW096125380A TW96125380A TWI364110B TW I364110 B TWI364110 B TW I364110B TW 096125380 A TW096125380 A TW 096125380A TW 96125380 A TW96125380 A TW 96125380A TW I364110 B TWI364110 B TW I364110B
Authority
TW
Taiwan
Prior art keywords
region
type
drift
doped
gate stack
Prior art date
Application number
TW096125380A
Other languages
English (en)
Other versions
TW200840047A (en
Inventor
Yi Chun Lin
Chi Chih Chen
Kuo Ming Wu
Rueyhsin Liu
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200840047A publication Critical patent/TW200840047A/zh
Application granted granted Critical
Publication of TWI364110B publication Critical patent/TWI364110B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/65—Lateral DMOS [LDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0281—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs
    • H10D30/0285—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of lateral DMOS [LDMOS] FETs using formation of insulating sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H10D30/603—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs  having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended drain IGFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/152—Source regions of DMOS transistors
    • H10D62/153—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/157—Impurity concentrations or distributions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/149—Source or drain regions of field-effect devices
    • H10D62/151—Source or drain regions of field-effect devices of IGFETs 
    • H10D62/156—Drain regions of DMOS transistors
    • H10D62/159—Shapes
    • H10P30/222—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

九、發明說明： 【發明所屬之技術領域】 本發明有關於-種積體電路 於一種用於高壓摔作之半導㈣』㈣有關 铞作之牛¥體裝置及其製造方法。 【先前技術】 2 _積體電路製程中，如控㈣、記㈣ [電路和高壓電源裝置已被 - -般稱作單晶片系統。例如， ;二：：片上’ 在同電壓和尚電流的操作 "又擴纽極（簡稱DDD:dGuble d馳sed drain)結構即 、=破用於高壓金氧半導體電晶體(H V M 0 s )的源/汲極 、、'上“中雙擴政及極結構不僅可以防止熱載子效 應的問題，也可以同時提供高崩潰電壓。 這些雙擴散汲極結構可以藉由各種已知的方法妒 成，請參考第Μ ^，其顯示—具有井區之基底1〇1，其 表面則形成有隔離區103，電晶體閘極堆疊層1〇5則形成 於井區101上，源/汲極區lu可藉由一第一離子植入製 程形成。隨後，可執行一第二離子植入製程和熱退火^ 驟以形成DDD結構113。其中，為了獲得具有足夠長度 的淡摻雜P型DDD區，必須進行長時間的熱驅入（therm^ drive-ln)製程，但相對的也因此導致短通道效應，因而在 設計上要減少通道長度以縮小元件尺寸也變的十分困 難。換言之，由於具有傳統DDD電晶體的半導體裝置需 要較大的晶胞間距（cell pitch)，因此不利於縮小元件尺 〇503-A32795TWF/chad 5 1364110 另一種雙擴散金氧爭導體（DM0S)電晶體則經常用 於傳統的電源裝置，其可在低阻值下操作而仍能維持高 電壓。而橫向雙擴散金氣半導體（LDM0S)電晶體則特別 因具有簡單的結構而可和超大型積體（VLSI)邏輯電路整 合。然而，由於LDMOS電晶體的導通電阻較高，因此其 表現仍不如於垂直式雙擴散金氧半導體（VDM〇s)電晶 體。最近則發展出一種減少表面電場型（RESURF: redueed # surfacefield)的LDMOS電晶體，由於其能夠提供低的導 通電阻，因此，將其導入電源裝置的應用已有逐漸增加 的趨勢。 請參考第1B圖，其顯示積體電路或半導體裝置2〇 • 内之傳統LDM0S裝置。一P型汲極區224和具有閘極 間隔層220(spaCer)之閘極216係相距一既定距離。電晶 體則形成於基底240上’其中P型磊晶矽層260形成於n 变埋層280上，而N型井區212形成於P型磊晶層260 * 中’場氧化隔離結構210則用於隔離電晶體。 另外，P+型源極區222形成於N型井區212中通道 區228之一侧處。P+型汲極區224則形成於p型磊晶層 260中’電晶體閘極堆疊層216另形成於N型井區之通 道區228上，並橫跨於部分之p型磊晶層26〇上。 在操作上’介於汲極區224和通道區228間的空間 係用以分散電場，藉此可增加裝置的崩潰電壓值，然而， 此向外延長設置的汲極區卻因此使汲極-源極電流路徑間 〇5〇3-A32795TWF/chad 6 1364110 的阻值（Rdson)提高，因此，LDMOS裝置經常必須在高崩 潰電壓值BVdss和低導通阻值Rdson間求取平衡。 而在製程上，為了同時整合高壓MOS電晶體和低壓 MOS電晶體的製程，使用離子植入罩幕和熱驅入製程形 成N型井區212的步驟必須在閘極堆疊層形成之前進 行，因此，通道區的通道長度會因熱驅入製程而不當的 增加，甚至於導致LDMOS電晶體的導通電阻提高。 據此，業界亟需要一種能改善傳統半導體裝置的缺 ® 點，例如可維持固定通道長度，較高的崩潰電壓值，及 較低的導通電阻，同時可改善元件的性能而毋須增加太 多的成本或使用複雜的製程，並能符合高電壓的操作需 求.。 【發明内容】 有鑑於此，本發明之一實施例係揭露一種用於高壓 操作之半導體裝置，其包括一基底及一位於基底中之井 ™ 區。一閘極堆疊層，位於井區上，並具有一第一侧邊和 相對之第二側邊。井區内具有一摻雜本體區及一漂移 區，摻雜本體區包括一通道區和一漂移區，其中，通道 區係延伸至部分閘極堆疊層底下，而漂移區則鄰接通道 區。一汲極區，位於漂移區内且和閘極堆疊層之第一側 邊相隔一既定距離。一源極區，位於摻雜本體區内並靠 近閘極堆疊層之第二側邊。其中在摻雜本體區和井區間 沒有P-N接面存在。 0503-A32795TWP/chad 7 1364110 半導二Γ實施例係係揭露—種用於高壓操作之 Π包括一基底及一位於基底中之井區。-位於井區上’並具有—第-側邊和相對之 .區内具有一摻雜本體區’其包括-通道區， /、中’通㈣錢伸至部分閘極堆4層底下，歸 體區和井區間沒有P_N接面存在。 -s 4 r 弟，示移區，鄰接 广 '“且至少橫向延伸至閘極堆疊層的第-側邊底 I 一 =「區’和閉極堆疊層之第-側邊相隔-既定距 L::r二於摻雜本體區内並靠近間極堆疊層之 $ 1 ^ 一第一漂移區，圍繞著汲極區，其中第二 漂移區包括一接面，八一 和鬧極堆疊層的第-側1接移區且位於沒極區 =發明之另一實施例係係揭露—種 +導體裝置，i包括一 铞作之 并 __ 孓基底及一位於基底中之N型
:。-閘極堆疊層，位於N型井區上，並具 一 側邊和相對之篦-相丨、臭 ^ 體區，-包/井區内具有-心摻雜本 極堆晶…道區，其中，通道區係延伸至部分閉 L ^ ⑽型摻雜本體區Μ型井區間沒有Ρ-Ν 向延伸通道區，且至少橫 托祕田S 的弟一側邊底下。一汲極區，和閘
型: ^ 一側邊相隔-既定距離。-源極區，位於N 内並靠近閉極堆疊層之第二側邊。及-第 括-接面圍繞著汲極區，其中p型第二漂移區包 、、鄰接於p型第-漂移區且位於汲極區和間 〇^〇3-A32795TWF/chad % 側邊之間。第-及第二間隔層則分別設 位於第-Π:層的第—側邊和第二側邊。—淡摻雜區另 第—間隔層底下且介於源極區和通道區之間。 更明ίLi本發明之上述和其他目的'特徵、和優點能 / ，，下文特舉一較佳實施例，並配合所附圖示， 作詳細說明如下： m 【實施方式】 “以下所描述之實施例内容係包括實現本發明之最佳 化松式’且其目的僅為顯示本發明之—般原理原則而不 應視為-種限定，本發明之範圍係依後社申請專利範 圍而定。 、、本發明之實施例係有關於半導體裝置及其製造方 、'特別有關於一種可用於南壓操作之半導體裝置及其 製造方法。 、有關各貫施例之製造和使用方式係如以下所詳述， 並伴隨圖示加以說明。其中，圖示和說明書中使用之相 同的元件編號係表示相同或類似之元件。而在圖示中， 爲清楚和方便說明起見，有關實施例之形狀和厚度或有 不符實際之情形。而以下所描述者係特別針對本發明之 震置的各項元件或其整合加以說明，然而，值得注意的 疋’上述元件並不特別限定於本文所顯示或描述者，而 疋可以如熟習此技藝之人士所知的各種形式，此外，當 —材料層是位於另一材料層或基底之上時，其可以是直 〇503-A32795TWF/chad 9
1J041W 接位=其表面上或另外插人有其他中介層。 麻;^ 圖的剖面圖係顯示—種半導體裝置製程之 貝％例，例如一種HVM〇s裝置 寸並提高元件性能。 尺 之半一起始步驟’首先提供-具有井區· 在—實施例中，半導體基底_可包 土有綱基底'物…—基底、 第：二：磊晶層之形式。半導體基底_可以為- =一導電Μ，例如Ρ型或心，在本例中，半導體基 底100為用於形成PM0Sf晶體的？型石夕基底。、土 ，外’ 5¾離結構300係形成於基底上 高，動區，而在第2圖中所顯示之= 5 '、以％氧化層為例但並不以此為限，其他各種 隔離結構例如淺溝槽隔離結構亦可採用。 議井區形成於基底中，其具有—和基底 型摻二的t電？態’舉例而言，可以藉由植入磷等N "貝以升’成向壓N型井區2〇〇，摻雜濃度可介於旧2 m^iEi3atGmsw之間。而其他㈣型捧雜 200則可錄、或其結合亦可適用本實施例。井區 共ί圖案化井區植人罩幕(未顯示）配合執行一 井區植入步驟形成。 區二】::驟藉在由植广質至井區中以形成漂移 550 " 你不和k 550和井區之間則形成一 0503-A32795TWF/chad 10 1364110 接面（junction)。一般而言，漂移區550的導電形態和井 區200相反，例如是P型漂移區550。在一實施例中，可 以藉由植入硼等P型摻雜質以形成P型漂移區550,摻雜 濃度可介於lE12atoms/cm2至lE13atoms/cm2之間。而 其他種P型摻雜質例如鎵、鋁、銦、或其結合亦可適用 本實施例。
第4圖顯示形成一閘極堆疊層400的製程步驟，其 中在井區200或漂移區550之上所形成之閘極堆疊層 400，係具有第一側邊S1和相對之第二側邊S2。在本例 中，閘極絕緣層430形成於漂移區550之部分表面上， 閘極絕緣層430 —般可使用熱氧化製程形成，而形成於 閘極絕緣層430表面上之閘極導電層410,則可使用化學 氣相沈積法沈積形成。在一實施例中，閘極導電層410 可以為摻雜多晶矽層、金屬或金屬合金等導電材料層， 此外，閘極導電層410表面也可以選擇形成金屬石夕化物。 _請參考第一5__圖丄其顯示一摻雜本體區_ 650—形成於漂 移區550中，摻雜本體區650的導電形態和漂移區550 相反，例如是Ν型導電形態。在一實施例中，可以藉由 植入磷等Ν型摻雜質以形成Ν型摻雜本體區650，摻雜 濃度可介於1Ε13 atoms/cm2至1Ε14 atoms/cm2之間。而 其他種N型雜質例如砷、氮、鎵、或其結合亦可適用本 實施例。摻雜本體區650可以藉由使用大角度斜向離子 植入法從單一侧邊進行離子植入而形成。在本例中，可 使用一圖案化植入罩幕（未顯示）遮住位於第一側邊S1的 0503-A32795TWF/chad 11 ⑽ 4110 基底，而從位於第二側邊S2之基 植入。從垂直面起算植入角戶可以=仃，角度斜向離子 仃大角度斜向離子植人步驟之後，位 ’在 部分ρ创,、φ r c ;弟一側邊S2之 1你私區5：)〇被反轉形成N型摻 特別是N型摻雜本體區650可以延伸至m 面’使得摻雜本體區㈣的料至少等於或更 二、，不f夕區550,以確保沒有p_N接 雕
㈣和井區⑽之間。同時，從第二側邊 區 ::極堆疊層4。〇底下的通道區66。也藉由：角度斜： ::步驟形成。而在較佳實施例中，由於摻雜本體 :650係在形成_堆疊層彻和漂移區別後再藉由 、角度斜向離子植人步驟摻雜形成，因此，可以不^ 使用熱驅入製程’而通道區660的長度也因而可以固定 下來’並滿足設計者的尺寸需求。 此外，根據減少表面電場技術(RESURF)，N型摻雜 ~隹〜本體區6.5G、_高壓1型井區·、和p型漂移區55〇的尺 寸和摻雜濃度亦可選擇性地予以特別設定以改善表面電 場’以允許更高的崩潰電壓。 “第6圖顯示在N型井區200内，形成源極區61〇於 摻雜本體區65〇中，及形成汲極區510於漂移區55〇中 的製程。 首先’在定義MOS電晶體的源極區610和汲極區510 時可以使用淡摻雜（LDD)植入製程，特別是此植入製程可 將LDD摻雜物植入通道區66〇的邊緣側以提供源極區 〇5〇3-A32795TWF/chad 12 610較淡的的摻雜遭度， _ 植入製程可使用令貫施例中，P型淡摻雜區之 物，例如硼，其接雜 atcmsW 之間 了 "於1E13atGms/eni2 至 1E14 或其^亦:適用本實：。型摻雜f例如鎵、銘、銦、 堆疊『隔層450'460分別形成於閘極 锘js -r a席 弟—側邊S1、S2兩側，例如，一浐 二："/中、應:生形成於閑極堆疊層400和基底表面，I ::例中，絕緣層可為複合層如包 士 =。絕緣層亦可為單層結構，如包括氧切:和 層被圖宰化㈣^ 或其他絕緣㈣。隨後，絕緣 圈木化以$成弟—和第二間隔層45 豐層4〇〇的第-和第二側邊S1、S2兩側。於閑極堆 61〇5由^1:型摻雜本體區㈣中的P型源極區 θ Ρ型摻雜物形成，例如硼，1 度可介於腿atGmsW至1E16at_/em 他…摻雜質例如鎵、銘、銦、或其結合亦可適：： 貫施例。同時，P型淡摻雜區71〇也在此步驟中同時 #出t，首其「7第二間隔層彻底下且介於P+型源極區610 和通道區660之間。 、另一方面’和第-間隔層450相距-既定距離的P+ 型汲極區510’也可藉由植入一 p型摻雜物形成，例如 硼，其，雜濃度可介於1E14 at〇ms/cm2至mu atoms/cm2之間。而其他種p型摻雜質例如鎵、鋁、銦、 〇503-A32795TWF/chad 13 1364110 或其結合亦可適用本實施例。 此外，本體接觸區（body c〇ntactregi〇n)63〇亦於本例 中形成，其和位於摻雜本體區65〇中的p+型源極區61〇 相鄰接。舉例而言，N型本體接觸區630可以藉由植入 璃等N型摻雜質形成，摻雜漠度可介於1EM at〇ms/cm2 至1E1 6 at〇mS/cm2之間。而其他種N型雜質例如砷、氮、 鎵、或其結合亦可適用本實施例。 另在一較佳實施例中，N型摻雜本體區65〇的雜質 濃度可以實質上大於N型井區2〇〇以降低導通電阻。而 P型漂移區550的雜質濃度亦可實f上小於没極區51〇 • 或p型淡摻雜區以獲得較高的崩潰電壓。 - 第7至11圖的剖面圖係顯示一種半導體裝置製程之 另-實施例，例如-種HVMOS裝置製程，其可藉此減 小尺寸並提高元件性能。 第7圖係顯示一起始步驟，首先提供-具有井區12〇〇 J 之半導體基底1100,在一實施例中，半導體基底1100可 包括絕緣層上有石夕（S0I)基底、塊狀石夕（Bulk silicon)基 底或基底上有石夕蠢晶層之形式。半導體基底i⑽可以 為一第一導電形態，例如P型或N型，在本例中，半導 體基底1100為用於形成PM0S電晶體的p型石夕基底。 此外，隔離結構1300係形成於基底11〇〇上以定義 出主動區’例如高壓主動區，而在第7圖中所顯示之隔 離結構1300係以場氧化層為例但並不以此為限，其他各 種隔離結構例如淺溝槽隔離結構亦.可採用。 0503-A32795丁 WF/chad 14 1364110 其次，一井區1200形成於基底中，其具有一和基底 1100相反的導電形態，舉例而言，可以藉由植入磷等N 型摻雜質以形成高壓N型井區1200，掺雜濃度可介於 1E12 atoms/cm2 至 1E13 atoms/cm2 之間。而其他種 N 型 摻雜質例如砷、氮、銻、或其結合亦可適用本實施例。 井區1200則可藉由一圖案化井區植入罩幕（未顯示）配合 執行一井區植入步驟形成。
第8圖顯示一藉由植入摻雜質至井區中以形成漂移 區1550的製程步驟。在一較佳實施例中，漂移區1550 係形成於井區的上部，在漂移區1550和井區之間則形成 一接面（junction) Jp。一般而言，漂移區1550的導電形態 和井區1200相反，例如是P型漂移區1550。在一實施例 中，可以藉由植入硼等P型摻雜質以形成P型漂移區 1550,摻雜濃度可介於 1E12 atoms/cm2 至 1E13 atoms/cm2之間。而其他種P型掺雜質例如鎵、I呂、銦、 或其結合亦可適用本實施例。 -… — -— 第8圖顯示一選擇性（optional)形成一第二漂移區 1530的製程步驟，其包括一鄰接於第一漂移區1550的接 面J2。較佳者，第二漂移區1530形成於第一漂移區1550 中並可延伸至井區1200,以致於在井區1200和第二漂移 區1530之間形成接面J1，以及在第一漂移區1550和第 二漂移區1530之間形成接面J2。第二漂移區1530的導 電形態相反於井區1200，例如，一 P型漂移區1530可以 藉由植入硼等P型摻雜質形成，摻雜濃度可介於1E12 0503-A32795TWF/chad 15 1364110 iTit"2至1E14 atoms/cm2之間。而其他種p型摻雜 貝例如叙、链、銦、或其結合亦可適用本實施例。 第9圖顯示形成一閘極堆疊層14〇〇的製程步驟，盆 中在井區⑽或漂移區测之上所形成之閘極堆疊層 、，係具有第一側邊si和相對之第二側邊S2，而 漂f區1550則至少橫向延伸至閘極堆疊層的第一 底下。在本财’細_ 143q形成於漂移 區50之部分表面上，閘極絕緣層143〇 _般 == 成，而形成於閘極絕緣層143。表面上之閘極 W層MH)，則可使用化學氣相沈積法沈積形成 貫施例中，間極導電層1410可以為摻雜多晶石夕層、金屬 或金屬合金等導電材料層，此外，間極導電層⑷ 也可以選擇形成金屬矽化物。 、 、面此外，熟習此技術領域之人士亦可以了解形成第二 漂移區1530和閘極堆疊層1_的製程順序可以相反。 亦即’上述第二漂移區153〇的製程步驟可 堆疊層14GG之前或之後進行。 縣成閘極 請參考第ίο圖，其顯示一捧雜本體區16 ' =區⑽中，摻雜本體區165〇的導電形態^ ^示私區=0相反，例如是N型導電形態。在一實 中’可以錯由植入細型摻雜質以形 ^ 1E13 at〇msW Η atoms/cm之間。而其他種N型雜質例如砷、氮 其結合亦可適用本實施例。摻雜本體區1㈣可以藉由使. 0503-A32795TWF/chad 16 用大角度斜向離子植人法 成。在本例巾，可㈣側邊進仃料植入而形 於第-側邊S]的其庙Θ木化植入罩幕(未顯示)遮住位 行大角度斜向離子植人。㈣S2之基底進 加到60度左右m /直面起鼻植入角度可以增 位於第二側度斜向離子植入步驟之後，
型摻雜本體ί μ分P型漂移區⑽被反轉形成N 底部接面，使得摻雜本 减粗力女Ώ又夕荨於或更深於第一漂移區1550,以 之πΐ ±·Ν接面形成於摻雜本體區165°和井區簡 :广'’從第二側邊S2處延伸至部分閘極堆疊層 开4 的相Γ 166G也藉由大角度斜向離子植入步驟 而在1實施财’由轉雜本體區165〇係在妒 堆疊層剛和漂移區⑽後再藉由大角度斜‘ ^ 步驟摻雜形成，因此，可以不需要使用熱驅入
衣王，而通道區166〇的長度也因而可以固定下 足设计者的尺寸需求。 W 此外，根據減少表面電場技術(RESURF)，N型摻 ^體區1650 '高壓N型井區12〇〇、和第一及第二p型漂 矛夕區1550、1530的尺寸和摻雜濃度亦可選擇性地予以特 別。又定以改善表面電場，以允許更高的崩潰電壓。 第11圖顯示在1^型井區1200内，形成源極區161〇 於摻雜本體區165〇中，及形成汲極區151〇於第二漂 區1530中的製程。 丁夕 〇503-A32795TWF/chad 17 1364110 m〇s電晶體的源極區i6]G和汲極區 U *1將LDD摻雜物植入通道區I66〇 :、極區1610較淡的摻雜濃度，在-實施例中’，”4: 雜：之植入製程可使用中劑量至低劑量的方式植：:; 雜物，例如，’其摻雜漠度可介於1Ei 3 at_/cm2至 Γ 之間。而其他種p型摻雜質例如鎵、紹、
銦'或其結合亦可適用本實施例。 其次，第一和第二間隔層145〇、146〇分別形 層1400的第一和第二側邊以、s2兩側，例如： 一絶緣層可先順應性形成於閘極堆疊層刚和基底叫〇 在:實施财，絕緣層可為複合層如包括觀塾氧 化層和-錢層。絕緣層亦可為單層結構，如包括氧化 石夕層、氮切層、魏切層、及或其他絕緣材料。隨 後，絕緣層被圖案化以形成第一和第二間隔層i45〇、_ 於閘極堆疊層1400的第-和第二側邊Si、S2兩側。 之後^位於N型摻雜本體區165以的p型源極區 曲，可藉由植入一 p型摻雜物形成，例如硼，其摻雜 濃度可介於lE14at〇ms/cm2至IE16at〇ms/cm2之間:而 其他種P型摻雜質例如鎵、H或其結合亦可適用 ^實施例。同時，P型淡摻雜區171〇也在此步驟中同時 定義出來，其位於第二間隔層146〇底下且介於p+型源極 區610和通道區1660之間。 、 另一方面’和第一間隔層145〇相距一既定距離的
IS 0503-A32795TWF/chad 1364110 型汲極區1510，也可藉由植入-p型摻雜物形成，例如 硕，其摻雜濃度可介於1E14 at〇ms/cm2至im6 atoms/cm2之間。而其他種P型摻雜質例如鎵、銘、銦、 或其結合亦可適用本實施例。 此外’本體接觸區（body contact region) 1630亦於本 中形成/、和位於摻雜本體區165〇中的型源極區 1610相鄰接。舉例而言，N型本體接觸區工㈣可以藉由 植入磷等2 N型摻雜質形成’摻雜濃度可介於‘ atoms/cm至lE16 at〇ms/cm2之間。而其他種n型雜質 例如珅、氮、鎵、或其結合亦可適用本實施例。 、 另在一較佳實施例中，N型摻雜本體區165〇的雜 濃度可以實質上小於N+型摻雜本體接觸區^⑽ regum) 1630而南於N型井區12〇〇的雜質濃度，以降低 2電阻。此外’第二P型漂移區1530的雜質濃度亦可 貫質上小於汲極區151(^P3!!淡摻龍mG,而實 高於第- P型漂移區155〇以降低導通電阻。 、 在另-實施例中，如第n圖所示，第二漂移區⑽ 的深度實質上深於第一漂移區155〇。在本例中，增加第 二漂^測的深度可収善導㈣阻和 性，其原因在於第二漂移區的接面面積的增大= 降低接面電阻並有效地分散通過接面的電流。 此外，請參閱第η圖，其顯示介於第：： 和第二漂移區⑽間接面12的可能位置。舉例而古， 如欲降低導通電阻，接面J2可以選擇靠近間極堆疊層 0503-A32795TWF/chad )9 1364110 1400的第一側邊SI，反之，如欲提高崩潰電壓，則接面 J2可以選擇靠近P+型汲極區1510。 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作些許之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。 Φ t 0503-A32795TWF/chad 20 圖式簡單說明】 第1A圖為剖面圖， Ί員示傳統具有DDD MOS電晶 體的半導體裝置。 弟1B圖為剖面圖， 其顯示傳統具有LDMOS電晶體 的半導體裝置。 弟2-6圖為剖面圖， #顯示一半導體裝置之製造方法 實施例。 第7-12圖為剖面圖 ’其_示另一半導體裝置之製造 方法實施例。 【主要元件符號說明】 井區200 ; 半導體基底100 ; 隔離結構300 ; 漂移區550 ; 接面Jl、J2 ; 閘極堆疊層400 ; 第一側邊S1 ; 第二側邊S2 ; 閘極絕緣層430 ; 閘極導電層410 ; 摻雜本體區650 ; 通道區660 ; 源極區610 ; 汲極區510 ; 淡掺雜區710 ; 本體接觸區630 ; 井區1200 ; 半導體基底1100 ; 隔離結構1300 ; 第一漂移區1550 ; 第二漂移區1530 ; 接面Jl、J2 ; 閘極堆疊層1400 ; 第一側邊S1 ; 第二側邊S2 ; 閘極絕緣層1430 ; 〇503-A32795TWF/chad 21 1364110 閘極導電層1410 ; 通道區1660 ; >及極區1510， 本體接觸區1630。 摻雜本體區1650 ; 源極區1610 ; 淡摻雜區1710 ;
0503-A32795TWF/chad

Claims (1)

1364110 第96125380號申請專利範圍修正本 十、申請專利範園·· 一-'1==^ I-種用於高屡操作之半導體裝置，包括妹以免替換兄 一半導體基底’具有一井區； 一閘極堆疊層 相對之一第二侧邊，· 位於該井區上並具有一第—側邊和 一摻雜本體區，位於該井區内並包括一通道區，並 延伸至部分之該閘極堆疊層底下； /、
、一漂移區，位於該井區内並鄰接該通道區，1 漂移區之深度係淺於該摻雜本體區； /、 Μ 及極區，位於泫漂移區内並和該閘極堆疊層之 一側邊相隔一既定距離； 一源極區，位於該摻雜本體區中接近該閘極 :第：_處，其中，沒有Ρ_Ν接面形成於該推心； ^和井區之間；及 -本體接觸區’位於該摻雜本體區内並鄰近該 |αρ 0 導^如/請專利範圍第1項所述之用於高麗操作之半 、置’ 1包括-第一和第二間隔|，其分別位於該 閘極堆疊層之第一側邊和第二側邊上。 、 導^如/請專利範圍第2項所述之用於高壓操作之半 把裝置，更包括一淡摻雜區，其位於該第 下且介於該源極區和通道區之間。 間卩 ⑺層底 導體t申請專利範圍第1項所述之用於高壓操作之半 " ’其中該半導體裝置為一 PMOS裝置。 0503-A32795TWF1/Cindy
贤正鞠 補麵修正本 ~ ^ χ , *-» r^jr. 5·如申請專利範圍第i項所诚 -- 導體裝f，1中竽漂評孫换 用於而壓操作之半 質，且，換土 有一第一導電形態之雜 和該井區係摻雜有和該第—導電形 〜祁夂之一第二導電形態之雜質。 導體it申圍第1項所述之用於高壓操作之半 該井區。’摻雜本體區之雜f濃度係實質上高於 導體η專二:範圍第1項所述之用於高壓操作之半 移區。、〃中及極區之雜質濃度係實質上高於該漂 導體利範圍第3項所述之用於高壓操作之半 漂移區。淡摻雜區之雜質濃度係實質上高於該 9.-種用於高壓操作之半導體裝置，包括： 一半導體基底，具有一井區； 相#:閑；堆疊層，位於該井區上並具有-第-側邊和 相對之一第二側邊； -摻雜本體區，位於該井區内並包括—通道區，盆 延伸至部分之該閘極堆疊層底下，其中，沒有Ρ_Ν接面 形成於該摻雜本體區和井區之間； —第-漂移區’位於該井區内，鄰接該通道區 A向延伸至該閘極堆疊層之第—侧邊底下，其中 -漂移區之深度係淺於該摻雜本體區； -沒極區’和該閘極堆疊層之第—側邊相隔—既定 0503-A32795TWFl/Cindy 24 1364110 第96125380號申請專利範圍修正本 距離； A月曰修正替換頁 源極區，位於令旅蚀士蝴 100«-^ ^ ψ 之第二側邊處；及㈣本體區中接近該閘極堆疊層 ㈣區，圍繞該沒極區並包括-接面，其鄰 移區第一漂移區之深度係淺於該第二漂 導體範圍第9項所述之用於高壓操作之半 第一和第二間隔層，其分別位於該 閘極堆疊層之第一側邊和第二側邊上。 如申請專利範圍第10項所述之用於古壓握你夕 底下日人 括，太摻雜區，其位於該第二間隔層 底下且,於該源極區和通道區之間。 道挪12.如申6月專利圍第9項所述之用於高麗摔作之本 導體裝置’其中該半導體裝置為-P_s裝置“作之+ 導體L如申:么利範圍第.9項所述之用於高^^^ 雷开〃 β亥第一和第二漂移區係摻雜有一第一導 :形悲之雜質’且該摻雜本體區和該 ： 第一導電形態相反之—第二導電形態之雜質、和该 14. 如申請專利範圍第9項所述之用於 導體裝置，直中哕、同£刼作之半 該井區。 ”准本體區之雜質濃度係實質上高於 15. 如申請專利範圍第9項所述之 導體裝置，i中哕第用於向壓操作之半 /、甲該第一冻移區之雜質濃度 該沒極區而實質上高於該第一漂移區。 、小於 〇503-A32795TWF]/Cindy 25 替換頁 ί253^ 100年8月17曰修正替換頁 號申请專利範圍修正本 專利範圍第11項所述之^^ 半導體裝置，其中該第二漂移區之雜質濃度係實質上小 於該淡摻雜區而實質上高於該第一漂移區。 、 17.—種用於高壓操作之半導體裝置，包括： P型半導體基底，具有一N型井區； 一閘極堆疊層，位於該N型井區上並具 邊和相對之一第二侧邊； 第 、 N型摻雜本體區，位於該n型井區内並包括一通 道區，其延伸至部分之該閘極堆疊層底下，其中，沒有 P_N接面形成於該N型摻雜本體區型井區之間^ 一 P型第一漂移區，鄰接該通道區且至少樺向延伸 至該閘極堆疊層之第—側邊底下，其中該P型第一漂移 區之深度係淺於該N型摻雜本體區； 一沒極㊣，和該閘極堆疊層之第—側邊相隔一既定 一源極區，位於該N型摻雜本體區中接近該閘極堆 疊層之第二側邊處； 一 P型第二漂移區，圍繞該汲極區並包括一接面， 其郴接5玄p型第一漂移區並介於該閘極堆疊層之第一側 邊和沒極區H P㈣—漂移區之深度係淺於該p 型第二漂流區； — 第一和第二間隔層，其分別位於該閘極堆疊層之 第一側邊和第二側邊上；及 认摻雜區，位於該第二間隔層底下且介於該源極 0503-A32795TWF1/Cindy 1O0411U
第96125380號申請專利範圍修正本 區和通道區之間。 半導體裝置，其中該P都筮狡P ' 尘弟一你移區之雜質濃度係實質 上小於該淡摻雜區而實質上高於該卩型第一漂移區。 19.如U利範圍第17項所述之用於高壓操作之 半導體裝置’其中該N型摻雜本體區的雜質濃度係實質 上高於該N型井區。 參 0503-A32795TWFl/Cindy
TW096125380A 2007-03-28 2007-07-12 High voltage semiconductor devices TWI364110B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/692,213 US7602037B2 (en) 2007-03-28 2007-03-28 High voltage semiconductor devices and methods for fabricating the same

Publications (2)

Publication Number Publication Date
TW200840047A TW200840047A (en) 2008-10-01
TWI364110B true TWI364110B (en) 2012-05-11

Family

ID=39792725

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096125380A TWI364110B (en) 2007-03-28 2007-07-12 High voltage semiconductor devices

Country Status (2)

Country Link
US (1) US7602037B2 (zh)
TW (1) TWI364110B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843002B2 (en) * 2007-07-03 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Fully isolated high-voltage MOS device
EP2058862B1 (en) * 2007-11-09 2018-09-19 ams AG Field-effect transistor and method for producing a field-effect transistor.
JP2010010408A (ja) * 2008-06-27 2010-01-14 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR101578931B1 (ko) * 2008-12-05 2015-12-21 주식회사 동부하이텍 반도체 소자 및 반도체 소자의 제조 방법
US7977743B2 (en) * 2009-02-25 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Alternating-doping profile for source/drain of a FET
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
US20100237439A1 (en) * 2009-03-18 2010-09-23 Ming-Cheng Lee High-voltage metal-dielectric-semiconductor device and method of the same
US8048765B2 (en) * 2009-08-28 2011-11-01 Broadcom Corporation Method for fabricating a MOS transistor with source/well heterojunction and related structure
JP4820899B2 (ja) * 2009-10-23 2011-11-24 株式会社東芝 半導体装置
JP5471320B2 (ja) 2009-11-09 2014-04-16 富士通セミコンダクター株式会社 半導体装置とその製造方法
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微系统与信息技术研究所 一种具有多层超结结构的ldmos器件
WO2012024516A2 (en) * 2010-08-18 2012-02-23 Nearbuy Systems, Inc. Target localization utilizing wireless and camera sensor fusion
US8143130B1 (en) * 2010-10-22 2012-03-27 Richtek Technology Corporation, R.O.C. Method of manufacturing depletion MOS device
CN102130012B (zh) * 2010-12-31 2012-06-27 中国科学院上海微系统与信息技术研究所 Soi超结ldmos器件的ldd、lds及缓冲层一体化制作方法
US8652916B2 (en) * 2011-02-11 2014-02-18 International Business Machines Corporation Self aligned impact-ionization MOS (I-MOS) device and methods of manufacture
TWI455318B (zh) * 2011-03-08 2014-10-01 Vanguard Int Semiconduct Corp 高壓半導體裝置及其製造方法
US9048252B2 (en) 2011-03-09 2015-06-02 Asahi Kasei Microdevices Corporation Semiconductor device and method for manufacturing semiconductor device
US8524548B2 (en) 2011-04-26 2013-09-03 National Semiconductor Corporation DMOS Transistor with a cavity that lies below the drift region
US8853022B2 (en) * 2012-01-17 2014-10-07 Globalfoundries Singapore Pte. Ltd. High voltage device
US8822291B2 (en) 2012-01-17 2014-09-02 Globalfoundries Singapore Pte. Ltd. High voltage device
US8759913B2 (en) * 2012-05-15 2014-06-24 Richtek Technology Corporation Double diffused drain metal oxide semiconductor device and manufacturing method thereof
US9653459B2 (en) * 2012-07-03 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. MOSFET having source region formed in a double wells region
US8643104B1 (en) * 2012-08-14 2014-02-04 United Microelectronics Corp. Lateral diffusion metal oxide semiconductor transistor structure
KR102068842B1 (ko) * 2013-04-16 2020-02-12 매그나칩 반도체 유한회사 반도체 전력소자
CN103280460B (zh) * 2013-05-22 2016-09-07 矽力杰半导体技术(杭州)有限公司 注入形成具有叠加漂移区的高压pmos晶体管及其制造方法
CN104701372B (zh) * 2013-12-06 2017-10-27 无锡华润上华科技有限公司 横向扩散金属氧化物半导体器件及其制造方法
CN104882479B (zh) * 2014-02-28 2018-02-27 无锡华润上华科技有限公司 一种hvpmos器件及其制造方法
KR102138385B1 (ko) * 2014-03-06 2020-07-28 매그나칩 반도체 유한회사 저 비용의 반도체 소자 제조방법
KR20160001913A (ko) * 2014-06-27 2016-01-07 에스케이하이닉스 주식회사 전력용 전자 소자
US9543303B1 (en) * 2016-02-02 2017-01-10 Richtek Technology Corporation Complementary metal oxide semiconductor device with dual-well and manufacturing method thereof
CN107026199A (zh) * 2016-02-02 2017-08-08 立锜科技股份有限公司 具有双阱的金属氧化物半导体元件及其制造方法
CN106169506B (zh) * 2016-08-01 2019-04-09 上海华虹宏力半导体制造有限公司 Ddd mos器件结构及其制造方法
CN106229337A (zh) * 2016-08-16 2016-12-14 上海华虹宏力半导体制造有限公司 Dddmos器件及其制造方法
KR102391512B1 (ko) * 2017-08-17 2022-04-27 삼성전자주식회사 반도체 소자
KR20190087786A (ko) * 2018-01-17 2019-07-25 주식회사 디비하이텍 반도체 소자 및 그 제조 방법
CN110164964A (zh) * 2018-02-12 2019-08-23 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法
CN108682691A (zh) * 2018-05-25 2018-10-19 矽力杰半导体技术(杭州)有限公司 横向扩散金属氧化物半导体器件的制造方法及半导体器件
CN110875389A (zh) * 2018-08-31 2020-03-10 立锜科技股份有限公司 能降低导通电阻的mos元件及其制造方法
CN109830538B (zh) * 2019-01-22 2022-08-16 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
KR102224364B1 (ko) 2019-10-02 2021-03-05 주식회사 키 파운드리 고전압 반도체 소자 및 그 제조 방법
CN113380627B (zh) * 2021-08-12 2021-11-05 晶芯成(北京)科技有限公司 一种ldmos晶体管及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303961B1 (en) * 1998-04-29 2001-10-16 Aqere Systems Guardian Corp. Complementary semiconductor devices
US20020117714A1 (en) * 2001-02-28 2002-08-29 Linear Technology Corporation High voltage MOS transistor
US20050006701A1 (en) 2003-07-07 2005-01-13 Tzu-Chiang Sung High voltage metal-oxide semiconductor device
US7262471B2 (en) 2005-01-31 2007-08-28 Texas Instruments Incorporated Drain extended PMOS transistor with increased breakdown voltage

Also Published As

Publication number Publication date
US7602037B2 (en) 2009-10-13
US20080237703A1 (en) 2008-10-02
TW200840047A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
TWI364110B (en) High voltage semiconductor devices
US20260020280A1 (en) Stacked gate-all-around finfet and method forming the same
US20190355850A1 (en) FINFETS with Wrap-Around Silicide and Method Forming the Same
KR101381038B1 (ko) 전력 ｍｏｓｆｅｔ 및 그 형성 방법
JP5586887B2 (ja) 半導体装置及びその製造方法
CN101425539B (zh) 高迁移率沟槽金属氧化物半导体场效应晶体管
CN101162697A (zh) 半导体元件的制造方法
TWI353025B (en) Semiconductor structure with improved on resistanc
CN101202305B (zh) 具有改进的源极和漏极的半导体器件及其制造方法
TW200908159A (en) Transistor with differently doped strained current electrode region
TW201421683A (zh) 具有低米勒電容之金氧半場效電晶體元件及其製作方法
JP2006344759A (ja) トレンチ型ｍｏｓｆｅｔ及びその製造方法
CN105280705B (zh) 包括将源极区域与漏极区域互连的半导体板的半导体器件
TWI633670B (zh) 功率金屬氧化物半導體場效電晶體及用於製造其之方法
JP7127546B2 (ja) 半導体装置
TW201025457A (en) Semiconductor structure and fabrication method thereof
US8039897B2 (en) Lateral MOSFET with substrate drain connection
CN108574014B (zh) Ldmos器件及其制造方法
CN103137486B (zh) 半导体器件制造方法
CN101325217B (zh) 一种半导体结构
TWI487112B (zh) 半導體裝置及其製造方法
CN101071774B (zh) 金属氧化物半导体场效应晶体管及其制造方法
US20240413239A1 (en) Ldmos nanosheet transistor
JP2007184434A (ja) 半導体装置および半導体装置の製造方法
CN117995905A (zh) 超结沟槽栅mosfet器件及其制造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees