TWI364039B - Semiconductor memory device - Google Patents

Description

1364039 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種半導體記憶體裝置，且更特定言之， 係關於一種用於修復一半導體記憶體裝置之缺陷的設備。 【先前技術】 在半導體記憶體裝置中，可使用X位址及γ位址來修復 有缺陷之記憶體單元。以下將描述一使用X位址之修復設 備。 圖1為習知半導體記憶體裝置之方塊圖。 參看圖1 ’該習知半導體記憶體裝置包括複數個記憶體 庫100、110、120及130，每一記憶體庫具有複數個各別記 憶體單元陣列1 02、112、122及132及修復資訊儲存器 104、114、124及 134。 圖2為圖1令所說明之記憶體庫11〇的方塊圖。 參看圖2 ’記憶體庫11〇包括複數個記憶體單元陣列 112'、112"等、複數個修復資訊儲存器114’、114，，等、 XHIT區塊111·、111"等、HITB一SUM區塊119,等、複數個 位元線感測放大器陣列113’、113'，、113"，等及位元線感測 放大器控制器115·、115"、115”，等及複數個列控制電路。 記憶體單元陣列112'、112"等中之每一者包括一主字線 MWL、一修復主字線RMWL ’其分別連接至由一區塊控制 區塊117’、117"等驅動的一 MWL驅動器116，、116，，等及一 RMWL驅動器118,、118，，等。當將一含有作用中資訊及χ位 址資訊之信號BAX<〇:M>及一含有區塊選擇資訊之信號68 128038.doc 1364039 • 施加至區塊控制區塊117'、117"等時，根據自一修復資訊 • 儲存器114,、114"等輸出之判定資訊XHIT及NXE來驅動主 字線MWL或修復主字線RMWL。 換言之，修復資訊儲存器儲存關於哪一主字線有缺陷的 - 資訊。當半導體記憶體裝置存取該有缺陷之主字線時，修 復資訊儲存器输出一用於允許半導體記憶體裝置存取一修 復主字線RMWL而非有缺陷之主字線M WL的信號。 鲁圖3為圖1及圖2中所說明之修復資訊儲存器的方塊圖。 參看圖3,修復資訊儲存器包括一第一儲存單元31〇、一 第二儲存單元320及一輸出單元330。第一儲存單元31〇儲 存關於是否使用修復資訊儲存器之資訊，且第二儲存單元 320儲存一待修復之主字線MWL之一X位址。當一經輸入 之位址八〇〇11£88<0:：^>與第二儲存單元320中所儲存之資 訊相同時，輸出單元330輸出一用於驅動修復主字線 RMWL之信號ΗΙΤΒ。 % 第一儲存單元310及第二儲存單元320儲存關於半導體記 憶體裝置之缺陷的資訊且包括用於儲存修復資訊之複數個 熔絲。 記憶體單元陣列之修復主字線RMWL的數目實體上與修 復資訊儲存器之數目相同。亦即，當在每一記憶體單元陣 列中提供一個修復主字線RMWL時，在每一記憶體單元陣 列中提供一個修復資訊儲存器。 在實際上使用修復資訊儲存器來修復半導體記憶體裝置 的狀況下，若在一特定記憶體單元陣列中發現一有缺陷之 128038.doc 1364039 記憶體單元，則切斷第一儲存單元3 10之一熔絲以便使用 修復資訊儲存器。切斷第二儲存單元320之一對應於一指 示有缺陷之記憶體單元之X位址的熔絲。當切斷第一儲存 單元310之熔絲時，啟動信號FUSE_PWR及FUSE_EN且將 其傳送至第二儲存單元320。回應於信號FUSE_PWR及 FUSE_EN而啟用第二儲存單元320。當經輸入之位址 ADDRESS<0:N>與第二儲存單元320中所儲存之位址相同 時，亦即，當半導體記憶體裝置存取有缺陷之主字線 MWL時，第二儲存單元320輸出信號ΗΙΤ<0:Ν>、至輸出單元 330。輸出單元330在其接收作用中信號ACT及缺陷資訊 ΗΙΤ<0:Ν>時啟用信號HITB至低位準。 圖3之修復資訊儲存器為（例如）圖2中所示之修復資訊儲 存器114"。再次參看圖2，將信號HITB 1啟動至低位準且 輸入至一 XHIT區塊111"及一 HITB_SUM區塊119'。XHIT區 塊111"及HITB_SUM區塊119·啟動信號XHIT 1及NXE。回 應於信號NXE，區塊控制區塊117"並不驅動主字線MWL。 回應於信號XHIT 1，區塊控制區塊117"驅動記憶體單元陣 列112"之修復主字線RMWL1。 換言之，每一記憶體單元陣列中所提供之修復資訊儲存 器儲存關於待修復之主字線MWL的資訊。當半導體記憶 體裝置存取有缺陷之主字線MWL時，修復資訊儲存器輸 出用於允許半導體記憶體裝置存取修復主字線RMWL而非 有缺陷之主字線MWL的信號HITB。 如以上所述，習知半導體記憶體裝置包括用於每一記憶 128038.doc 1364039 體單元陣列以便修復列的猶☆攸馆次— ,^ a的獨立修復貧訊儲存器。然而，修 復貝訊儲存器在安置於列政你^ 1夂夕]路徑中之電路之中佔用最大面 積，導致半導體記憶體裝置之總面積增加。 【發明内容】 本發明之實％例係針對提供_種半導體記憶體裝置，該 半導體記憶體裝置可減小對於列修復必要之電路面積。 根據本發明之一態樣，提供一種半導體記憶體裝置，該 半導體記憶體裝置包括：複數個記憶體庫；複數個記憶體 單元陣列，其排列於該等記憶體庫中之各者中；複數個陣 列字線，其排列於該等記憶體單元陣列中之各者中；一或 多個修復字線，其排列於該等記憶體單元陣列中之各者 中，及複數個修復資訊儲存器，其經組態以儲存待以該等 修復字線替換之字線之記憶體庫資訊及列位址。 根據本發明之一態樣，提供一種半導體記憶體裝置，該 半導體記憶體裝置包括：複數個記憶體庫，每一記憶體庫 具有具備複數個字線及修復字線之複數個單位記憶體區 塊，及複數個修復熔絲電路，其經組態以儲存一待修復之 子線之記憶體庫資訊及一列位址。 【實施方式】 在下文中’將參看隨附圖式詳細描述根據本發明之半導 體記憶體裝置。 圖4為根據本發明之一實施例的半導體記憶體裝置之方 塊圖。 參看圖4 ’該半導體記憶體裝置包括複數個記憶體庫， 128038.doc 1364039 - 每一記憶體庫具有複數個記憶體單元陣列。該等記憶體單 元陣列中之每一者包括複數個字線、一或多個修復字線及 複數個修復資訊儲存器。該等修復資訊儲存器儲存待以該 ' 等修復字線替換之字線的記憶體庫資訊及列位址。 • 根據相關技術’修復資訊儲存器提供於各個記憶體單元 陣列中，且一個修復資訊儲存器管理關於一個記憶體單元 陣列之列修復。然而，根據本發明之實施例，修復資訊儲 籲 存器並非以1:1對應提供，而管理若干記憶體單元陣列。 管理修復意謂儲存關於待修復之字線的資訊。 修復資訊儲存單元由兩個或兩個以上記憶體庫共用。在 圖4中’修復資訊儲存器由四個記憶體庫41〇、42〇、43〇及 440共用》修復資訊儲存器414,分別連接至記憶體庫41〇 ' 420、430及440之記憶體單元陣列412,、記憶體單元陣列 422’、記憶體單元陣列432,及記憶體單元陣列442,，且儲存 該四個記憶體單元陣列之修復資訊。修復資訊儲存器儲存 φ 待修復之字線之與記憶體庫相關聯之資訊以及列位址。 另外，若干修復資訊儲存器（而非一個修復資訊儲存器) 選擇性地管理屬於一個記憶體單元陣列之字線之修復。舉 ，記憶體|元陣列412，之修復可由修復資訊儲存器 414,或修復資訊儲存器424，予以管理。此係因為不同於 相關技術，該複數個記憶體庫或記憶體單元陣列共用修復 資訊儲存器，且修復資訊儲存器儲存與記憶體庫相關聯之 資訊以及列位址。 在圖4中’-個修復資訊儲存器管理每—記憶體庫中之 128038.doc •10· 1364039 憶體單元陣列的修復。舉例*言，修復資訊儲存器 414’官理每一記憶體庫中之最上端記憶體單元陣列(亦即， 記憶體= 41G中之記憶體單元陣列412，、記憶體庫倒中之 記隐體單7C陣列422,、記憶體庫43G中之記憶體單元陣列 432’及記憶體庫梢t之記憶體單㈣列442.)的修復，且 修^訊儲存器414,·管理每_記憶體庫中之第二最上端記 憶體早疋陣列（亦即，分別記憶體單元陣列412"、422,,、 43二及442")的修復。類似地，修復資訊錯存單元424,及修 復資訊儲存單元424"亦分別管理每一記憶體庫中之最上端 »己隐體單元陣列及第二最上端記憶體單元陣列的修復。修 復資訊儲存器可f理不同記憶體庫之記憶體單元陣列之修 復而不限於一個記憶體單元陣列。可以各種方式設計圖 4之半導體記憶體裝置。 兩種存取控制機制可用於半導體記憶體裝置中。在第一 機制中，對記憶體單元之存取藉由使用字線而控制，且在 第一機制中，對記憶體單元之存取藉由使用主字線及子字 線而控制。儘管本文中已簡單地使用術語字線或修復字 線’但其亦可包括主字線或修復主字線及子字線或修復子 字線。 根據本發明之一實施例的半導體記憶體裝置包括複數個 記憶體庫及複數個修復熔絲電路（修復資訊儲存器）。該等 記憶體庫中之每一者包括複數個單位記憶體區塊，例如， 各具有複數個字線及修復字線之記憶體單元陣列。該等修 復炼絲電路儲存待修復之字線之記憶體庫資訊及列位址。 128038.doc 1364039 當半導體記憶體裝置存取待修復之主字線時，由若干記憶 體庫共用之修復熔絲電路使得半導體記憶體裝置存取修復 字線’從而減小半導體記憶體裝置之面積。 可根據各種機制而修改半導體記憶體裝置。舉例而言， 可以各種機制控制驅動器及區塊。 圖5為圖4中所說明之半導體記憶體裝置的詳細方塊圖。 參看圖5 .，每一記憶體庫包括複數個記憶體單元陣列、 複數個位元線感測放大器及用於控制位元線感測放大器之 複數個列控制區塊及驅動器。作為一實例，記憶體庫41〇 包括複數個記憶體單元陣列5 12'等及複數個位元線感測放 大器陣列5 13'等及位元線感測放大器控制器5丨5，等。記憶 體單元陣列512'等中之每一者包括一主字線MWL及一修復 主字線RMWL，該主字線MWL及該修復主字線RMWL·連接 至由一區塊控制區塊517'等驅動的一 MWL驅動器516,等及 一 RMWL驅動器518·等。當將一含有作用中資訊及X位址 資訊之信號ΒΑΧ<0:Μ>& —含有區塊選擇資訊之信號bs〇0 施加至區塊控制區塊517·等時，根據經由XHIT區塊51Γ、 52Γ等及HITB_SUM區塊519'等自修復資訊儲存器414'、 424'等輸出的判定資訊XHIT U0、XHIT D0及NXE而驅動主 字線MWL或修復主字線RMWL。記憶體庫420、430及440 以類似方式類似地建構及操作。不同於習知半導體記憶體 裝置，記憶體庫之記憶體單元陣列共用修復資訊儲存器。 如以下將描述，不同信號ACT0、ACT1、ACT2及ACT3 輸入至修復資訊儲存器。 128038.doc •12- 1364039 圖6為圖4中所說明之修復資訊儲存器的方塊圖。 參看圖6，一例示性修復資訊儲存器414，包括：第一儲 存單元611、612、613及614，其儲存關於待修復之字線所 屬之一記憶體庫的資訊；一第二儲存單元62〇,其儲存待 修復之子線之列位址；及一輸出單元63〇 ,其由第一儲存 早兀611、612、613及614予以啟動，以在待存取之列位址 ADDRESS<0:N>與第二儲存器620中所儲存之列位址相同 時產生用以啟用修復字線之信號HITB(例如，圖5中之 HITB U0 或 HITB D0)。 第一儲存單元611、612、613及614以及第二儲存單元 620可包括用於儲存修復資訊之複數個熔絲。 第一儲存單元611、612、613及614儲存關於待修復之字 線屬於哪一記憶體庫的資訊。舉例而言，當修復屬於記憶 體庫4 1 0之字線時’切斷第一儲存單元6丨丨之溶絲，且當修 復屬於5己憶體庫430之字線時，切斷第一儲存單元613之溶 絲。輸入至第一儲存單元611、612、613及614之信號 ACT0、ACT1 ' ACT2及ACT3為具有記憶體庫作用中資訊 之脈衝信號。 第二儲存單元620儲存待修復之字線之列位址。當待存 取之列位址八〇〇1^88<0:\>與第二儲存單元620中所儲存 之列位址相同時，輸出單元630輸出用於允許半導體記憶 體裝置存取修復字線（而非原始字線）的信號HITB。 當切斷第一儲存單元611、612、613及614之熔絲且啟動 信號ACT0、ACT1、ACT2及ACT3時，第一儲存單元611、 128038.doc •13- 1364039 612、613及614輸出用於啟用輸出單元630之信號 FUSE_EN0、FUSE_EN1、FUSE_EN2 及 FUSE_EN3。當第 二儲存單元620中所儲存之列位址與待存取之列位址 ADDRESS<0:N>相同時，第二儲存單元620輸出啟用信號 FUSE_EN_SUM及ΗΙΤ<0:Ν>至輸出單元630。輸出單元630 輸出信號HITB以允許半導體記憶體裝置使用修復字線， 而非使用原始字線。 信號ACT0、ACT1、ACT2及ACT3為具有記憶體庫作用 中資訊之脈衝信號，且由信號ACT0、ACT1、ACT2及 ACT3啟動之信號FUSE_EN0、FUSE_EN1、FUSE_EN2及 FUSE_EN3亦為脈衝信號。記憶體庫並不同時啟用且確保 一具有預定持續時間之裕度tRRD。因此，由於信號 FUSE_EN0、FUSE_EN1、FUSE—EN2 及 FUSE—EN3 不彼此 干擾，故不存在傳送修復資訊方面的問題。 自修復資訊儲存器輸出之信號HITB傳送至圖5之XHIT區 塊及HITB_SUM區塊。XHIT區塊同時將信號XHIT傳送至 共用修復資訊儲存器之所有記憶體庫的區塊控制區塊β注 意，在圖中，信號HITB及XHIT具有用以指示其輸出所來 自之不同修復資訊儲存器及XHIT區塊的字尾。自 HITB — SUM區塊產生之信號XNE傳送至所有記憶體庫之共 用之區塊控制區塊。然而，並非在所有記憶體庫中以修復 字線替換主字線，而僅在第一儲存單元611、612、613及 614中所儲存之記憶體庫中進行修復。此意謂，信號χΗΙΤ 及ΝΧΕ由複數個記憶體庫共用。共用係可能的，因為信號 128038.doc •14· 1364039 XHIT及XNE為具有作用中資訊之脈衝信號且僅在啟動 區塊選擇信號BS時發生實際記憶體庫中之啟動。 當切斷第-儲存單it6U、612、613及614之溶絲時，輸 出單元630不管對應於每一熔絲之記憶體庫而輸出同一信 號HITB。然而，在每一狀況下，根據信號act〇、、 ACT2及ACT3之啟用時序而以不同時序輸出信號hitb。在 每一記憶體庫中個別地進行修復，因為在啟動區塊選擇信 號BS時發生實際記憶體庫中之啟動。再次注意。 修復資訊儲存器僅儲存一個列位址。因此，當切斷管理 記憶體庫之修復的熔絲時，其不能管理另一記憶體庫之修 復。然而，當在對應於另一記憶體庫中之相同列位址的相 同子線中出現缺陷時，可同時管理兩個記憶體庫之修復。 以下將詳細描述圖5中之記憶體單元陣列512，之有缺陷 之字線以修復字線RMWL00替換的狀況。由於缺陷出現於 記憶體庫410中，故根據對應列位址而切斷第一儲存單元 611之熔絲且切斷第二储存單元620。當半導體記憶體裝置 存取記憶體庫410時，啟動信號ACT0以使得第一儲存單元 611輸出信號FUSE_EN0。另外，當列位址ADDRESS<0:N> 與第二儲存單元620中所儲存之列位址溶絲切斷資訊相同 時’第二儲存單元620啟動信號ΗΙΤ<0:Ν>及 FUSE一EN_SUM。輸出單元630將信號HITB(圖5中之HITB U0)啟動至低位準。信號HITB U0輸入至XHIT_U0區塊及 HITB—SUM區塊。亦啟動信號XHIT U0及NXE。信號XNE 傳送至連接至其之所有區塊控制區塊，藉此防止字線被驅 128038.doc 1364039 - 動。信號XHIT uo驅動修復字線。然而，由於由區塊選擇 . 信號BS00選擇之記憶體庫為記憶體庫410，故僅驅動修復 子線RMWL00，而不顆動修復字線rmwLIO、RMWL20及 * RMWL30。 如以上所述’修復資訊儲存器由不同記憶體庫共用。因 • 此，可減小修復資訊儲存器之總數目。此對減小半導體記 憶體裝置之整個面積係有利的，同時由於修復資訊儲存器 φ 之數目減小而可修復字線之總數目亦減小。如圖4中所說 明’當四個記憶體庫中之四個記憶體單元陣列經組態以共 用兩個修復資訊儲存器時’可修復四個記憶體庫中之兩個 記憶體單元陣列。可克服以上所述缺點。 另外’由於共用修復資訊儲存器，故用於在啟動用於啟 用修復字線之信號HITB及XHIT時使用信號XNE來防止對 主字線之驅動的電路可由兩個或兩個以上記憶體庫共用。 因此’可進一步減小半導體記憶體裝置之面積》 % 根據本發明之特定實施例，可減小用於列修復之修復資 訊儲存器之總數目且因此可顯著地減小半導體記憶體裝置 之整個電路面積。 I管已關於特定實施例描述本發明，但對熟習此項技術 <而言將顯而易見：在不脫離如以下申請專利範圍中所界 定之本發明之精神及範疇的情況下，可作出各種改變及修 改0 【圖式簡單說明】 圖1為習知半導體記憶體裝置之方塊圖。 12803S.doc 16 U64039 圖2為圖1尹所說明之記憶體庫的方塊圖。 圖3為圖1及圖2中所說明之修復資訊儲存器的方塊圖。 圖4為根據本發明之一實施例的半導體記憶體裝置之方 塊圖^ 圖5為圖4中所說明之半導體記憶體裝置的詳細方塊圖。 圖6為圖4十所說明之修復資訊儲存器的方塊圖。 【主要元件符號說明】

100 記憶體庫 102 記憶體單元陣列 104 修復資訊儲存器 110 記憶體庫 111' XHIT區塊 111" XHIT區塊 112 記憶體單元陣列 112' 記憶體單元陣列 112" 記憶體單元陣列 113' 位元線感測放大器陣列 113" 位元線感測放大器陣列 113… 位元線感測放大器陣列 114 修復資訊儲存器 114' 修復資訊儲存器 114" 修復資訊儲存器 115， 位元線感測放大器控制器 115" 位元線感測放大器控制II 128038.doc • 17- 1364039

115"' 位元線感測放大器控制器 116' MWL驅動器 116" MWL驅動器 117' 區塊控制區塊 117" 區塊控制區塊 118' RMWL驅動器 118" RMWL驅動器 119' HITB_SUM 區塊 120 記憶體庫 122 記憶體單元陣列 124 修復資訊儲存器 130 記憶體庫 132 記憶體單元陣列 134 修復資訊儲存器 310 第一儲存單元 320 第二儲存單元 330 輸出單元 410 記憶體庫 412' 記憶體單元陣列 412" 記憶體單元陣列 414' 修復資訊儲存器 414" 修復資訊儲存器 420 記憶體庫 422' 記憶體單元陣列 ¢. s ) 128038.doc -18 - 1364039 422" 記憶體單元陣列 424' 修復資訊儲存器/修復資訊儲存單元 424" 修復資訊儲存單元 430 記憶體庫 432' 記憶體單元陣列 432" 記憶體單元陣列 440 記憶體庫 442' 記憶體單元陣列 442" 記憶體單元陣列 511' XHIT區塊 512' 記憶體單元陣列 513' 位元線感測放大器陣列 515' 位元線感測放大器控制器 516' MWL驅動器 517' 區塊控制區塊 518' RMWL驅動器 519, HITB_SUM 區塊 521' XHIT區塊 611 第一儲存單元 612 第一儲存單元 613 第一儲存單元 614 第一儲存單元 620 第二儲存單元 630 輸出單元 128038.doc 19- 1364039

ACT 作用中信號 ACTO 信號 ACT1 信號 ACT2 信號 ACT3 信號 ADDRESS<0:N> 位址/列位址 BAX<0:M> 信號 BS 信號/區塊選擇信號 BSOO 信號/區塊選擇信號 FUSE_EN 信號 FUSE_EN_SUM 啟用信號 FUSE_EN0 信號 FUSE_EN1 信號 FUSE_EN2 信號 FUSE_EN3 信號 FUSE_PWR 信號 HIT<0:N> 信號/缺陷資訊/啟用信號 HITB 信號 HITB 1 信號 HITB DO 信號 HITB U0 信號 MWL 主字線 NXE 判定資訊/信號 RMWL 修復主字線 128038.doc -20- 1364039 RMWL00 修復字線 RMWL1 修復主字線 RMWL10 修復字線 RMWL20 修復字線 RMWL30 修復字線 XHIT 判定資訊 XHIT 1 信號 XHIT DO 判定資訊 XHIT UO 判定資訊 XNE 信號 128038.doc -21 -

Claims (1)

1. 丄綱(339 申請專利範圍 第097101018號專利申請案 中文申請專利範圍替換本(1〇1年2月） 十、 - 1-—種半導體記憶體裝置，其包含： .‘. 複數個記憶體庫； ， 複數個記憶體單元陣列，其排列於該等記憶體庫中之 各者中； 複數個陣列字線，其排列於該等記憶體單元陣列中之 各者中； # 或多個修復字線，其排列於該等記憶體單元陣列中 之各者中；及 複數個修復資訊儲存器，其經組態以储存待以該等修 復予線替換之陣列字線之記憶體庫資訊及列位址， 其中該等修復資訊儲存器之每一者經組態以分別儲存 關於該等記憶體庫巾*同者之儲存狀態，且該等修復資 訊儲存器之每一者包括： 複數個第一儲存單元，其對應於該等記憶體庫且經 • '组態以回應於記憶體庫作用中信號而輸出複數個啟動 信號； 一第二儲存單元，其經組態以儲存待修復之一陣列 字線之一列位址；及 一輸出單元，其回應於該等啟動信號而被啟動且經 組態以在待存取之一陣列字線之一列位址與儲存於該 第二儲存單元中之該列位址相同時輸出一信號以啟動 一修復字線。 2.如請求们之半導體記憶體裝置’其中該等修復資訊儲 128038-1010207.doc mf ^ 正替換頁 存器中之每一者由該等記憶體庫中之—兩者或兩者以上共 用。 3. 如請求項1之半導體記憶體裝置，其中該修復資訊儲存 器儲存屬於一記憶體單元陣列的一陣列字線之修復資 訊。 4. 如請求項1之半導體記憶體裝置，其中該等修復資訊儲 存器包括複數個熔絲，該複數個熔絲經組態以儲存待修 復之該等陣列字線之位置。 5·如請求項1之半導體記憶體裝置，其中該等修復資訊儲 存器允許該半導體記憶體裝置存取一修復字線，而非存 取待修復之該陣列字線。 6_如請求項1之半導體記憶體裝置，其中該第一儲存單元 及該第二儲存單元包括經組態以儲存關於待修復之陣列 字線之資訊的複數個熔絲。 7.如請求項1之半導體記憶體裝置，其進一步包含一驅動 器電路，該驅動器電路經組態以根據該記憶體庫葶訊而 驅動一陣列字線或一修復字線。 8·如請求項1之半導體記憶體裝置，其中該等記憶體單元 陣列中之每一者允許該等修復資訊儲存器中之兩者或兩 者以上選擇性地管理一陣列字線之修復。 9·如請求項1之半導體記憶體裝置，其進一步包括一經組 態以在啟動用以啟用該修復字線之該信號時防止對待存 取之該陣列字線之驅動的電路，其令該電路由該等修復 資訊儲存器中之兩者或兩者以上共用。 128038-1010207.doc