TWI364059B - - Google Patents
Download PDFInfo
- Publication number
- TWI364059B TWI364059B TW096125426A TW96125426A TWI364059B TW I364059 B TWI364059 B TW I364059B TW 096125426 A TW096125426 A TW 096125426A TW 96125426 A TW96125426 A TW 96125426A TW I364059 B TWI364059 B TW I364059B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- bonding
- soi
- organic substance
- bonded
- Prior art date
Links
Classifications
-
- H10P70/15—
-
- H10P36/07—
-
- H10P90/1922—
-
- H10W10/181—
Landscapes
- Element Separation (AREA)
Description
1364059 九、發明說明 【發明所屬之技術領域】 本發明係關於一種具有除去對元件動作有不良影響、 起因於製程的金屬雜質用除氣層之貼合SOI晶圓之製造方 法,及藉由該方法所製造之貼合SOI晶圓。 【先前技術】 因半導體元件的細微化、高聚集化的進展,晶圓的污 染對元件特性的影響日益遽增。除去在晶圓加工、元件的 製造過程所導入的起因於製程的污染,特別是將重金屬雜 質從積體電路的活性區域除去的方法,傳統上使用吸附( gettering)技術。 吸附技術,已知有於半導體基板的背面,藉由減壓 CVD法使多晶矽沈積,將其作爲除氣源的方法、利用氧 析出物或藉由錯位等結晶缺陷之捕捉重金屬雜質的能力之 方法。 在絕緣體上形成SOI層之SOI (Silicon On Insulator )晶圓,也有許多應用於傳統的半導體基板之吸附的例子 ,SOI晶圓係藉由存在於SOI層與支持側Si基板的中間 之氧化膜等絕緣體層,阻礙重金屬雜質的移動,無法得到 充分的吸附效果。 因此,爲了有效地附加除氣源,必須使除氣源形成於 SOI層與絕緣體層(氧化膜)的界面,該附加的除氣源對 元件區域無不良影響之構造。但是,SOI晶圓因一般的晶 1364059 圓製造的步驟複雜,製造成本高,若增加附加除氣源於其 上的步驟,SOI晶圓的製造成本變得更高。 例如於專利第3 2 1 7089號,揭露支持基板(支持晶圓 )上的氧化膜注入碳離子’使SOI層用基板貼合於該氧化 膜表面後,藉由進行熱處理,於該氧化膜與SOI層用基板 的界面,以碳爲核使氧析出之SOI晶圓的製造方法。但是 ,於該方法,必須進行支持基板上的氧化膜注入碳離子的 步驟、貼合後析出核的形成' 成長用之熱處理步驟,無法 避免製造成本的提高。 【發明內容】 本發明係以提供可簡單地且廉價地於SOI層與絕緣體 層(氧化膜)的界面形成除氣源,具有可有效地除去對於 元件特性、氧化膜耐壓特性有不良影響之重金屬雜質的功 能之貼合SOI晶圓之製造方法,及藉由該方法所製造之貼 合SOI晶圓爲目的。 本發明人等爲了達成上述目的,反覆檢討不增加步驟 ,在傳統的SOI晶圓的製造步驟上附加除氣源之方法。結 果’發現藉由於該貼合前的晶圓表面存在有機物的狀態下 進行貼合’在後續步驟的接合強化熱處理,使貼合界面形 成具有吸附作用之微小結晶缺陷而得。 本發明係基於上述的見解,其主旨在於下述(1)的 貼合SOI晶圓之製造方法,及以該方法所製造之下述(2 )的貼合SOI晶圓。 1364059 (1 )貼合SOI晶圓之製造方法,其係使S0I層所成 的活性層晶圓與支持晶圓,介由氧化膜貼合後,藉由薄膜 化該活性層晶圓’可於埋入的氧化膜上形成SOI層之貼合 SOI晶圓之製造方法,於貼合前的晶圓表面,在有機物存 在的狀態下進行貼合,於貼合界面,封入該有機物的狀態 下藉由進行接合強化熱處理,使貼合界面形成結晶缺陷。 上述所謂「結晶缺陷」,於晶圓表面存在有機物的狀 態下進行貼合’進行接合強化熱處理,分解有機物所生成 之起因於碳(C )的微小結晶缺陷。而且,於形成結晶缺 陷之貼合界面碳的存在,可藉由二次離子質譜分析( SIMS)確認,或貼合表面之碳的存在,可藉由氣體色層 質量分析(GC-MS )等確認。 而且,所謂「存在有機物的狀態」,係指晶圓洗淨時 或晶圓乾燥保存時,形成於晶圓表面之自然氧化物中含有 有機物的狀態,或晶圓洗淨時或晶圓乾燥保存時,有機物 附著於晶圓表面的狀態。 該貼合S Ο I晶圓之製造方法,於該貼合前的晶圓表面 存在有機物的狀態,可藉由在含有有機物的環境中洗淨晶 圓表面而得。 而且,上述貼合SOI晶圓之製造方法,於該貼合前的 晶圓表面存在有機物的狀態,也可藉由使洗淨後的晶圓在 含有有機物的環境中乾燥而得。 再者,上述貼合SOI晶圓之製造方法,於該貼合前的 晶圓表面存在有機物的狀態,也可藉由以含有有機物的洗 -7- 1364059 淨液’處理晶圓表面而得。 再者’上述貼合SOI晶圓之製造方法,於該貼合前的 晶圓表面存在有機物的狀態,也可藉由使含有有機物的洗 淨液’塗佈或滴於晶圓表面而得。 ‘ (2)上述(1)記載的方法(包含相同方法的上述實 施態樣)所製造之貼合S 01晶圓,其係於貼合界面具有起 因於碳的微小結晶缺陷之貼合SOI晶圓。 • 該貼合SOI晶圓,可規定其結晶缺陷的大小爲5〜 50nm。亦即’結晶缺陷極微小。而且,此處所謂「結晶 缺陷的大小」係指結晶缺陷藉由穿透式電子顯微鏡(TEM )觀察時(參照後面所示的圖4),由照出的像可確定其 缺陷的最長部分的長度之大小。 而且,該貼合SOI晶圓係於該貼合界面中,可檢測出 5χ1018原子/cm3以上的碳濃度波峰之貼合S0I晶圓。此 處所謂「碳濃度波峰」,係將貼合界面藉由二次離子質譜 φ 分析(SIMS )測定的結果(參照後面所示的圖5)。 如上述’本發明的貼合SOI晶圓之製造方法,其係使 活性層晶圓與支持晶圓,於晶圓表面存在有機物的狀態下 進行貼合’藉由進行接合強化熱處理,使貼合界面形成結 晶缺陷之方法。根據本發明的製造方法,可簡單地且廉價 地於SOI層與絕緣體層(氧化膜)的界面形成除氣源。 藉由該製造方法所製造之貼合SOI晶圓,於貼合界面 具有起因於碳的微小結晶缺陷,可有效地除去對於元件特 性、氧化膜耐壓特性有不良影響之重金屬雜質。 -8- 1364059 【實施方式】 以下對於本發明的貼合S 01晶圓之製造方法及以該方 法所製造的本發明的貼合SOI晶圓,參照圖面具體地說明 本發明的貼合SOI晶圓之製, 層所成的活性層晶圓與支持晶圓^介由^ 其特徵爲使SOI 化膜貼合時,於 Φ 貼合前的晶圓表面,在有機物存在的狀態下進行貼合,於 貼合界面,封入該有機物的狀態下藉由進行接合強化熱處 理,使貼合界面形成結晶缺陷之方法。而且,上述所謂「 貼合前的晶圓表面」,係指活性層晶圓及支持晶圓兩者或 其中之一。 圖1爲本發明的貼合SOI晶圓之製造方法的重要部分 的步驟例之模型式流程圖。以下,順著步驟1〜步驟5說 ' 明。 • 於步驟1,準備SOI層所成的活性層晶圓1 2,以及表 面形成氧化膜(絕緣層)1 3之支持晶圓1 1。這兩個晶圓 ,只要是根據傳統進行的方法所製作者即可。 tr 於步驟2,活性層晶圓1 2與支持晶圓1 1貼合時,於 貼合前的晶圓(此處指活性層晶圓1 2與支持晶圓1 1 )表 面爲有機物存在的狀態,亦即形成含有碳的自然氧化膜 1 4的狀態。於支持晶圓1 1,表面的氧化膜1 3上,也形成 前述自然氧化膜1 4。 此係藉由之後進行接合強化熱處理,於貼合界面,形 -9- 1364059 成作爲除氣源功能之結晶缺陷。其詳細內容在步驟4中說 明。 晶圓表面成爲前述有機物存在的狀態之具體方法,例 如在含有有機物的環境中洗淨的方法(包含之後的乾燥) ;以含有有機物的洗淨液處理的方法;塗佈、滴下含有有 機物的處理液之方法;又如將晶圓放置於含有有機物的環 境中的方法,任一種方法都有效。 # 作爲其中之一,說明將晶圓表面在含有有機物的環境 中洗淨的方法。於貼合SOI晶圓之製造方法,貼合晶圓前 ’爲了除去表面的雜質,藉由使用氫氧化銨及過氧化氫水 的混合液之SC-1洗淨等,進行貼合前洗淨,該洗淨在前 述環境中進行。 作爲所使用的有機物,例如芳香族烴類、氯化烴類、 醇類、乙酸酯類、酮類、醚類等的有機物,也可爲含有微 量的碳者,其中N-甲基-2-吡咯烷酮較適合。N-甲基-2-吡 # 咯烷酮係在晶圓加工過程,硏磨晶圓時,爲了防止瑕疵的 產生所使用的蠟去除劑,容易取得,容易朝晶圓表面吸附 〇 藉由在含有該有機物的環境中進行貼合前洗淨,可成 爲晶圓表面存在有機物的狀態。認爲藉由晶圓表面附著( 存在)極微量的有機物,發現可使貼合界面形成結晶缺陷 的效果。 表1係在含有作爲有機物的N-甲基-2-吡咯烷酮之環 境中,SC-1洗淨的晶圓表面的附著的全部有機物的量之 -10- 1364059 測定結果。有機物的量之測定’係藉由氣體色層質量分析 (GC-MS )進行。而且,附著的全部有機物的量中,約 80 %爲N -甲基-2 -吡咯烷酮。而且,於表1,所謂「附有氧 化膜〇·5μπι」,係指表面形成厚度〇.5μπι的氧化膜(絕緣 層)之晶圓。 表1
No 樣品名 洗淨時 的環境 附著的全部有機物的量 (ng/cm2 ) 1 SC-1洗淨晶圓 Ν-甲基-2-吡 略院酮 3.5 .2 SC-1洗淨晶圓耐有氧化膜〇·5μιη) 3.9 3 SC-1洗淨晶圓 不含Ν-甲基-2-吡咯烷酮 0.009 4 SC-1洗淨晶圓(附有氧化膜〇·5μιη) 0.027 如表1所示,得知在含有Ν-甲基-2-吡咯烷酮之環境 中洗淨之晶圓(樣品No. 1及No. 2)的表面,與在不含 有N-甲基-2-吡咯烷酮之環境中洗淨之晶圓(樣品No. 3 及No. 4 )比較,檢測出超過100倍的有機物(亦即N-甲 基-2-吡咯烷酮)。而且,N-甲基-2-吡咯烷酮的附著量, 認爲不那麼受氧化膜的有無之影響。 然後,於步驟3,表面存在有機物的狀態,亦即含有 碳的自然氧化膜1 4形成的狀態的活性層晶圓1 2,以相同 表面形成含有碳的自然氧化膜14的支持晶圓11的氧化膜 13表面爲貼合面,與支持晶圓11貼合。藉此,使前述有 機物成爲封入貼合界面的狀態。 於步驟4,於該貼合界面,封入該有機物的狀態下進 -11 - 1364059 行接合強化熱處理。其係確保貼合強度的同時,使貼合界 面形成結晶缺陷之熱處理。關於處理溫度,爲使氧化膜軟 化,可得埋入空隙的效果,期望爲1100 °c以上。此外, 處理溫度的上限’從防止滑動錯位的產生之觀點,期望爲 1 3 00。(:。 藉由該處理,貼合界面的含有微量有機物(碳)的自 然氧化膜局部凝聚。伴隨自然氧化膜的局部凝聚而凝聚的 微量有機物(碳),形成大小爲5 Onm以下的微小的結晶 缺陷1 5。該結晶缺陷1 5 ’榫斷係由「碳-矽」所構成。 圖4爲進行接合強化熱處理後的貼合界面(剖面)藉 由穿透式電子顯微鏡(TEM)觀察結果之模型圖,(a) 爲洗淨晶圓時環境中含有N-甲基-2-吡咯烷酮的情況,(b )爲不含的情況。 如附加於圖4之空白箭頭所示,洗淨晶圓時環境中含 有N -甲基-2-吡咯烷酮的情況,藉由熱處理,於活性層晶 圓(SOI層)12與氧化膜13的貼合界面形成微小的結晶 缺陷15。其大小從與同圖中所示的表示0·5μιη的長度之 縮尺對比,推測爲5 Onm程度以下。相對地,如圖4 ( b ) 所示,環境中不含N-甲基-2-吡咯烷酮的情況,認爲結晶 缺陷沒有形成。 圖5及圖6爲同樣地實施例所進行的調查結果,進行 前述接合強化熱處理後,在貼合界面附近藉由二次離子質 譜分析(SIMS )碳(C )濃度的測定結果之例示圖》圖5 爲洗淨晶圓時環境中含有N-甲基-2-吡咯烷酮的情況,圖 -12- 1364059 6爲不含的情況。 於圖5及圖6,橫軸爲進行接合強化熱處理後,從貼 合S ΟI晶圓之活性層晶圓(S ΟI層)側到支持晶圓側的距 離(此處記爲「深度J )。沿著該橫軸,圖中顯示SOI層 、氧化膜及支持晶圓(支持基板)存在的部位。縱軸爲碳 濃度(原子/cm3 )。而且,空白箭頭A所示的碳濃度爲晶 圓的碳濃度的背景値,同樣地空白箭頭B所示的碳濃度爲 氧化膜(絕緣層)的碳濃度的背景値。 如圖5所示,洗淨晶圓時環境中含有N-甲基-2-吡咯 烷酮的情況,得知在活性層晶圓(S ΟI層)與氧化膜(絕 緣層)的貼合界面,碳濃度顯示波峰,檢測出2χ1〇2<)原 子/cm3的碳(C )波峰。 相對地,如圖6所示’洗淨晶圓時環境中不含n -甲 基-2 -Dj±略院酮的情況,無論深度無法檢測出如此顯著的 碳(C )波峰(於貼合界面,認爲只有未達5xl〇18原子 /cm3的碳(C)波峰)。換言之,爲了使貼合界面得到 5xl018原子/cm3以上的碳(C)波峰,只要調整有機物的 量’以使貼合前的晶圓表面存在有機物即可。 步驟5係薄膜化活性層晶圓(S0I層)12的步驟。於 該步驟,根據機械加工、化學蝕刻等傳統進行的方法進行 薄膜化,製造貼合S 01晶圓1 〇。 圖2爲本發明的貼合SOI晶圓之製造方法的其他步驟 例之模型式流程圖。 與則述圖1所不的步驟不同之處,在於步驟2中,在 -13- 1364059 活性層晶圓1 2與支持晶圓11貼合之際,只有活性層晶 12的表面存在有機物的狀態,亦即形成含碳的自然氧 膜1 4的狀態。 於步驟3,表面形成含有碳的自然氧化膜14的活 層晶圓12,以不形成含有碳的自然氧化膜14的支持晶 11的氧化膜13表面爲貼合面,與支持晶圓11貼合。 圖3爲本發明的貼合SOI晶圓之製造方法的另一其 步驟例之模型式流程圖,活性層晶圓1 2與支持晶圓1 1 合時,只有支持晶圓1 1的表面存在有機物的狀態,亦 形成含碳的自然氧化膜1 4的狀態。 進行前述的步驟2,作爲使晶圓表面存在有機物的 態之具體方法,除前述之在含有有機物的環境中貼合前 淨晶圓表面的方法外,洗淨後的晶圓在含有有機物的環 中乾燥的方法也有效。製造晶圓時,不限於前述的貼合 洗淨,爲了除去晶圓表面的雜質、微粒子,進行各種酸 、洗淨,此時所使用的酸洗液、洗淨液可先添加有機物 再者,含有有機物的處理液塗佈或滴於晶圓表面之 法也可能適用。應用旋轉塗佈技術,可於晶圓表面使處 液薄且均勻地擴展的方法也有效。 而且,即使於使用這些方法的情況,藉由朝晶圓表 極微量的附著,因可形成結晶缺陷,對有機物的濃度無 別限制。 如此晶圓表面或其上所形成的氧化膜(絕緣層)表 的洗淨,藉由在含有有機物的環境中進行等的方法,於 圓 化 性 圓 他 貼 即 狀 洗 境 刖 洗 0 方 理 面 特 面 晶 -14- 1364059 圓表面形成含有微量有機物(碳)的自然氧化膜,成爲封 入貼合界面的狀態,然後藉由進行熱處理,可於貼合界面 形成微小的結晶缺陷。 該結晶缺陷,具有將起因於製程的重金屬雜質從積體 電路的活性區域除去之吸附作用。此係由前述的方法所製 '作的SOI晶圓的SOI層表面上所形成的元件的氧化膜耐 壓特性之提高而可確認。 • 如以上的說明,根據本發明的貼合SOI晶圓之製造方 法’不增加特別的步驟,可簡單地且廉價地形成除氣源於 活性層晶圓(SOI層)與絕緣體層(氧化膜)的界面。 然後’敘述本發明的貼合SOI晶圓。 該貼合SOI晶圓係由前述本發明的方法所製造之貼合 SOI晶圓’於貼合界面具有起因於碳的微小結晶缺陷之貼 合S 0 I晶圓。於貼合界面存在微小結晶缺陷,參照表〗及 圖4、圖5’如說明爲起因於碳的結晶缺陷。 • 於該貼合SOI晶圓,結晶缺陷係如前述圖4模型所示 般的極微小。因而,結晶缺陷的大小規定爲5〜5 0 nm,係 本發明的貼合SOI晶圓所特定。 具有該微小結晶缺陷之本發明的貼合S 01晶圓,可有 效地除去對元件特性氧化膜耐壓特性有不良影響之重金屬 雜質。 而且’本發明的貼合S ΟI晶圓,如前述圖5所示,於 貼合界面,可檢測出5χ 1〇18原子/cin3以上的碳濃度波峰 之特徵碳濃度分佈。亦即,規定貼合界面之碳濃度波峰値 -15- 1364059 ,可能爲本發明的貼合SOI晶圓所特定。 (實施例) 製作適用本發明的方法之貼合SOI晶圓,可確認根據 本發明的貼合SOI晶圓之製造方法的效果。 (實施例1 ) 根據前述圖1所示的流程圖的步驟,製作如下的貼合 s 〇 I晶圓。 亦即,使用SOI層所成的活性層晶圓1 2與表面形成 厚度Ι.Ομιτι的氧化膜13之支持晶圓11,在含有作爲有機 物之Ν-甲基-2-吡咯烷酮的環境中,以SC-1洗淨進行晶圓 (此處係指活性層晶圓1 2與支持晶圓1 1 )表面的貼合前 洗淨。於SC· 1洗淨,使氫氧化銨及過氧化氫水的濃度經 常保持一定,於洗淨液中補充藥液,且使洗淨液通過過濾 器,進行循環。而且,洗淨液的溫度爲7 5 t,洗淨時間 爲10分鐘。 然後,活性層晶圓1 2與支持晶圓Π在室溫下貼合, 之後進行處理溫度爲1 1 〇〇 eC以上之熱處理,藉由硏削、 硏磨加工,薄膜化SOI層至5. Ομιη,製作貼合SOI晶圓。 該貼合SOI晶圓的貼合界面(剖面)藉由穿透式電子 顯微鏡(TEM )觀察結果,模型所示如前述的圖4(a) 及圖4 ( b ),如圖4 ( a )所示,於活性層晶圓12與氧化 膜13的貼合界面形成5〜50nm的微小結晶缺陷1 5。 -16- 1364059 再者’該貼合SOI晶圓的二次離子質譜分析( )碳(C)濃度的測疋結果’如目丨』述圖5所示,在活 晶圓(SOI層)與氧化膜的貼合界面,顯示碳的存在 測出2xl02G原子/cm3的碳(C)波峰。 另一方面,爲了比較,除晶圓表面的貼合前洗淨 含N-甲基-2-吡咯烷酮的環境中進行以外,全部與實 相同的條件製作的S ΟI晶圓,以穿透式電子顯微鏡( )觀察’在活性層晶圓(SOI層)與氧化膜的貼合界 沒有觀察到結晶缺陷(參照圖4(b)),二次離子 分析(SIMS )也沒有檢測出碳(參照圖6 )。 (實施例2 ) 根據前述圖2所示的流程圖的步驟,製作如下的 SOI晶圓。 所使用的活性層晶圓1 2,表面形成氧化膜1 3之 晶圓1 1 ’係使用與實施例1相同者。而且,包含使 (此處係指活性層晶圓1 2 )表面形成含有碳的自然 膜1 4的方法,其他條件也與實施例1的情況相同。 對所製作的SOI晶圓的貼合界面(剖面)藉由穿 電子顯微鏡(TEM)觀察,進行二次離子質譜分 SIMS )之碳(C )濃度的測定,與前述實施例1製 SOI晶圓的情況比較時,由於只有活性層晶圓12的 存在有機物的狀態,因有機物的量少,觀察到碳濃度 峰値有少許減少的傾向,觀察到5〜50nm的微小結 SIMS 性層 ,檢 在不 施例 TEM 面, 質譜 貼合 支持 晶圓 氧化 透式 析( 作的 表面 的波 晶缺 -17- 1364059 陷,檢測出lxl02()原子/cm3的碳 (C)波峰。
(實施例3) 根據前述圖3所示的流程圖的 S ΟI晶圓。 所使用的活性層晶圓1 2,表ί 晶圓1 1,係使用與實施例1相同 (此處係指支持晶圓1 1 )表面形 1 4的方法,其他條件也與實施例1 對所製作的SOI晶圓的貼合界 電子顯微鏡(TEM )觀察,進行 SIMS )之碳(C)濃度的測定,得 作的SOI晶圓的情況相同的結果。 如上述說明,根據本發明的貼 ,於晶圓表面存在有機物的狀態下 晶圓進行貼合,藉由進行接合強化 成結晶缺陷,於SOI層與絕緣體層 簡單地且廉價地形成除氣源。而且 本發明的貼合SOI晶圓,可有效地 耐壓特性有不良影響之重金屬雜質 I步驟,製作如下的貼合 5形成氧化膜1 3之支持 者。而且,包含使晶圓 成含有碳的自然氧化膜 的情況相同。 面(剖面)藉由穿透式 :二次離子質譜分析( 到與前述實施例1所製 合SOI晶圓之製造方法 ,使活性層晶圓與支持 熱處理,使貼合界面形 (氧化膜)的界面,可 ,藉由該方法所製造的 除去對元件特性氧化膜 【圖式簡單說明】 圖1爲本發明的貼合SOI晶圓 的步驟例之模型式流程圖。 之製造方法的重要部分 -18- 1364059 圖2爲本發明的貼合SOI晶圓之製造方法的其他步驟 例之模型式流程圖。 圖3爲本發明的貼合SOI晶圓之製造方法的另一其他 步驟例之模型式流程圖。 圖4爲進行接合強化熱處理後的貼合界面(剖面)藉 由穿透式電子顯微鏡(TEM )觀察結果之模型圖,(a) 爲洗淨晶圓時環境中含有N-甲基-2-吡咯烷酮的情況,(b )爲不含的情況。 圖5爲洗淨晶圓時環境中含有N-甲基-2-吡咯烷酮的 情況下,進行接合強化熱處理後,在貼合界面附近藉由二 次離子質譜分析(SIMS )碳(C )的測定結果之例示圖。 圖6洗淨晶圓時環境中不含N-甲基-2-吡咯烷酮的情 況下,進行接合強化熱處理後,在貼合界面附近藉由二次 離子質譜分析(SIMS )碳(C )的測定結果之例示圖。 【主要元件符號說明】 10·貼合SOI晶圓 1 1 :支持晶圓 1 2 :活性層晶圓 1 3 :氧化膜 1 4 :自然氧化膜 1 5 :結晶缺陷 -19-
Claims (1)
1364059 日修正本 弟09ό125426喊專利申請案中文申請專利範圍修正本 民國100年11月10日修正 十、申請專利範圍 1種貼合SOI晶圓之製造方法,其係介於氧化膜 貼合成爲SOI層之活性層晶圓與支持晶圓後,藉由使前述 活性層晶圓薄膜化,製造於埋入的氧化膜上形成有SOI層 之貼合SOI晶圓的方法,其特徵爲於貼合前的晶圓表面, 在有機物存在的狀態下進行貼合,於貼合界面封入前述有 機物的狀態下藉由進行接合強化熱處理,使貼合界面形成 由碳- Si所構成之結晶缺陷。 2. 如申請專利範圍第1項之貼合SΟI晶圓之製造方, 法,其中於前述貼合前的晶圓表面有機物存在的狀態係藉 由在含有有機物的環境中洗淨晶圓表面而得。 3. 如申請專利範圍第1項之貼合S ΟI晶圓之製造方 法,其中於前述貼合前的晶圓表面有機物存在的狀態係藉 由使洗淨後的晶圓在含有有機物的環境中乾燥而得。 4. 如申請專利範圍第1項之貼合SOI晶圓之製造方 法,其中於前述貼合前的晶圓表面有機物存在的狀態係藉 由以含有有機物的洗淨液,處理晶圓表面而得》 5. 如申請專利範圍第1項之貼合S ΟI晶圓之製造方 法,其中於前述貼合前的晶圓表面有機物存在的狀態,係 藉由使含有有機物的洗淨液,塗佈或滴於晶圓表面而f。 6. 如申請專利範圍第1項之貼合SOI晶圓之製造方 法,其中於前述貼合前的晶圓表面有機物存在的狀態係藉 1364059 由使晶圓放置於含有有機物的環境中而得。 7. —種貼合SOI晶圓,其係以如申請 項至第6項中任一項之貼合SOI晶圓之製造 貼合SOI晶圓,其特徵爲於貼合界面具有白 之結晶缺陷。 8. 如申請專利範圍第7項之貼合SOI 述結晶缺陷的大小爲5〜50nm。 9. 如申請專利範圍第7或8項之貼合 中於前述貼合界面中,被檢測出5xl018原- 碳濃度波峰。 專利範圍第i 方法所製造的 碳所構成 晶圓,其中前 SOI晶圓,其 F /cm3以上的 -2-
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006200958A JP5315596B2 (ja) | 2006-07-24 | 2006-07-24 | 貼合せsoiウェーハの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200822179A TW200822179A (en) | 2008-05-16 |
| TWI364059B true TWI364059B (zh) | 2012-05-11 |
Family
ID=38691873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096125426A TW200822179A (en) | 2006-07-24 | 2007-07-12 | Method for manufacturing bonded SOI wafer and bonded SOI wafer manufactured thereby |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7528049B2 (zh) |
| EP (1) | EP1883104B1 (zh) |
| JP (1) | JP5315596B2 (zh) |
| CN (1) | CN101114574B (zh) |
| SG (1) | SG139690A1 (zh) |
| TW (1) | TW200822179A (zh) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5315596B2 (ja) * | 2006-07-24 | 2013-10-16 | 株式会社Sumco | 貼合せsoiウェーハの製造方法 |
| FR2919427B1 (fr) * | 2007-07-26 | 2010-12-03 | Soitec Silicon On Insulator | Structure a reservoir de charges. |
| US20090242939A1 (en) * | 2008-03-25 | 2009-10-01 | Sumco Corporation | Wafer for backside illumination type solid imaging device, production method thereof and backside illumination solid imaging device |
| JP2009283533A (ja) * | 2008-05-20 | 2009-12-03 | Sumco Corp | 裏面照射型固体撮像素子用ウェーハ、その製造方法及び裏面照射型固体撮像素子 |
| JP5696349B2 (ja) * | 2008-09-05 | 2015-04-08 | 株式会社Sumco | 裏面照射型固体撮像素子用ウェーハの製造方法 |
| JP5728902B2 (ja) * | 2010-11-25 | 2015-06-03 | 株式会社Sumco | Soiウェーハの製造方法並びにウェーハ貼り合わせシステム |
| CN102130037B (zh) * | 2010-12-27 | 2013-03-13 | 上海新傲科技股份有限公司 | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 |
| KR101512393B1 (ko) | 2010-12-27 | 2015-04-16 | 상하이 심구 테크놀로지 주식회사 | 게터링 프로세스를 적용한 절연 매입층을 가진 반도체 기판의 제조방법 |
| CN102130039B (zh) * | 2010-12-27 | 2013-04-10 | 上海新傲科技股份有限公司 | 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法 |
| JP2013229356A (ja) | 2012-04-24 | 2013-11-07 | Mitsubishi Electric Corp | Soiウェハおよびその製造方法、並びにmemsデバイス |
| JP5867291B2 (ja) * | 2012-05-24 | 2016-02-24 | 株式会社Sumco | Soiウェーハの製造方法 |
| JP6303321B2 (ja) * | 2013-08-08 | 2018-04-04 | 株式会社Sumco | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| CN105448668B (zh) * | 2015-12-30 | 2018-09-14 | 西安立芯光电科技有限公司 | 一种改善SiNx在GaAs晶圆上粘附性的方法 |
| US20170339100A1 (en) * | 2016-05-18 | 2017-11-23 | Empire Technology Development Llc | Device address update based on event occurrences |
| US11232974B2 (en) | 2018-11-30 | 2022-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fabrication method of metal-free SOI wafer |
| TWI727515B (zh) * | 2018-11-30 | 2021-05-11 | 台灣積體電路製造股份有限公司 | 形成soi結構的方法 |
| US11289330B2 (en) | 2019-09-30 | 2022-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator (SOI) substrate and method for forming |
| TWI796599B (zh) * | 2019-09-30 | 2023-03-21 | 台灣積體電路製造股份有限公司 | 絕緣層上半導體(soi)基底、形成絕緣層上半導體基底的方法以及積體電路 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3217089B2 (ja) * | 1991-08-23 | 2001-10-09 | 富士通株式会社 | Soiウェハおよびその製造方法 |
| JPH06112451A (ja) * | 1992-09-29 | 1994-04-22 | Nagano Denshi Kogyo Kk | Soi基板の製造方法 |
| JP4101340B2 (ja) * | 1997-12-12 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6194290B1 (en) * | 1998-03-09 | 2001-02-27 | Intersil Corporation | Methods for making semiconductor devices by low temperature direct bonding |
| US6153495A (en) * | 1998-03-09 | 2000-11-28 | Intersil Corporation | Advanced methods for making semiconductor devices by low temperature direct bonding |
| US6274892B1 (en) * | 1998-03-09 | 2001-08-14 | Intersil Americas Inc. | Devices formable by low temperature direct bonding |
| US5897362A (en) | 1998-04-17 | 1999-04-27 | Lucent Technologies Inc. | Bonding silicon wafers |
| JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
| KR100796249B1 (ko) * | 1999-12-24 | 2008-01-21 | 신에쯔 한도타이 가부시키가이샤 | 접합 웨이퍼의 제조방법 |
| JP2002359247A (ja) * | 2000-07-10 | 2002-12-13 | Canon Inc | 半導体部材、半導体装置およびそれらの製造方法 |
| JP2002110684A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体基板及びその製造方法 |
| JP4628580B2 (ja) | 2001-04-18 | 2011-02-09 | 信越半導体株式会社 | 貼り合せ基板の製造方法 |
| WO2002097892A1 (en) * | 2001-05-29 | 2002-12-05 | Nippon Steel Corporation | Soi substrate |
| JP2004047515A (ja) * | 2002-07-08 | 2004-02-12 | Shin Etsu Chem Co Ltd | 石英基板の乾燥方法及び石英基板 |
| JP2004079766A (ja) * | 2002-08-19 | 2004-03-11 | Yamaguchi Technology Licensing Organization Ltd | シリコン基材の硬化方法及びその硬化したシリコン基材 |
| JP4344517B2 (ja) * | 2002-12-27 | 2009-10-14 | 富士通株式会社 | 半導体基板及びその製造方法 |
| JP4581349B2 (ja) * | 2003-08-29 | 2010-11-17 | 株式会社Sumco | 貼合せsoiウェーハの製造方法 |
| EP1677344B1 (en) * | 2003-10-21 | 2013-11-06 | SUMCO Corporation | Process for producing high resistivity silicon wafer, and process for producing epitaxial wafer and soi wafer |
| US8058652B2 (en) * | 2004-10-28 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device used as electro-optical device having channel formation region containing first element, and source or drain region containing second element |
| US7193294B2 (en) | 2004-12-03 | 2007-03-20 | Toshiba Ceramics Co., Ltd. | Semiconductor substrate comprising a support substrate which comprises a gettering site |
| US7485928B2 (en) * | 2005-11-09 | 2009-02-03 | Memc Electronic Materials, Inc. | Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering |
| JP5315596B2 (ja) * | 2006-07-24 | 2013-10-16 | 株式会社Sumco | 貼合せsoiウェーハの製造方法 |
| JP5459899B2 (ja) * | 2007-06-01 | 2014-04-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN102592977B (zh) * | 2007-06-20 | 2015-03-25 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
| US7795111B2 (en) * | 2007-06-27 | 2010-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of SOI substrate and manufacturing method of semiconductor device |
-
2006
- 2006-07-24 JP JP2006200958A patent/JP5315596B2/ja active Active
-
2007
- 2007-07-12 TW TW096125426A patent/TW200822179A/zh unknown
- 2007-07-23 US US11/878,255 patent/US7528049B2/en active Active
- 2007-07-23 EP EP07014401.9A patent/EP1883104B1/en active Active
- 2007-07-23 CN CN2007101369244A patent/CN101114574B/zh active Active
- 2007-07-24 SG SG200705417-4A patent/SG139690A1/en unknown
Also Published As
| Publication number | Publication date |
|---|---|
| US20080020541A1 (en) | 2008-01-24 |
| SG139690A1 (en) | 2008-02-29 |
| TW200822179A (en) | 2008-05-16 |
| JP2008028244A (ja) | 2008-02-07 |
| CN101114574B (zh) | 2011-07-27 |
| CN101114574A (zh) | 2008-01-30 |
| EP1883104B1 (en) | 2015-09-30 |
| JP5315596B2 (ja) | 2013-10-16 |
| EP1883104A1 (en) | 2008-01-30 |
| US7528049B2 (en) | 2009-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI364059B (zh) | ||
| JP5976013B2 (ja) | Soi構造体のデバイス層中の金属含有量の減少方法、およびこのような方法により製造されるsoi構造体 | |
| KR101453135B1 (ko) | 직접 접합 방법에서의 질소-플라즈마 표면 처리 | |
| TWI378538B (en) | Oxydation after oxide dissolution | |
| JP2014508405A5 (zh) | ||
| KR20160143693A (ko) | 접합 soi 웨이퍼의 제조방법 및 접합 soi 웨이퍼 | |
| US10483097B2 (en) | Method for cleaning, passivation and functionalization of Si—Ge semiconductor surfaces | |
| TWI335614B (en) | Method of producing bonded wafer | |
| WO2015186625A1 (ja) | ゲッタリング層を持つ半導体の製造方法、半導体装置の製造方法および半導体装置 | |
| JP5630527B2 (ja) | 貼合せsoiウェーハの製造方法 | |
| JP2007281119A (ja) | 熱処理評価用ウェーハ、熱処理評価方法、および半導体ウェーハの製造方法 | |
| WO2008029607A1 (en) | Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device | |
| TWI345286B (en) | Method of producing simox wafer | |
| JP7035925B2 (ja) | エピタキシャルシリコンウェーハの製造方法およびエピタキシャルシリコンウェーハ | |
| JP6200273B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP4978544B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US20250270094A1 (en) | Process for obtaining a product which comprises graphene, and product | |
| JP2014225699A (ja) | 貼合せsoiウェーハの製造方法 | |
| JP6520777B2 (ja) | シリコン単結晶ウエハの評価方法 | |
| JP2010040638A (ja) | Soi基板の製造方法 | |
| Ghiami et al. | Dry Transfer Based on PMMA and Thermal Release Tape for Heterogeneous Integration of 2D-TMDC Layers | |
| JPH0992639A (ja) | シリコン酸化膜の形成方法および形成装置 | |
| JP2005286282A (ja) | Simox基板の製造方法及び該方法により得られるsimox基板 | |
| JPH1032168A (ja) | シリコン基板表面の保護膜形成方法 | |
| JP2007157952A (ja) | 貼合せ基板の製造方法及びこの方法により製造された貼合せ基板 |