TWI363210B - Layout structure for chip coupling - Google Patents

Description

1363210 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種用以耦接晶片之配線結構；特別是於現有 機台精度下，可確保與晶片電性導通、進而縮小晶片尺寸之配線 結構。 ， 【先前技術】 由於液晶顯示器（Liquid Crystal Display，LCD)具有省電、 重量輕、低輻射及易攜帶等優點，已逐漸取代傳統的顯示器，成 為顯示器市場的主流。其中，除了背光模組、液晶、彩色濾光片 等關鍵零組件之外，液晶顯示器更藉由積體電路晶片及面板上的 配線結構，將外部訊號轉換成為控制訊號，進而決定各個晝素的 亮暗。 —” 習知的液晶顯示器10如第1圖所示，在玻璃基板11上形成 有配線結構13，而在玻璃基板11的最下緣處，設置有積體電路晶 片15與配線結構13電性連接，而另一端則是與軟性電路板 (Flexible Printed Circuit; FPC) 17相連接。在實際上使用時，外 部訊號即經由軟性電路板17傳送至積體電路晶片15,轉換成為控 制訊號後’經由配線結構13決定各畫素之亮暗。 二 目前將積體電路晶片15結合於玻璃基板11之習知技術中， 最常見的為玻璃覆晶接合（Chip on Glass ; COG)技術，其係將耳 有凸塊（bump)之積體電路晶片15，直接接合在玻璃基板u ^ 配線結構13上。請一併參閱第1圖、第2A圖及第2B圖，其中 第2A圖及第2B圖為玻璃基板11上且與積體電路晶片15連接之 配線結構13之局部放大示意圖。配線結構13包含有複數線路131 及導電襯墊（pad) 133，而導電襯墊133係與積體電路晶片15之 凸塊的位置對應。當積體電路晶片15覆於配線結構13時，積體 電路晶片15之凸塊便可與配線結構13之導電襯墊133對應接合, 1363210 進而透過導電粒子呈電性導通狀態。 概侧，而第2B圖所示為習知三====電 技術中，導電襯墊⑶通常與積體電路晶片^ 知 ，機=，：預期地將凸塊準確接觸於導電襯墊=:: Ϊ概塾133間之接觸面積變小，便會造成電致 者，凸塊與鄭近線路131接觸’造成短路而導i品失效 留ίϊ門^!習知技術中，導電概塾133與鄰近線路131間會保 ^間、或綱姻 路晶片15之設計尺^。斤保留之間距’此亦將影響積體電 將不.產⑽桃。級= 須採用更高精度的覆晶機台，反而增則 配線2=為種可符合製程標準之 【發明内容】 本發明之-目的在於提供一種用 線路分佈設計為非直線，亦即線路在對應鄰近導電襯上Ϊ 6 此外，亦可 由於線路採部分偏移提晶片之配線結構’ 導通’最小壓縮面積可更有效利===== 知技術中，為了增加接合面穑^ ’π、有效之電隹&通。客 點便可排除。向將凸塊之尺寸設計較大之缺 由於=二=:於接晶片之配線結構， 大小的===二\1二二-來，同樣 :ί於ίΐϊί器之基板上’於基當以直 方向；配線結構包含實質上相互平行且朝第二 數線路、以及分別設於各線路上之複數導電概塾， t之導電襯塾係朝第-方向依序佈局且在第二方向彼此錯置； 其中’各線路對應於相鄰之導電襯塾，具有朝第—方向遠離該導 電襯墊之偏移部分；該偏移部分包含主體段及二連接段，主體段 實質上係平行於第二方向，而連接段係分別連接於主體段之二 端，且與主體段構成實質上大於90度之夾角。 為讓本發明之上述目的、技術特徵和優點能更明顯易懂，下 文係以較佳實施例配合所附圖式進行詳細說明。 【實施方式】 根據本發明如第3圖所示之較佳實施例，本發明用以耦接晶 ^363210 片之配線結構20係設置於液晶顯 基板上可定義實質上相互垂直之° •^上，為方便說明，於 明之配線結構20包含至少一單元及第二方向Y。本發 複數導電_ ;於此實‘巾早：^^早元3G包含魏線路及 塊面積大_，卩=^與_路晶片之凸 路43，此等線=^線2 42及第三線 電襯塾則包含第-導電_51、 %，其分顺胁第'_41、第二mf及/二導電襯墊 就j電襯塾之分佈而言，第—導電襯塾5 jj襯=土第 三導電襯墊53之係朝第一方向ρ导1：襯塾52及第 此錯置，以軸三排走線之導電婦設計：如=向γ彼 為清楚揭料電襯㈣線路之接合方式 51 54a ^ 51 伤朝第襯方上7第一方向Y上之二側且該二連接端部54a、54b 係朝第-方向X錯置，俾分別與第一線路41連接 導電襯墊與線路亦可具有類似結構，在此不另贅述。嗯73疋共匕 根據本發明之較佳實施例，·各線路對應於其相鄰之導 墊，具有朝第一方向X遠離之偏移部分；如第3圖所示， 路41、第二線路42及第三線路43對應於其相鄰之導電襯墊，乂 別具有朝第一方向X遠離之第一偏移部分61、第二 ^ 及第三偏移部分63。 '刀 以第一偏移部分61為例，包含一主體段611及二連接段612、 613，主體段611實質上係平行於第二方向γ，而連接段612、613 係分別連接於主體段611之二端部；更明確而言，連接段612、613 與主體段611可構成一大於90度之夾角θ。以較佳實^例而言， 夾角Θ係介於90度至180度之間。換言之，就單元3〇而言了第 一線路41對應於其相鄰之第二導電襯墊52，具有遠離之第1偏移 8

U0JZ1U 部分61 ;第二線路4 電襯墊53，分別|右、土=於其相鄰之第一導電襯墊51及第:r導 二偏移部分。 各線路上刀職有朝第-方向X遠離之 鄰: 慨線路與相 之容許度。 于於機口精度導致的覆晶偏移，將具有較佳 第-各實質上相互平行之相鄰線路間，可界定出 二間距D2;各r鄰r偏=鄰=^ 2電第據s 13料乎、笛：η巧距〇約為1〇微米、第二間距D2約為 換言 二為GA，第四間距與該第二 ρί外導電襯墊具有沿第—方向X之—橫向尺寸u、 二ρ 1"向Υ之—縱向尺寸L2 °根據較佳實施例，舉例而言， ^ °寸約為19微米、縱向尺寸L2約為126微米；換言之， 縱向尺寸L2與橫向尺寸L1之比例約為6 63。 本發明之另-較佳實施例如第4 _示，其主要結構與 實％例類似，在此不另贅述。於此實施例中，可適當地將導電襯 墊之尺寸加大，其優點在於，即使於覆晶時因為機台精度導致 塊些微偏移，其仍會與導電襯墊全部有效導通。此外，由於導 觀塾之面積大於積體電路晶片之凸塊面積，故可避免習知技術為 9 丄 *363210 了確保電性導通而須考慮將凸塊設計較大之缺點；而且凸塊之尺 寸便可彈性設計，例如調整凸塊之長寬關，進而縮減控 電路晶片第二方向γ上的尺寸。 於此實施例中，第一間距D1仍維持約1〇微米、第二間距D2 ，為5微米、第二間距D3約為5微米、第四間距D4約為2〇微 換5之’第二間距D2與第-間距D1之尺寸比例約為〇5， J三間距D3與第i距Dr之尺寸比例約為Q 5，第四間距 第二間距之尺寸比例約為4。 一

此外，根據較佳實關，橫向尺寸L1約為34微米、縱 約為98微米；換言之，縱向尺寸u與橫向尺寸u之比例 。舰明岐，上述尺寸之揭露__示，非用以限 =上述揭路’本發明利用線路偏移，使得覆晶製程中對於 Ϊ口2具Ϊ更高之容忍度，且凸塊較不易與其它線路誤觸。此 夕卜由於線關移’可同時將襯塾尺寸加大，並輕凸塊 佈’進而使频電路；之尺寸縮小，制降低製造成本之效果。 ㈠ΐΐϊ實關翻來例舉本發明之實施態樣，以及闡釋本發 術者了辁易疋成之改變或均等性之安排均屬於本發明 圍，本發明之權利保護範圍應以申請專利範圍為準。、 【圖式簡單說明】 第1圖係習知液晶顯示器之示意圖； ^ 2A圖，習知雙排走線設計之配線結構示意圖； 2B圖係習知三排走線設計之配線結構示意圖； 第3圖係本發明—較佳實施例之示意圖；以及 第4圖係本發明另一較佳實施例之示意圖。 1363210 【主要元件符號說明】 10 液晶顯不 11 玻璃基板 13 配線結構 131 線路 133 導電襯墊 15 積體電路晶片 17 軟性電路板 20 配線結構 30 Xi〇 一 早兀 41 第一線路 42 第二線路 43 第三線路 51 第一導電襯墊. 52 第二導電襯墊 53 第三導電襯墊 54a 連接端部 54b 連接端部 61 第一偏移部分 611 主體段 612 連接段 613 連接段 62 第二偏移部分 63 第三偏移部分 Θ 夾角 D1 第一間距 D2 第二間距 D3 第三間距 D4 第四間距 L1 橫向尺寸 L2 縱向尺寸 X 第一方向 Y 第二方向

Claims (1)

1. 第096丨丨2142號專利申請案 申請專利範圍替換本(無劃線版本，1〇〇年8月） 、申請專利範圍： •—種用以耦接晶片之配線結構，設置於一基板上，該基板上定 ，出實質上相互垂直之一第一方向及一第二方向，該配線結構 包含至少一單元，該單元包含： 複數線路’實質上相互平行且朝該第二方向延伸；及 複數導電襯墊，分別設於各該線路上，且各該相鄰之導電 襯墊，朝該第一方向依序佈局且在該第二方向彼此錯置； 、土祕其中’各該複數線路具有至少—偏移部分，朝該第-方向 而目鄰之導電概塾，該至少一偏移部分包含一主體 ϊίΐίί別連接於該主體段之二端部；且該連接3與該』 ^墊成—上大於90度之夾角，該夾角面向該相鄰之導電 媳4长^1所述之配線結構’其中’各該導電襯墊呈有-、表桩 鸲。ρ ’分別設於該導電襯墊於該第二 有一連接 接端部係她第-方向錯置，俾分，。且該二連 3. 如請求項丨所述之配線結構，其中， 二導電觀塾、一第二導電襯墊及-第塾包含一第 ’二包含一第一線路、 -第二線路―、第及 1電:塾;該複數線 该弟—導電襯塾、第二導電襯墊及第三導電置分別提供 4. = 青求項3所述之配線結構， 及弟三線路，對應於其相鄰 ^弟二線路、第二線路、 向遠離之-第—偏移部分第具有朝該第—方 ,刀及第三偏移部分。 .郝明t項3所述之配線結構，其中H6 ^之二導電概塾，具有遠離之—^ ^線路’對應於其相 路，對應於其相鄰之第一及第三導電襯—墊偏;該第二線 具有返離之第二偏 12 f^\J 第096112142號專利申請案 ，.. 帽專利範圍替換本（無劃線版本，100年8月） 對應於其相鄰之第二導電襯整，具有 其中’言;實質上相互平行之相 偏移部份間，界定出一第：二’各=甩襯墊與其相鄰導線之 距之尺寸_ 間距；其中該第二間距與該第-間 了比例貝質上介於0.5至1.3間。 7 所S配線結構’其中，各該相鄰之偏移部份間， = 咖觸—卩槪財比例實質 8 構’其中’各該相鄰之導電襯墊間， & + ι：Μί I # i u又有一第四間距，該第四間距與該第二間距之 尺寸比例實質上介於3至4間。 术 9’ 3述^線結構’其中’各該導電襯墊具有沿該第 方向里測之一k向尺寸，及沿 二;該縱向尺寸與該橫向尺寸之比例實質上介里於= 間0 . 1〇 斤述之配線結構，其中，該炎角實質上介於90度 至18U度間。 13