TWI363267B - Serial bus interface circuit - Google Patents

Description

1363267 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種匯流排之介面電路，尤指一種用於一序列 匯流排可減少漏電流之介面電路。 • 【先前技術】 匯流排係用來於主裝置與附屬裝置之間，傳送資料、時脈或 是位址’可分騎航及並狀兩種。序舰流觸複數個資料 同時傳輸，也因此比並列匯流排節省較多針腳。在序列匯流排系 統中，主褒置（或附屬裝置）利用一介面電路輸出單端邏輯訊號， 而附屬裝置（駐裝置）根據邏輯準位判斷接收資料為何。 請參考第1 ®，第1圖為用於一内部整合電路(InterInte㈣^ 鲁Cl_’簡稱I2C)匯流排之一介面電路1〇之示意圖。介面電路 10由-電壓大小為V2之電壓驅動，包含一電流源⑽、—具有一 aVtnfN型金屬氧化半.導體N1及―史密斯觸發器⑽。 =置U由-電壓大小為V1之電壓驅動，用來輸出—資料訊號 / (或-《訊號）至介面電路1Q，其最大準位為％。N型金 屬乳化半導體N1為-開關電路，其透過閘極接收資料訊號sda， Μ過汲極輸出-電壓訊號Vx。t N型金屬氧化半導細導通 日Π流源loo提供大小為ϊ之_電流IV2。史密斯觸發㈣亦 6 1363267 由電屢V2驅動，用來將電壓訊號νχ轉成一資料輸出訊號 SDA—IN ’其財波峨，具有最大準位^。 。月’考第2 ϋ ’第2圖為第j圖介面電路1〇之訊號時序示意 圖:相關訊號由上至下為資料訊號SDA、電壓訊號Vx、資料輸出 磁犯AJ[N及電流以2。由圖可知’當資料訊號SDA導通 金屬氧化半導體N1時，電流m通過n型金屬氧化半導體犯流 鲁至接地端’此日可電壓讯號Vx大小為接地端之接地電壓，而電流Μ ^小為I ;當資料訊號SDWN型金屬氧化半導體Μ關閉時， 電流IV2大小為〇 ’而電壓訊號νχ大小為％。 因此，當資料訊號SDA操作於最大準位V1時，電流μ也 操作在最大電流準位1，其造成介面電路10不少的功率消耗。再 者’主裝置12 —般處於待命時，會維持資料訊號sda於準位 在此情況下’電流IV2形如-漏電流。除此之外，漏電流的情形 • 也發生在史密斯觸發器12〇。 【發明内容】 因此’本發明之主要目的在於提供一種用於一序列匯流排可 減少漏電流之介面電路。 本發明係揭露一種用於一序列匯流排之介面電路，包含有一 7 丄北3267 接收端、-輸㈣、-第-開_路、—電壓源及—第二開關電 路。遠接收端用來接收-輸人訊號，而輪出制來輸出一第一電 壓訊號。該第-開關電路減於該接收端、該輸出端及—接地端 用來根據^峨_祕歡—魏賴的藏，決定該輸 出端與娜也端的耦接状態。該_源用來對一驅動電壓產生一 壓降’以提供ϋ壓。第二開關電路输於該接收端、該第 開關电路雜出^及魏壓源’用來根據該輸人訊號與該第 -迅壓的差值’決定該第-關電路與該電壓源的祕狀態。 【實施方式】 請參考第3圖，第3圖為本發明—實施姻於一序列匯流排 主裝置之-介面電路3G之示意圖。介面電路3G上接—驅動電壓 V3 ’下接用來提供一接地電壓VG之一接地端㈣，並包含有一 接收端IN、一輪出端〇υχ、一第一開關電路3〇〇、一電壓源彻、 一第二開關電路32G及-史密斯觸發n 。接收端m用來接收 =輸入訊號SIN ’而輸出端〇UT用來輸出-第—電壓訊號vs卜 第一開關電路用來根據輸入訊號SIN與接地電壓VG的差值， 決定輸出端OUT與接地端㊀皿的輕接狀態。電壓源用來對 驅動電壓V3產生-壓降v，以提供大小為(V3_V)之—第一電壓 νι。除了提供壓降v，電壓源31〇也根據驅動電壓乂]，提供一電 流IV3。第一開關電路3〇〇用來根據輸入訊號sin與第一電壓γι 的差值决疋輸出端〇υτ與電壓源31〇的耦接狀態。史密斯觸發 8 1363267 器330用來轉換第一電壓訊號VS1成一方波訊號Vw，以控制附 屬（Slave)裝置。藉由第一開關電路300與第二開關電路320控 制對應的耦接關係，介面電路3〇可於輸入訊號SIN轉態時才允許 電流IV3流經電壓源310至接地端GND，且不影響第一電壓訊號 VS1與輸入訊號SIN的邏輯準位。

舉例來說，當輸入訊號SIN與接地電壓VG的差值大於一第 Φ 一預设值時，第二開關電路32〇導通輸出端OUT與接地端GND 之間的連結，反之，則切斷連結。同樣地，當輸入訊號SIN與第 電[VI的差值小於一第二預設值時，第一開關電路·導通輸 出立而OUT與電廢源31〇的連、结；反之，則切斷連結。其中，第一 與第二預設值可相同或不同。 請參考第4圖，第4圖為本發明—實施細於—内部整合電 路匯流排之一介面電路4G之示意圖。介面電路40用來改善第！ 圖”面電路1G的漏電流問題’因此第i與4圖中相同元件使用相 _符號及名稱表示。介面電路4〇包含有一接收端腿、一輸出 端OUT1 N型金屬氧化半導體N卜-電壓源410、一且有一 =賴vtp之P蝴氧化半導體ρι、及—史密斯觸發器咖 糕顧接枚主裝置12之資料訊號SDA，而輸出端则輸 出一電壓訊號Vx’。雷厚源n 電壓W流1V2，，以及對驅動 m主 域大小為(V2_VD)之一第一電壓 a早“ ’ P型金屬氧化半導體η與N型金屬氧化半導體 1363267 N1組成一反相器，並由第一電壓Vy驅動。 在驅動電麼V2大於V1的情況下，本領域具通常知識者應調 整電壓源410，使(V2-VD)<(V1+Vtp)，而在驅動電壓V2小於Vl 的情況下’則讓壓降VD越小越好。請同時參考第5圖，第5圖 為第4圖介面電路4 〇之訊號時序示意圖。相關訊號由上至下為資 料訊號SDA、電壓訊號νχ，、資料輸出訊號SDAJN及電流以2,

由第4與5圖可知’當資料訊號SDA操作於高準位V1時， 資料訊號SDA _位與接地電壓的差值超過門檀電壓*時，使 得N型金屬氧化半導細導通，p型金純化半導體ρι關閉， ，時電壓訊號VX’大小為〇。料訊號SDA操作於低準位時， 第二電M Vy與資料訊號SDA的準位的差值超過門播電壓卿， 使付P型金魏化半導體ρι導通’而N型金屬氧化半導體犯關 閉，此時f壓峨Vx，大小柳，。在上述兩雜況下，介面 =0都沒有電流ιγ2，出現。當顧訊號佩進行準位轉態時， =:VX，需要時間進行轉態’而其中-小段時間N型金屬氧 化+導體m與p型金屬氧化半導體ρι同時導通，使得電流呢

的波形如第5圖所示。明顯地，相較於習知第i R 白知弟1圖的電流IV2，介 電路〇大幅減少電流IV2,的導通時間，進而改善漏電流的問題。 為了更進一步減少漏電流， OUT1之間可置人―力。速電路， 在史密斯觸發器120與輸出端 其用來凋整並快速拉升電壓訊號 X的最大訊鮮位至驅動_V2。請參考第6圖，第6圖為本 么明-貫施姻於-内部整合f路匯流排之一介面電路⑽之示音 在於史密斯觸發器12〇與輸出端〇UT1新增一加速電路跡其包 屬氧化半導體ρ2& —反向器⑽。在資料訊號犯八 為低準位的情況下，當電壓訊號W提升至(V2·期間，電壓訊 破Vx將超過反向器6〇2的臨界電壓，使得ρ裂金屬氧化半導體 導通，此a守電壓訊號Vx’快速拉升至驅動電壓％。 •月乡考第7® ’第7®為第6圖介面電路60之訊號時序示意 圖，由第7圖可知，第7圖的電壓訊號Vx，比第5圖的電壓訊號 ^具有車乂短的轉態時間’也減少了電流ιν2，的導通時間。因此， 面電路60不僅能增快史密斯觸發器12〇的切換速度，而且可以 咸^ 口為電壓矾號Vx’在中間準位而導致史密斯觸發器120中的 漏電流。 明參考第8圖，第8圖為本發明一實施例用於一序列匯流排 主凌置之—介面電路80之示意圖。介面電路80的架構大致與第4 圖"面電路4G相同，不同之處在新增開關S1及S2，以及用來產 生開關S1及S2之控制訊號vsi及VS2之一控制單元800。當開 關S1導通而開關S2關閉時，第一電壓Vy充電至驅動電壓V2， 以提昇電壓訊號Vx’的充電速度。比較第1圖介面電路10得知， "面電路80的當前工作狀態與介面電路10相同，亦有漏電流的 1363267 'f月况。冨開關g 1關閉而開關<^道,s 口士 與介面電路4。相同，關導•，介面電路8。的工作狀態 ㈣SDA維持於高準位νι時，控制單元_偵測電 VX在鮮位超過1間了時，狱介面妨80已進入待 過控制訊伽與卿，細㈣及、 ㈣。在此情況下，第―電輯下降绿勘），^ 半導體P1因而關，也讓漏電流（電流IV2，）消失。， 。月參考第9圖’第9_第8圖介面電路8()之訊號時序示意 圖。相關訊號由上至下為資料訊號SDA、電壓訊號νχ，、第一電〜 壓Vy、控制訊號vs w空制訊號VS2、資料輸出訊號SDA—取及 電流IV2’。由第9圖可知’在電壓訊號Vx’進入低準位一時門τ 時，換控制訊號VS1與VS2，以透過第—電壓％關閉p 屬氧化半導體P1，以消除電流IV2，。當電壓訊號Μ出現轉態時， 控制單元議再度切換控制訊號VS1與VS2回原來的準位 到正常運作狀態。 —特別注意的是，在介面電路4〇、6〇及8〇中，電壓源41〇可 由-電阻…二極體、—P型金屬氧化半導體來實現，而本領域 具通常知識者可調整出合適的壓降與電流，以控制卩型金屬氧化 半導體P1的臨界開關電壓。 12 1363267 綜上所述’本發明實施规過電壓源控制p型金屬氧化半 體的臨界關點，並 P型金屬氧化半導體與n型金屬氧化 導體之間關Μ係，除了減少漏電流也無影響輸出訊號 準位。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖為習知一介面電路之示意圖。 第2圖為第1圖介面電路之訊號時序示意圖。 第3圖為本發明第實施例用於一序列匯流排主裝置之一介面電路 之示意圖。 第4圖為本發明實施例用於一内部整合電路匯流排之一介面電路 之示意圖。 第5圖為第4圖介面電路之訊號時序示意圖。 第6圖為本發明實施例用於一内部整合電路匯流排之一介面電路 之示意圖。 第7圖為第6圖介面電路之訊號時序示意圖。 第8圖為本發明實施例用於一内部整合電路匯流排之一介面電路 之示意圖。 第9圖為第8圖介面電路之訊號時序示意圖。 13 1363267 【主要元件符號說明】

10、30、40、60、80 100

Vtn ' Vtp N1 PI、P2 120 SDA Vx、Vx，

SDAJN

I 600 602

SI、S2 VS1、VS2 800 T 300 310、410 320 介面電路 電流源 門檻電壓 N型金屬氧化半導體 P型金屬氧化半導體P1 史密斯觸發器 資料訊號 電壓訊號 資料輸出訊號 ‘ 電流準位 加速電路 反向器 開關 控制訊號 控制單元 時間 第一開關電路 電壓源 第二開關電路 史密斯觸發器 14 330 1363267 VG 接地電壓 GND 接地端 IN、INI 接收端 OUT ' OUT1 輸出端 SIN 輸入訊號 VS1 第一電壓訊號 V、VD 壓降 VI ' Vy 第一電壓 Vw 方波訊號 VI Ύ2 ' V3 驅動電壓 IV2、IV2,、IV3 電流 15

Claims (1)

1363267 1.

申請專利範圍： 種用於一序列匯流排之介面電路，包含有： 一接收端，用來接收一輸入訊號； …. 一輸出端，用來輸出一第一電壓訊號； 第^關電路，輕接於該接收端、該輪出端及一接地端，用 二根據該輸人訊號與該接地端之—接地電壓的差值，決 定該輪出端與該接地端的耦接狀態； 、 —電壓^用來對—驅動電壓產生—壓降，以提供-第一電 —昼，該轉電_麵_介面電路； B 關電路，接於該接收端、該第—_電路、該輸出 :及錢Μ源1來根據該輸人訊號與該第—電壓的差 —第-該第—開關電路與該電壓源_接狀I ^關第=於該電壓源與該第二開關電路之間，用來根 耦接關係； 開關电路與该麵源的 弟：關::接於該第二開關電路，用來根據一 就，決疋該第-卩卩旧兩 帝J Λ 及 —汗r路/、該驅動電壓的輕接關係；以 控制單7L，耦接於該輪出用 生兮笼格* 木根據5亥第一電壓訊號，吝 生麵一控制訊號與該第二控制訊號。城產 如請求項 所述之介面電路，其中該第—開 金屬氧化半導體，具有-沒極 耦 關電路係一N型 接於該輸出端，一閘極 輕接 16 2. 1363267 正替換頁 於。亥接收端，以及一源極耦接於該接地端 3. 金屬氧路’射鋪二咖電路係—P型 +導體，具有—祕_於該輸出端及 電路，ι_接於糊《，以及—源_接於該電^ 4. =請求項1所述之介面電路，其另包含—史密斯觸發器，耦 於该輪出端，用來職該第—賴訊號成—方波訊號。 5·如睛求们所述之介面電路，其另包含—加速電路，轉接於 該輸出端’用_整料—賴訊號的最大訊鮮位至 動電壓。 6.如。月求項5所述之介面電路，其中該加速電路包含有： 反相益，具有一第一#，用來接收該第—電壓Ifl號，及一第 二端；以及 p型至屬氧化半導體’具有一汲極，用來接收該第一電壓訊 唬，—閘極耦接於該反相器之該第二端，以及一源極耦 接於該驅動電壓。 如。月求項1所述之介面電路，其中該輸入訊號係由該序列匯 流#之一主裴置所產生。 1363267 101年2月29日修正替換頁 十一、圖式：

18 1363267 οι 5—vas Zk

醒I被 si 1363267

Zk Hs < .A A VGS ΧΛ Mis CVJAl 1363267 £λ

ΟΛ 醒Co敏 1363267 Zk

醒寸块 OJI 1363267 1' "H ^~^ aAIc\lA A V <-^ VQS ΧΛ ias ΝΑΙ 1363267 '?」 Zk

醒9嫉 ^363267 醒卜嫉 1Λ αΛ—OVJA A < \— Zk Λ vas ΧΛ svas ΝΑΙ [1363267 3 * I « Zk Zk

麵.8嫉 CNJi 1363267 f Λ 丨OVJA k—zk 1 ΙΛ Zk 、\ V Zk Zk > Zk > ·< Zk Λ < vas ΧΛ ISA 0 NM—vas -cvlAl