TWI362720B - Planar polymer memory device - Google Patents

Description

1362720 九、發明說明： 【發明所屬之技術領域】 本發明係大致有關有拖 物記憶體裝置。 。憶體裝置，尤有關平面聚合 【先前技術】 電腦及電子裝置的數量、 中。電腦不斷地變得更有 複雜度持續在增加 如數位音樂播放器、影像播：二新而改良的電子裝置(諸 播放盗荨）持續地被開發出。此 外，數位媒體（例如數位音坐.目j m 此 樂、視说、及影像等數位媒體） 的成長及使用已進一步促推古此 、 π ^ ^二裝置的開發。此種成長及 開發已大幅增加了電腦及電 的資訊量。 包于裝置而要/必須儲存及維護 記憶體裝置通常包含記憶單元陣列 元的資訊進行存取、或“讀取，，、“宜人” β “主 &早 一〆、，、 貫取 寫入、及“清除”。記憶 早7L係以也被稱為“0”及“ 1 ”的“ , 汉1的關或‘‘開，，狀態（例如被限 _為2個狀態）來存放資訊。通常係對記憶體裝置進行定 址’以便擷取特定數目的位元組（例如，每一位元組有㈣ 錢單元）。對於揮發性記憶體裝置而言，必須定期“更新” 記憶單元，以便維持該等記憶單元的狀態。通常係利用可 執行上述這些各種功能且可切換並維持這兩種狀態的半導 體裝置來製造此種記憶體震置。通常係利用諸如結晶石夕裝 置等的無機固態技術來製造該等裝置。記憶體裝置中採用 的種吊見半導體裝置是金屬氧化物半導體場效電晶體 (Metal Oxide Semiconductor Field Effect Transistor ； 92610 5 1362720 簡稱 MOSFET)。 % 因為對資訊儲存的增加之需求，所以記憶體装置開發· 者及製造商持續地嘗試增加記憶體裝置的儲存容量（例 如’增加母一晶粒或晶片的儲存）。一片郵票大小的砂元件 ， 可包含數千萬個電晶體，而每一電晶體係小到幾百奈米。 然而’矽基裝置正接近其基本物理尺寸的限制。無機固態 裝置通常被複雜的結構所拖累，因而造成高成本及資料儲， 存密度的耗損。必須持續地以會造成發熱及高電力消耗的' 電流來供應以無機半導體材料為基礎的揮發性半導體記憶· 體，以便維持所儲存的資訊。非揮發性半導體裝置則具有 較低的資料傳輸速率、較高的電力消耗、及較大的複雜程 度0 ’备無機m態裝置的尺寸縮小且集積度增加時， 對於對準容限的敏感度將會增加，而使製造更困難許多。 在車又J的最小尺寸下形成特徵部位並不意味著可將該最小 尺寸用於工作電路之製造。必須要有對準容限，而該對準 容限比該較小的最小尺寸要小許多，例如，為最小尺寸的 四分之一。 縮放無機固態裝置時，會產 的严”而以 會產生與摻雜劑擴散長度有關 ”斗“”之摻雜冑擴散長度會造成製 十中之困難。在這一方面，進行 少摻雜劑的移動性，並缩短虛 整 便咸 生m㈣u 處 的時間。’然而，並不 π邊疋否可無限地持續此種調整。 兩端施加電厂_著逆向偏壓的方向):將在== 92610 6 1362720 生空乏區。空乏區的寬度取決於半導體的摻雜程度。如果 空乏區延伸而接觸到另一空乏區，則可能會發生穿透 (punch-through)或不受控制的電流。 較高的摻雜程度有可能會將防止衝穿所需的隔離儘量 減小。然而，如果每一單位距離的電壓改變較大，則將產 生進一步的困難，這是因為每一單位距離的較大之電壓改 變意味著電場強度是較大的。通過此種陡峭梯度的電子可 被加速到遠高於最小導電帶能量的能階。此種電子被稱為 熱電子，且可具有足以通過絕緣體的能量，而造成半導體 裝置的不可逆之退化。 微縮及集積度使單石半導體基材中之隔離更具有挑戰 性。尤其在某些情形中，各裝置相互間之橫向隔離是困難 的。另一種困難是漏電流的縮小。還有一種困難是由基材 内載子的擴散所造成；亦即，自由載子可擴散到數十微米 的距離’並與儲存的電荷中和。因此，對於無機記憶體裝 置而言，進一步的裝置微縮及密度提高可能會受到限制。 此外’無機非揮發性記憶體裝置的此種裝置微縮且同時要 滿足更高效能的需求是特別困難’尤其還要維持低成本時 更是如此。 【發明内容】 ^下文是本發明的概述，用以提供對本發明的某些實施 態樣之基本了解^該概述之目的並非在確認本發明的重要 /關鍵性元件，也並非在描述本發明的範圍。該概述之唯 一目的在以一種簡化的形式提供本發明的某些觀念以便 92610 7 ^362720 為將於後文中提供的更詳細說明之序士 本發明係有關-㈣造平面聚。。 記憶體裝置之线及方法 ° _如有機半導體）· 而可在該裝置内形成的有機: = : =記憶體裝置、 形成細皮動層相結合的電極及另：電 枓二便在可該等電極及介電層之上形成該有機材' _ 二致平行的製程中且以平面之方式在作業上·

盘本St有助於將建構平面聚合物記憶體裝置的㈣ 7 U王整合。係提供一種有機記憶體裝i，該有名 兄憶體裝置具有用來儲存資訊的有機半導體層、以及被重 層’該被動層係在作用上配合該有機半導體層，以幫助售 訊的儲存。第-電極及第二電極可整體性地位於該有機斗 導體層之上或之下。因此，可利用該製程而以一種同時之 方式有效率地製造一種平面聚合物記憶體裝置及一種半導 體裝置，因而可節省時間並降低成本。 此外，可在平面聚合物記憶體裝置内整合薄膜二極體 (Thin Fi lm Diode ;簡稱tfD)或類似的非對稱阻隔裝置， 以便有助於對半導體儲存材料的程式化（pr〇gramming)。例 如’該TFD可在各別的記憶體結構之間形成受電壓/電流 控制的隔離障壁層（is〇lati〇n barrier)。可藉由將臨界電 屢施加到該元件（例如順向二極體電壓、逆向曾納崩潰電 8 92610 上允2720 ):將4施加到該記憶體結構内 層而活化記憶單元，其中可將位元以 中間阻抗狀態錯存在該記憶體結構的所選擇部:二'他 憶體實施態樣係有關製造多層有機半導體記 構，撼方法。係提供一種多層有機記憶體結 :的==記憶體結構可將資訊儲存在與該結構相結 Γ種::與該等電極中之-電極相結合的-被動層 種垂直配置之方式形成該有機記憶體結構，並中係將 兩個或更多個有機記憶體裝置設於對一電極而言ς各種不 R位置。此外’可以平行方式形成複數個垂直配置的堆最， 因而有:於高密度記憶體裝置之建構、擁有多層垂直酉且己置 的記憶單元’並提供對各別記憶單元的高速平行存取。在 此種方式了 ’可大幅改善記憶體裝置的使用、密度、及封 裝0 本發明提供了至少具有下列優點中之一種或多種優點 之有機記憶體裝置：比無機記憶體裝置小的尺寸、儲存多 位元的資訊之能力、較短的電阻/阻抗切換時間、低:作 電壓、低成本、高可靠性、長使用壽命（數千/數百萬的週 期）、進行三維封裝的能力、相結合的低溫處理、較輕的重 量、高密度/集積度、以及持久的記憶體記憶保持時間。 為了達到刖文所述的及相關的目的，本發明包含將在 後文中完全說明並在申請專利範圍中特別指出的特徵。下 文中之說明及附圖詳細述及了本發明的某些例示實施雜樣 92610 1362720 及實施例。然而，本說明書僅顯示可採用本發明的原理的 各種方式中之一些方式。若參照下文中對本發明的詳細說. 明，並配合各圖式，將可更易於了解本發明的其他目的、 優點、及新穎之特徵。 · 【實施方式】 本發明係提供一種能以非揮發性記憶體裝置之方式操 作的平面聚合物記憶體裝置。單一單元之記憶元件係以兩： 個或更多個電極、與至少一個電極相結合的電極延伸部·· 分、被動層、在作業上被耗合而形成一個別記憶單元之選· 擇性導電媒介以及用來協助程式化且（或）隔離 層之選擇性分隔層所構成。 U早兀 藉由在該等兩個或更多個電極的兩端施加各種偏壓， 即可將記憶單元的一阻抗狀態儲存在該選擇性導電媒介 内。藉由施力口一電力，然後量測該選擇性導電媒介的阻抗 狀態’即可讀取該阻抗狀態。該選擇性導電媒介的阻抗狀 l代表冑或多個位疋的資訊，且無須持續的電源供應或籲 更新電力週期來保持或維持所儲存的阻抗狀態。 、該方法包含在介電質層内形成位元線。然後可在該形 成一；4元線上之"電質層内連續地或同時地個別开》成與該 位:線相結合的導電栓（例如延伸部分）以及字元線。該導 電栓形成之方式係使該導電栓及該位元線在作業上被輕 2通常係在與該位元線相結合的該導電栓之上形成被動 材料’以便有助於該導電栓與選擇性導電媒介間之連繫。 -亥選擇H導電媒介係形成於該被動材料與該字元線之上。 92610 1362720 可在該記憶單元的各位置内形成選擇性的分隔組件。例 如’可在鄰近該第-電極處及/或鄰近該第二電極處形成該 分隔組件。 ‘ 首先請參閱第1圖，圖中顯示根據本發明的有機記憶-體裝置（例如平面聚合物記憶體裝置）的各例示層及結構之 方塊圖。在-實施態樣中，可將有機記憶體裝置以一或多 層表示，其中，一層體及/或結構中的一媒介體係提供若干， 功能（例如，導電、半導電、及不導電能力），而該等功能： 可促成將有機記憶體裝置採用為記憶單元。 （ 例如，有機記憶體裝置（100)包含下層（1〇5)、中間層 (110)、有機層（115)、及選擇性的上層（12〇)。下層〇〇5a) 通吊疋有機記憶體裝置的底部或第一層；亦即，可在下声 (105)及/或下層（1〇5)後續一層之上建構根據有機記憶體 裝置（100)的另一層。下層（1〇5)可包含諸如介電質及電極 等將於下文中詳細說明的一個或多個結構，且係通常與有 機記憶體裝置（100)的電極相結合。 ' ^ 將中間層（110)示為下層（1〇5)的延續部分。然而’我 們當了解，一個或多個障壁層（例如空氣）可存在於中間層 (110)、下層（105)、與其他層之間。通常係將中間層（11〇) 用來協助下層（105)與其他層間之相互作用（例如電氣相互 作用）。有機層（115)於圖中係位於中間層（HQ)之上且連接 到一選擇性的上層（12 0 )，俾使其位於中間層（11 〇 )與上層 (120)之間。一般而言，有機層（115)擁有有機記憶體裝置 (1 〇〇)的記憶儲存功能。如同下層（1 〇5)，可在中間層 92610

Ub2/2O 及選擇性的上層（120)内形成一個或 (110)、有機層（115)、 多個結構。 _我=當了解’雖然係在有機記憶體裝置（_)中示出各

I的M k ^亦可根據本發明而形成及/或設置較多或較 =二.可採用分隔層、及⑷用來配合形成根據 一二’ jit體結構的各層之組合。此外係將該等層表 不.，，、水平且平行的組態中個別堆疊的各層（亦即，一層係 在另-層之上)。然而’我們當了解’亦可在一層内，以各. 種垂直、水平、對角、及曲線配置之組合，而 層成垂直及⑷對角之方式形成另一層，及⑷可以二 方式使層的冑分突出到一個或多個其他層内。根據 所述之各種組態，可將各種幾何型制於該等層。例如， 層體的形狀可以是長方形（如圖所示）、橢圓形、圓形、角 錐形、及六角形等的形狀。 如前文所述，有機記憶體裝置可包含—個或多個社 構。例如，有機記憶體裝置（100)包含下電極（125)、㈣ 材料⑴G)、障壁層（135)、上電極⑽）、有機材料〇45)、 及選擇性的罩幕層（15G)’其中係將該等結構定位成用來操 作為如下文中所述之記憶單元。 下電極0⑸提供-導電媒介，因而可（以電氣、磁性、 及電磁方式）感應電流而在下電極（125)與至少一個其它導 電媒介之間流動。如圖所示，下電極（125)可以是， 且可位於一個以上的層内。然而，我們當了解，下電極 的形狀及位置並不受此種限制。此外，下電極Π25)及其他 92610 12 1362720 ，且（或）跨越各 結構可存在於多層（例如中間層（11〇))之内 層0 通令，下電極（125)的表面之一部分係接觸到諸如被動 材料（130)等的-個元件’以便有助於下電極（125)與半導 體材料間之相互作用。如有必要，可形成一障壁層⑽)， 以便使下電極（125)及被動材料⑽）與上電極⑽）隔離 或絕緣。典型的障壁層包含介電質的特性及屬性。上電極 U40)提供了第二導電媒介，其中電流可流經自—導電媒介 至另一導電媒介的電氣路徑’例如由下電極（125)通過被動 材料(130)及有機材料(145)至上電極⑽)的電氣路徑。 有機記憶體裝置（_)的儲存元歧有機材料（145)， ’、中有機材料(145)之形成方式係使有機材料(145)至少接 觸下電極（125)表面上之被動材料（13())以及上電極 (140)此外，有機材料（145)可延伸到障壁層（〖π)之上。 有機材料C145)可包含一位於露出表面上且可用於圖樣化 之選擇性的罩幕層（150)。 該等結構的形狀、尺寸、及配置之用意並非在限制本 名月而7C提供用來解說本發明的—實施態樣之例子。此 可包含較多或較少的組件，例如，可以如下文中詳細 說：之方式整合一溥膜二極體。^ 了顧及說明的簡潔將 不提供結構的不同組態，然而，我們當了解，至少可將前 斤述與忒等層有關之形狀、尺寸、組態、及配置應用於 邊等結構。 ^參閱第2圖，圖中示出根據本發明之實施態樣的有 92610 13 1362720 機己^體裝置（2GG)之俯視圖。有機記憶體裝置（⑽）是一 個三維容積的複數個層以及位於層内的結構（例如第 所示之該等層及結構）。自上方看去時，該等複數個層及結 構變為重疊成-個二維平面。為了顧及圖式的簡潔，係以 實線示出最上層及（或）直接可看到的結構，而以虛線及點 虛線示出内部或被重疊的層及結構。也提供對應於與第3 圖相關聯的剖視圖之一虛線（基準線〗_丨）。 ： 假設尚未沈積一層選擇性的上塗層，而最上方的結構: 是有機材料（210)。與第丨圖所示之有機材料類似，^機 材料（210)之施加方式為使有機材料（21〇)至少接觸一上電 極以及通常被沈積在下電極上的一被動材料。可將有機材 料（210)視為覆蓋於上電極（220)及被動材料（23〇)之上。_ 般而言’只覆蓋上電極（220)的一部分（如圖所示）^我們當 能了解，上電極（220)係延伸到有機記憶體裝置（2〇〇)之 外，且係延伸到可進一步用以聯結另外一個或多個有機纪 憶體裝置以產生額外的一個或多個記憶儲存單元之有限長 度’其中該情形將於下文中詳細說明之。 與上電極（220)不同，該被動材料（230)通常是以有機 材料（210)及可支承及（或）裝入被動材料（230)的任何其他 材料來封裝。由於疊置，所以被動材料（230)看起來是在下 電極（240)之内，然而，代表被動材料（230)的點虛線表示 該被動材料（2 3 0)是一下方結構。如前文所述，通常是將被 動材料（230)塗覆到下電極（240)的表面。以下文提供的有 機記憶體裝置（200)之剖視圖來說明時，將可更易於了解有 14 92610 1362720 機記憶體裝置（200)内的結構方位。 與上電極（220)類似，下電極（240)具有延伸到有機記 憶體裝置（2GG)之外的有限長度，而該有限長度可被用於額 外的一個或多個有機記憶體裝置。如圖所示，下電極（24〇) 係垂直於上電極（220) ’然而，我們當能了解，亦可採用其 他的方位。例如，下電極（240)及上電極（220)可相互平行， 或呈現適用於特定應用的角度。 第3圖示出根據本發明之實施態樣沿著第2圖所示之 1-1線的有機記憶體裝置（200)(後文中稱為有機記憶體裝 置（300))之剖視圖。有機記憶體裝置（3〇〇)包含前文所述的 有機材料（210)、上電極（22〇)、被動材料（23〇)、及下電極 (24〇)。有機兄憶體裝置（300)進一步包含介電質（31〇)、下 電極延伸部分（3 2 0 )及選擇性的頂部塗層（3 3 〇 )。 下電極（240)是底部結構或基礎，且其他結構係建構於 其上。介電質（310)及下電極延伸部分（32〇)鄰接該下電 極。在本發明之實施態樣中，先在下電極（240)之上形成介 電質（31〇)。然後利用適當的介電質移除技術移除介電質 (310)的一部分，俾使下電極（24〇)的表面露出。然後在因 移除介電質（310)而產纟的容積内形成作業性接觸下電極 (240)的下電極延伸部分（32〇)。用來形成下電極延伸部分 (3 2 0 )的材料可以是與用於該下電極相同的或類似的材 料。適當的材料包括具有相似屬性及特徵（例如電氣、機 械及化學特徵）之材料，其較佳係不會使該記憶體裝置退 化或損及該記憶體裝置的完整性。 92610 15 1362720 分而的另—實施態樣中，開料·具有延伸部 ==雜〇)(例如第1圖所示之下電極)。對於該 2 =而,，可以形成或可以不形成下電極延伸部分。 極(240)的所形成之延伸部分充足，則不需 Γ 延伸部分（32G)。’然而，如果下電極（240)的 斤形成之延伸邹分因需要有進一步的延伸部分而益法滿足 架構設計’則可形成下電極延伸部分(320)。可使下電極： (_或下電極延伸部分⑽)的裸露表面(例如並未被諸： 如介電質（3H))或下電極⑽）等材料所覆蓋）接 料（230)。 所在下電極（240)之上形成的介電質（31〇)可以是層間介 電質（Inter Layer Dielectric ;簡稱ILD)，例如半導體 材料及/或大致任何類型的具有介電質特性之材料。在介電 質層（310)之上形成有機材料（21〇)(例如半導體 合物）。有機材料（210)形成之進行方式係使有機材料（21〇) 覆蓋被動層（230)及上電極⑽），而建立了自下電極（謂）# 至上電極（220)的選擇性啟動之電氣路徑以及反方向之選 擇性啟動之電氣路徑。然後可在有機材料（21〇)上沈積一層 選擇性的頂部塗層（340)(例如光阻層或抗反射材料），並 (利用諸如蝕刻）在該頂部塗層中產生圖樣。 舉例而言，可將有機記憶體裝置（3〇〇)用來作為記憶單 元。在下電極（240)及上電極（220)這兩端施加一啟動電壓 (例如活化有機材料（21〇)的導電特性之電壓）時，可使電流 自下電極（240)經由下電極延伸部分（32〇)、被動材料（23〇) 92610 1362720 及有機材料（210)而流到上電極（220)。然後可將儲存狀態 (例如1、0、或其他的阻抗狀態）儲存在有機記憶體裝置 (300)，或自有機記憶體裝置（300)讀取儲存狀態。 第4圖示出根據本發明之實施態樣的雙單元有機記憶 體裝置（記憶體裝置）（400)之剖視圖（類似於第2圖之1-1 線）。我們當了解，亦能以類似方式建構一個四單元或其他 多單元之記憶體裝置。此外，可依照積體電路（Integratedl· Circuit ;簡稱1C)記憶體裝置而製造複數個此種記憶體裝 置（例如建構為非揮發性記憶體1C的1M位元、2M位元、 8M位元儲存單元、…等的記憶體裝置）。 記憶體裝置（400)包含位元線（410)(例如銅（Cu)或其 他導電媒介）及連接到該位元線的位元線栓（420)(例如銅 或其他導電媒介）。位元線栓（420)可以是位元線（410)的一 部分，或與位元線（410)整合者，或連接到位元線（410)者。 在位元線栓（420)的上表面上沈積有助於位元線栓（420)與 聚合物（440)(例如半導體材料）間之連繫的被動塗層（430) (例如硫化亞銅（Cu2S)或類似的材料）。在位元線（410)之上 是一層間介電質（ILD)(450)，而該ILD(450)内已形成了位 元線栓（420)及被動塗層（430)。 可在ILD(450)内形成第一字元線（460)，且以聚合物 (440)將第一字元線（460)連接到被動塗層（430)，而建構第 一記憶單元。可藉由去除ILD(450)的第一部分，以形成第 一字元線（460)，俾使第一字元線（460)可被嵌入ILD(450) 内。然後在ILD(450)内形成第一字元線（460)。 17 92610 1362720 可接續地及（或）同時地與該第一記憶單元形成第二記 . 憶單元。該第二記憶單元的形成可包含下列步驟：在ILD . (450)内形成第二字元線（470);以及以聚合物（440)將第二 字元線（470)連接到被動塗層（430)。第二字元線（470)係藉 - 由去除ILD(450)的第二部分，並將第二字元線（470)嵌入 ILD(450)内而形成。 然後在被動塗層（430)、ILD(450)、第一字元線（460/ 及第二字元線（470)之上形成ILD(480)。在ILD(480)中形· $ 成第一開孔，以便露出被動塗層（430)的第一部分及第一字 元線（460)。接續地及（或）同時地在ILD(480)中形成第二 開孔。藉由ILD(480)而使該第二開孔與該第一開孔隔離， 且該第二開孔係經形成以露出被動塗層（430)的第二部分 及第二字元線（470)。 在形成了該第一開孔及該第二開孔之後，可在該第一 及第二開孔内，以及在該第一字元線（460)及被動塗層（430) 的該第一部分之上形成聚合物（440)，以便形成該第一記憶 · 單元，而在該第二字元線（470)及被動塗層（430)的該第二 部分上形成聚合物（440)，以便形成該第二記憶單元。然後 可在ILD(480)及聚合物（440)之上沈積（例如旋轉塗佈）一 層選擇性的硬罩幕層（490)。 我們當了解，記憶體裝置（400)是根據本發明之實施態 樣之一例子，且並不對本發明加以限制。例如，前文所提 供之說明包括三個ILD層，然而，亦可採用較少或較多數 目的ILD層。此外，可使用數層被動塗層。此外，在其中 18 92610 形成聚合物的該等開孔 外，第-及第二聚人物7狀及方位可以是不同的。此 地m二 是相同的或類似的材料。同樣 地mi)可以是相同的或類似的材料。 樣· 請參閱第5圖，圖φ-山上 - 记憶趙裝置的製造整合到本發明而將平面聚合物 了顧及解說的簡化，而=f。雖然為 列的動作’但是我們當了解 糸- „ a ^ . ^田了解本發明並不限於該動作順序，· 這疋因為根據本發明的苴t · 〆的某些動作能以與本說明書所顯示及· 說明的動作順序不同之順库 | “从“ 序進行’且（或）該等動作可以與^ 其他的動作同時進行。例如，熟習此項技術者將可了解，、 可將一方法替代性地表示糸 h3 ± 表不為啫如在一狀態圖中之一系列相 互關連的«或事件。此外，並非所有示出的動作均經需 要而用以實施根據本發明的方法。 進入步驟（510)’根據習知的單或雙鑲嵌製程而形成位 兀線（例如下電極現在進人步驟（52())，以類似的方式（例 如單或雙鑲嵌製程）形成字元線（例如上電極）。在步驟（530)讀 亦可根據單或雙鑲嵌製程而形成位元栓。然後在步驟 (540)中，將被動層塗覆到該位元栓的表面。 然後在步驟（550)中，在該表面之上沈積（諸如旋轉塗 佈）聚合物（或其他的有機材料），以使聚合物包封被動層及 字元線。如有必要，可根據習知的表面平坦化製程或化學 機械研磨（Chemical Mechanical Pol ishing ;簡稱 CMP)製 程蝕刻該有機材料。在步驟（56〇)中，可在聚合物之上沈積 選擇性的硬罩幕層。然後在步驟（57〇)中，可在該硬罩幕層 92610 19 “62720 i在採用該硬罩幕層的情形下）或該聚合物上_圖樣。在 :驟(580)中’可採用半導體製程中習知的製程步驟來完成 製造。 請參閱第6至8圖，係根據本發明之實施態樣而示出 用f建構一平面聚合物記憶體裝置的一例示系統及製程。 在每圖式中’巾間的圖提供一個三維透視圖。上方的圖 式係顯示從XY平面自2_至2+的方向觀察時，沿著該三維· 透視圖的2-2線的剖視圖。下方圖是從灯平面自反方向⑵· 至z-)觀察時’沿著該三維透視圖的3_3線切割之剖視圖。 自第6圖開始’係將介電f⑽5)用來作為系統（剛） 的基部。介電質（6G5)(例如層間介電f(IU)))可以是諸如 半導體材料等的各種介電質材料及（或）具有介電質特性的 :縣何類型的材料。在該圖式中’係將介電質⑽5)顯示 為一塊狀物。我們當了解’該圖係用於解說，其他的表示 法也是可接受的。例如，可利用一種以上的介電質材料且 (或)利用不均勻的(例如厚度)容積來建構該基部。 去除介電質層⑽5)的-部分，以便產生將用於形成電 極之通道（_。在通道（6⑻内，可利用一層選擇性的障 壁層⑽）來減輕下電極擴散到諸如介電_⑻等鄰接材 料之現象。舉例而言，可將該選擇性的障壁層形成為金屬 (例如㈣擴散障壁層。可用來作為障壁層的其他材料包括 诸如敍、鉻、錄、鈀、鈕、氮化鈕矽、鈦、氮化欽、氮化 矽、氮化鎢、及氮化鎢矽等的材料。 酉δ 在通道⑽）内且在障壁層（615)的頂部上形成用來 92610 20 :Γ:下=:):兩個電極一電極的位元線⑽) 通道:;=逼。然而，亦可採用例如具有不同程度的 顯亍為：八Ϊ 4的其他結構。此外’係將位元線(620) 亦可是：；：f(6〇5)的表面齊平。我們當能了解，該表面 下的，或位於介電質（605)的表面之上。 出-欠7圖’圖中根據本發明之實施態樣而示 及下電郎;:圖所示，係在介電質(6〇5)、通道叫 下電極（620)之上塗覆介電質（625)。 件元線⑽）的介電f(625)、位元栓（635)及被動元 可㈣ 成通孔或其他類型㈣孔。如果採料孔，則 祆據诸如微影银刻技術及⑷用來去除介電質（卿的 一些部分之其他製程而形成該通孔。 字兀線（630)(例如上電極）通常是金屬材料。盆他適合 的字元，材料包括諸如鶴（W)、鈦㈤、氮化鈦⑽）及: (A1)。字元線（630)係凹進介電質（625)内且至少一表面 露出，而係利用不導電之媒介將其餘未露出的表面與下電 極（620)隔離。在本發明的其他實施態樣中可在介電質 (625)的頂部上形成字元線（63〇)，且字元線（63〇)可以是圓 柱形或其他三維的形狀。此外，可配合字元線（63〇)使用一 個或多個障壁層，其中該障壁層係與配合下電極（62〇)使用 的障壁層類似。可變化字元線（630)的位置，只要可建立自 字元線（630)經由半導體材料至位元線（62〇)的電流路徑即 可 92610 21 1362720 在通孔内形成位元栓（635)(例如銅（Cu))，而產生突出 通過介電質（625)的位元元線（62〇)之延伸部分。可在形成 字疋線（630)的介電質内形成位元栓（635)，且位元栓（635) 係作業性地接觸位元線（62〇)。此外，位元栓（635)的接觸 於位元線（620)側的對向表面和介電質（6〇5)與介電質（625) 間之界面的距離可比字元線（630)和該界面的距離較大、相 同、或較小。如前文所述，位元栓（635)可以與位元線（62〇)-形成一體，或與位元線（62〇)整合。 - 在位元栓（635)的表面上形成被動元件（640)(例如硫 化亞銅）。被動元件（64〇)可位於介電質（625)表面之上（如 圖所不）及（或）之/下。此外，被動元件（640)的形狀無須與 位元栓（635)的形狀相同。例如，位元栓（635)可以是如圖 所示之長方形，而被動元件（64〇)可以是圓形。然而，被動 元件（640)為大致覆蓋位元栓（635)的表面。與位元栓（6犯） 類似，也是利用不導電媒介將被動元件（640)與字元線（630) 隔離（例如沒有實體上的接觸）。 第8圖疋第7圖的延續，圖中示出了系統（6〇〇)的第三 層。旋轉塗佈聚合物（645)，以便覆蓋被動元件（64〇)、字 元線（630)的一部分以及介電質（625)的一部分。聚合物 (645)提供了被動元件（64〇)與字元線（63〇)間之選擇性導 電界面，因而建立了通過位元線(62〇)、位元栓⑽）、被 動元件（640)、聚合物（645)及字元線（_)的一條電子路 徑…層選擇性的硬罩幕層⑽）提供了在有機聚合物（645) 之上的塗層。該硬罩幕層可以是諸如α碳U-C)、氮化矽 92610 22 1362720 (SiN)及氮氧化石夕（Si〇N)等此項技術中習知的任何適當材 料。 刖文提供的例7F系統可進一步包含用來協助程式化所 &用的有機半導電材料之組件。適用組件的例子包括薄膜 二極體(TFD)、曾納二極體、發光二極體(Ught Emitting Diode，簡稱LED)、電晶體、薄膜電晶體（Thin FUm Transist〇r ;簡稱 ΤρΤ)、矽控整流器（Si i icon Control led: Rechher ;簡稱 SCR)、單接面電晶體（Uni_Juncti〇n ： Transistor ;簡稱UJT)及場效電晶體（Fieid以化“ _

Transistor;簡稱FET)等的組件。為了顧及說明的簡潔， 下文中之說明將限於薄膜二極體（TFD)的整合。 。月參閱第9圖’圖中示出根據本發明之實施態樣而可 與諸如平面聚合物記憶體裝置等的記憶體裝置整合的基本 薄膜二極體（TFD)之方塊圖。TFD(9〇〇)包含導電陰極 (910)、選擇性導電有機材料（92〇)(例如聚合物薄膜）及導 電陽極⑼0)’其中係將陰極（9⑻及陽極⑽）用來作為電 極0 在陽極（930)與陰極（910)之間施加一順向或正偏壓 時’將使電流沿著順向方向流動。施加一逆向偏壓時，除 非該逆向偏壓增加到超過崩潰臨界值，否則電流通常降至 最小。因此，如將TF1K900)與諸如第3圖所示之例示平面 聚合物記憶體裝置（300)等的平面聚合物記憶體裝置整 合，並控制被施加到TFD(90〇)(或諸如電晶體等的其二控 制元件）的順向及逆向電壓，即可將程式化及存取的功能提 92610 23 1362720 T，。相結合的有機記憶體結構。就另一點而言，TFD(900 ), 可提供各別層間之隔離/分隔。因此，可將TFD(900)用來. 協助沿著順向方向施加偏壓而沿著一個方向進行的程.式化· 及（或）存取，且可沿著逆向方向施加偏壓，使該二極體如 同在曾納狀況下崩潰，而協助沿著反方向對該有機記憶體 裝置進行的程式化/存取。 我們當了解，雖然TFD(900)中示出了各例示層，但是. 亦了根據本發明而形成及（或）提供其他的層。例如，這些· 層可包括層間介電質（⑽、障壁層、塗層及（或）配合形成· 根據本發明之結構及/或分隔組件的各層/其他元件之組 合，其中包括將於下文中更詳細說明的替代層及（或）元 件。 舉例而言，第10至12圖係顯示在例示平面聚合物記 憶體裝置中採用TFD(9〇〇)之替代方法。請注意，該等例子 並不都具有龜含性，且並不會限制本發明。此外，在該等 圖式中採用了類似的結構中相同的代號意指類似的結鲁 構。此外，下文中說明的製程可能與前文中提供的那些製 程類似，但是並不限於那些製程，此外，該等製程並不會 限制本發明的範圍。仍然請注意，整合TFD時，可協助對 選擇性導電聚合物的程式化。 自第10圖開始，係根據本發明之實施態樣而示出一系 統（1000)。系統（1000)包含銅位元線（1〇1〇)、ILD(1〇2〇)、 TFDU030)、銅位元栓（1040)、被動硫化亞銅層（1〇5〇)、字 元線（1060)、聚合物（1〇7〇)及一層選擇性的硬罩幕層 92610 24 1362720 (1080) 〇 底層導電電極係由銅位元線（1〇1〇)所形成。然後可在 銅位元線（1010)之上形成ILD(1〇2〇)。所製造之通孔或其 他類型之開孔係由TFD(l〇31)，銅位元拴（1〇4〇)及被動硫 化亞銅層（1〇5〇)所佔據，且可由銅位元線（1〇1〇)以例如串 耳!/f*之方式連結至大約該通孔的開口。 第11圖係顯示根據本發明之實施態樣之堆疊式記憶： 體裝置（1100)。堆疊式記憶體裝置（1100)示出兩個垂直的： 行（1110)及（1114) ’其中各別的行包含兩層的有機記憶單 疋。我們當了解，堆疊式記憶體裝置（11〇〇)在本質上是舉 例其中於圖中係顯示出兩個行及層，然而，亦可提供複 數個此種行及（或）層（層的數目無須符合行的數目）。我們 又當了解，亦可採用顯示於前文所述例子中的替代性材料 來形成堆疊式記憶體裝置（1100)，且將於下文中更詳細地 說明這些替代性材料。可根據鑲嵌/通孔法而建構堆疊式 記憶體裝置（1100)。 下文之說明係有關垂直行（1110)，且可適用於垂直行 (1114)。在銅線（U20)上形成 TFDC1150)及 ILDC1151)。在 TFD(1150)之上形成具有硫化亞銅被動層（1142)的銅位元 線栓（1143)。連續地及（或）同時地在iLD(U51)之上形成 電極（1148)。然後在硫化亞銅被動塗層（1142)及電極（1148) 之上沈積聚合物（1146)，而形成一記憶體結構。可使用銅 線（1120)(或另一銅線）、TFD(1136)、ILD(1137)、具有硫 化亞鋼被動層（1124)的銅栓（1125)、電極（1132)及聚合物 25 92610 1362720 出，然而，亦可採用該等結構的三維表示法以及其他適當 的升乂狀。該圖TF出菱形結構（131G)、圓形結構（132〇)、梯 形結構（斜方形）（1330)、六角形結構⑽〇)、七邊形結構 ^350)及八邊形結構（136〇)之俯視圖。 第14至18圖示出可根據本發明之實施態樣而採用的 代Μ才料及製程。因此’現在將根據本發明的替代性實 施態樣而更詳細地說明諸如電極、導電材料、被動層、有 機材料/層專先如已說明過的此類組件及其製程。 請參閱第14圖，®巾示出根據本發明之實施態樣的有 機記憶體裝置（1400)之三維圖。該記憶體裝置包含第一電 極（1410)、有機聚合物材料（142〇)、被動結構（143〇)、第 二電極（1440)以及介於第—電極（141Q)、被動結構（143〇) 與第二電極（144〇)間之障壁層（146〇)。該圖亦示出被連接 到第一電極（1410)及第二電極（144〇)而將電壓施加到第一 電極（1410)及第二電極（144〇)的電壓源（145〜為便於解 說’將只說明單一個第一電極。 第一電極（1410)及第二電極（144〇)係由諸如銅、銅合 金、或銀合金等導電材料所構成。其他的材料可以是鋁' 鉻鍺、I、鎂、链、銦、鐵、錄、纪、鉑、鈦、鋅、上 述材料的合金、氧化_、多晶碎、掺雜非晶石夕以及金屬 石夕化物等的材料。可用於導電材料的例示合金包括銅銀合 金、銅鋅合金。其他的材料可以是Hastei丨〇y⑧、⑧、

Invar、Monel®、lncone〗®、黃銅、不鏽鋼、鎂銀合金、 以及各種其他合金。 92610 27 1362720 第一電極（1410)及第二電極（1440)的厚度可根據實施 气及正在建構的§己憶體裝置而改變。然而，某些例示的 厚度範圍包括大於或等於大約〇.〇1微米且小於或等於大 約10微米、大於或等於大約〇· 05微米且小於或等於大約 5微米及（或）大於或等於大約〇. 1微米且小於或等於大約j 微米。 將有機層（1420)及被動層（1430)合而稱為一層選擇性‘ 導電媒介或選擇性導電層。可經由電極（141〇)及（144〇)在： 該媒介兩端施加各種電壓，而以一種受控制之方式改變該 媒介的導電特性（例如導電、不導電、半導電）^ 有機層（1420)係由一種共軛有機材料所構成。如果該 有機層是聚合物，則該共軛有機聚合物的聚合物主幹可在 電極（1410)與（1440)之間縱長地延伸。該共輕有機分子可 以是線狀的或有分支的，而使該主幹保持其共軛本質。此 種共輛分子的特徵在於：該等共轭分子具有重疊的冗執 域’且該等共輛分子可呈現兩種或更多種共振結構。該等 共軛有機材料的共軛本質促成了該選擇性導電媒介的可 制之導電特性^ 二 關於這一點，該共軛有機材料有釋出及接受電荷的能 力（電洞及（或）電子）。一般而言，共輕有機分子具有至少 兩個較穩疋的氣化-還原狀態。該等兩個較穩定的狀態可讓 該共輛有機聚合物釋出及接受電荷，並在電氣上與^助於 導電的化合物相互作用。 、 該有機材料可以是環狀的或非環狀的。對於諸如有機 92610 28 1362720 °等的某些情形而言，有機材料本身在 間會於該等電極之間聚 /成或沈積期 列材料中之有機A合物的例子包括下 聚笨胳取 4乙炔、聚苯乙炔、聚聯苯乙炔、 類^ 伸乙烯、聚噻吩、科啉類、D卜啉大環 啉類、諸如聚二茂鐵等的聚茂金屬類： ㈣： 類、以及聚吡咯類等材料。此外，有 機材枓之特性可藉由摻雜適當摻雜劑(如鹽)而加以改變。: 有機層（1420)具有適當之厚度，其中該厚度係取決於: 所選擇的實施方式及⑷正在製造的記憶體裳置。有機聚 合物層（142G)的某些適當之例示厚度範圍包括大於或等於 大約〇. 001微米且小於或等於大約5微米、大於或等於大 約〇· 01微米且小於或等於大約2. 5微米及大於或等於大約 0. ο δ微米且小於或等於大約1微米。 有機層（1420)可經由若干種適當的技術形成。一種可 使用的適當技術是旋轉塗佈技術，此種技術包含：沈積該 材料及溶劑的混合物，然後自基材/電極去除該溶劑。另 一種適當的技術是化學氣相沈積（Chemical Vapor Deposition ;簡稱CVD)。CVD包括低壓化學氣相沈積（L〇w Pressure Chemical Vapor Deposition ；簡稱 LPCVD)、電 漿輔助化學氣相沈積（Plasma Enhanced Chemical Vapor Deposition ;簡稱PECVD)、及高密度化學氣相沈積（High

Density Chemical Vapor Deposition;簡稱 HDCVD)。為 了使有機分子連結至電極/被動層，通常不需要將有機分子 之一個或一個以上的末端官能化。該有機分子可以有在該 29 92610 1362720 共軛有機聚合物與被動層（1430)之間形成的化學鍵。 被動層（1430)包含至少一種有助於導電之化合物，該 化合物可促成選擇性導電媒介的可控制導電特性。該有助· 於導電之化合物具有釋出及接受電荷（電子及（或）電洞）的· 能力。一般而言，該有助於導電之化合物具有至少兩個較 穩定的氧化-還原狀態。該#兩個較穩定的狀態可讓該有助 於導電之化合物釋出及接受電荷，並在電氣上與有機層.· (1420)相互作用。所採用之特定的有助於導電之化合物係： 經過選擇，使該等兩個較穩定的狀態適合於有機層# 的共扼有機分子的兩個較穩定狀態。 在某些情形中，被動層（1430)可用來作為形成有機層 (1420)時的催化劑。關於這一點，該共軛有機分子的主幹 開始時可在鄰接被動層（1430)處形成，並以大致垂直於該 被動層表面之方式繼續不斷地生長或聚集。因此，該共軛 有機分子的主幹可沿著通過該等兩個電極的方向而自行對 準。 可構成被動層（1430)的有助於導電之化合物的例子包 括由下列材料中之一種或多種材料所構成的 chalcagonide玻璃：銅的硫化物（Cu2 xSy，CuS)、銅的氧化 物（CuO, Cu20)、二氧化錳（Μη02)、二氧化鈦（Ti〇2)、四氧化 二銦（丨3〇4)、銀的硫化物（Ag2_xS2，AgS)、銀銅硫錯合物 (AgyCu2_xS2)、金的硫化物（Au2S，AuS)、硫酸鈽（ce(S04)2)、 過硫酸銨（（NH4)2S2〇8)、四氧化三鐵（Fe3〇4)、鋰的錯合物 (LixTiS2，LixTiSe2，LixNbSe3，LixNb3Se3)以及鈀的氫化物 92610 30 1362720 (HxPd)等的材料（其中χ及y係經過選擇，以便產生所需的 特性）。被動層（1430)可利用氧化技術長成、經由氣相反應. 形成或在該等電極之間沈積形成。 _ 被動層（1430)具有可根據實施方式及（或）正在製造的 §己憶體裝置而改變之適當厚度。被動層（1430)的某些適當 之例示厚度係如下：大於或等於大約2埃且小於或等於大 約0.1微米的厚度、大於或等於大約埃且小於或等於大· 約0. 01微米的厚度及大於或等於大約5〇埃且小於或等於. 大約0.005微米的厚度。 鲁 為了有助於該有機記憶體裝置的作業，有機層GUO) 通常比被動層（1430)厚。在一實施態樣中，該有機層的厚 度比該被動層的厚度大了大約0.1倍至500倍。我們當了 解，亦可根據本發明而採用其他適當的比率。 層間介電質（ILD)層（1460)可以是諸如半導體材料及 (或）/、有w電質特性的大致任何類型的材料。該I⑶層 (146〇)可用來作為第—電極〇41 G)與被動層（1430)/第二 電極（1440)間之障壁層，因而當施加—順向偏壓時，電流 係按照通過第—電極（141G)、有機層（1420)、被動層（1430) 及第二電極（1440)的路徑流動。 如同傳統的記憶體裝置’該有機記憶體裝置可具有兩 ‘固狀態，亦即導電(低阻抗或“開’，)狀態及不導電(高阻抗或 二：：也/維持複數個狀態而傳統的記憶體裝置則受 限於兩個狀態（例如開及關）。該有機記憶體裝置可利用不 92610 31 1362720 電程度來識別額外的狀態。例如，該有機記憶體裝 =具有低阻抗狀態如極高導電狀態（極低阻抗狀態）、高 導包狀態（低阻抗狀態）、導電狀態（中間程度阻抗狀離）、 及不導電狀態（高阻抗狀態），因而可將諸如2個或更^位 几的貧訊或4或更多位元的資訊(例如，4個狀態提供了 2 位元的資訊，8個狀態提供了 3位元的資訊·..)等的多個位 元的資訊儲存在單一個有機記憶單元中。 . 在典型的裝置作業期間，如果該有機層是η型導體，： 則電子根據被電壓源（145G)施加到該等電極的電壓而自第 一電極（1440)流動通過選擇性導電媒介而至第一電極 (1410)°或者，如果該有機層是P料體，則電洞會自第 2極U4H))流到第二電極（1_，或者如果該有機層且 有適合於被動層（143〇)及第二電極（购）之能帶而同時為 η型及p型時，則電子及電洞同時流人該有機層。因此， 電流係自第-電極⑽Q)流動通過選擇性導電媒介而 二電極（1440)。 將有機記憶體褒置切換到一特定的狀態係稱為程式化 或寫入。程式化係藉由經電極(141〇)及(144〇)將一特 電壓（例如0. 9伏、〇· 2伏、〇· i伏…）施加穿過該選擇性導 電媒介的兩端而完成。該特定電壓亦稱為臨界電壓，係 據各別所需狀態而改變，且通常是遠高於正常作業期間^ ，用，的電Μ因此’通常會有對應於各別所需狀態（例如 關、5Τ，..·）的獨立臨界電壓。該臨界電壓值係根據若 種因素而改變，此等因素包括構成該有機記憶體裝置的材 92610 32 1362720 料之特性及各層的厚度等。在本發明 以可控制之方式使用電 /樣中，係 厭。缺品丄 供應源（1450)以供應該臨界電 …、，本發明的其他實施態樣可採用其他的κ > 應臨界電壓。 π，、他的方式來供 般而言 > s外部刺激存在時，例如施加之電 扭I值（“開，，狀態）時，則可讓施加的電壓對 元進行資訊的寫入、讀取、或清除；然 ;^早 狀態〇之__存饰料㈣絲㈣ 記憶單Sit行資訊的m㈣。 Μ有機 要自該有機記憶體裝置讀取資訊時，須經由電壓源 (1450)施加電壓或電場（例如！伏、& 5伏、q. ι伏）。 執行阻抗量測’錢決定㈣憶體裝置處於何種操作狀離 (例如南阻抗、極低阻抗、低阻抗及中間阻抗等的阻抗狀 態）。如前文所述，在雙狀態的裝置（dual state 中’該阻抗係有關諸如“開”（例如υ或“關，，（例如〇)，或者 在四狀態的裝置中，該阻抗係有關“〇〇”、“〇丨”、“1〇”、戋 γΐ1’’。我們當了解，其他數目的狀態可提供其他的二進位 轉。要清除被寫人該有機記憶體裝置的資訊時，係施加 超過-臨界值的負電壓或與寫人信號的極性相反之極性。 第15圖是描述根據本發明之實施態樣的被動層（15〇〇) 的製造之方塊圖。以氣相反應作業形成Cu2xSy層。形成包 含鋼的第一層（ 1506)。在該第一層上形成第二層（15〇4)。 a玄第二層包含Cu2_xSy(例如Cu2_xSy、CuS、或其混合物）， 且具有大約20埃或更大的厚度《^在第二層（15〇4)上形成第 92610 33 1362720 三層（1502)。該第三層（1502)包含Cu20及（或）CuO，且通 常具有大約10埃或更小的厚度。我們當了解，本發明的替 代實施態樣可採用適當變化的成分及厚度，且仍係符合本 發明。 第16圖是說明根據本發明之實施態樣而以化學氣相 沈積（CVD)形成的有機層（1600)之方塊圖❶有機層（16〇〇) 係經由氣相反應製程而形成。有機層（16〇〇)通常係以與被* 動層及電極接觸之方式形成。有機層（16〇〇)係由聚合物聚： 聯笨乙炔（DPA)所構成。如第14圖所示，係將該聚合物層 製造成具有大約65至75埃的厚度。 現在請參閱第17圖，圖中係顯示根據本發明之實施熊 樣而利用CVD製程形成的另一有機層（17〇〇)之方塊圖。 機層（17GG)仍然係經由氣相反應製程而形成。有機層（17〇〇) 係以與被動層及電極接觸之方式形成。有機層（Π00)係由 聚合物聚苯乙炔（ppA)所構成。 請參閱第18圖，圖中係顯示根據本發明之實施 以旋轉塗佈製程形成的另一有機層(18〇〇)之方塊圖：有機 層（1_)是經由旋轉塗佈製程形成而非以氣相反應製㈣ ί機:=;Γ)係以與被動層及電極接觸之方式形成: 有機層（1800)係大致由ppA構成，且有機層⑽〇 約1 000埃的厚度。我們當了解，可根 : 14至18圖所示該等層之各種替代及變化。而知用第 俠，：說明了本發明的一種或多種實施態樣。當 …不了月匕為了說明本發明而述及各組件或方法的每一種 92610 34 1362720 可想到的組合，但對此項技術具有一般知識者當可了解， 本發明的許多進一步之組合及排列是可能的。因此，本發 明將包含在最後的申請專利範圍的精神及範圍内之所有此 類改變、修改、及變化。此外，雖然可能只參照數個實施 例中之一實施例而揭示了本發明的一特定之特徵，但是可 將該特徵與任何規定的或特定的應用需要的或對其有利的 其他實施例之一個或多個其他之特徵合併。此外，在實施·· 方式及申請專利範圍中使用術語“包含，，時，該術語將具有： 類似於術語“包括”的方式之薇含性。 【圖式簡單說明】 第1圖是顯不根據本發明之實施態樣的記憶體裝置的 各例示層及結構之方塊圖； 第2圖是根據本發明之實施態樣的基本單一單元的記 憶體裝置之俯視圖； 第3圖疋根據本發明之實施態樣的平面聚合物記憶體 裝置的一部分之第一橫斷面剖視圖； 第4圖疋根據本發明之實施態樣的平面聚合物記憶體 裝置的一部分之第二橫斷面剖視圖； 第5圖係顯不根據本發明之實施態樣所製造的平面聚 合物記憶體裝置的製程的一部分之例示方法； 第6圖是根據本發明之實施態樣的一記憶體裝置的底 層之形成的二維圖及平面圖； 第7圖是第6圖之延續，其中係顯示記憶體裝置的第 二層之形成； 92610 35 1362720 第8圖疋第7¾之延續，jt由总戶s - a 、/、中係頦不圮憶體裝置的頂 層之形成； 第9圖係顯示可配合本發明之實施態樣中之平合 物記憶體裝置而使用的基本TFD組件之架構； 第ίο圖係顯示根據本發明之實施態樣採用tfd之第一 例示平面聚合物記憶體裝置； 第11圖係顯示根據本發明之實施態樣的一例示的堆 疊式平面聚合物記憶體裝置； 一第12圖係顯示根據本發明之實施態樣採用TFD之兩個 例示的平面聚合物記憶體裝置； 第13圖係顯示可配合根據本發明之實施態樣的記憶 體裝置而使用之數個替代性架構形狀； 第14圖係顯示根據本發明之實施態樣的記憶體裝置 之一例示作業； 第15圖是可用於根據本發明之實施態樣的有機記憶 體裝置中的被動層之方塊圖； 第16圖是根據本發明之實施態樣而以cv])製程形成的 有機聚合物層之方塊圖； 第17圖是根據本發明之實施態樣而以C V D製程形成的 另一有機聚合物層之方塊圖；以及 第18圖是根據本發明之實施態樣而以CVD製程形成的 又一有機聚合物層之方塊圖。 【主要元件符號說明】

100、200、300、140 古地 ^ A 有機記憶體裴置 92610 36 1362720 1128 聚合物層 1160 至 1181組件 1310 菱形結構 1320 圓形結構 1330 梯形結構 1340 六角形結構 1350 七邊形結構 1360 八邊形結構 1410 第一電極 1420 有機聚合物材料 1430、 15 0 0被動層 1440 第二電極 1450 電壓源 1502 第三層 1504 第二層 1506 第一層 38 92610

Claims (1)

1362720 第93114388號專利申請案 100年8月26曰修正替換頁 十、申請專利範園： 1. 一種平面有機記憶體裝置（100)，包括： 用以儲存資訊之有機半導體層（Π5); 配合該有機半導體層U15)而起作用的被動層（13〇)， 係用以協助該資訊的儲存，該被動層（13〇)包含有助於 導電之化合物，該化合物可釋出及接受電荷； 用來存取該有機半導體層（115)之第一電極（125) 及第二電極（140)’而該有機半導體層（115)係位於該第 電極（125)及該第二電極（14〇)之上，該第一和第二電 極之其中一者經由該被動層存取該有機半導體層； 、/該等層係以下列方式中之至少一種方式配置：以水 平之方式堆疊；以平行之組態配置；在各層之間以垂直 之方式配置；與至少一其他層呈對角方式配置；以及交 又而使一層的部分突出到一個或多個其他層。 2. 如申凊專利範圍第丨項之平面記憶體裝置（丨〇〇)，其 么中，該等料以包括下聽構中之至少_種結構的各種 幾何型樣而成形：正方形結構、長方形結構、橢圓形結 !、圓形結構、角錐形結構、多邊形結構、梯形結構、 菱形結構、及“L”形結構。 3. 如申專利範圍第2項之平面記憶體裝置（⑽），其 中’該等幾何型樣係根據至少兩層而形成。 ” 4. 如二請專利範圍第1項之平面記憶體裝置（_，其 令亥等層令之至少—層係根據堆疊式柱狀物製程而形 92610修正版 39 第931M388號專利申請案 100年8月26日修正替換頁 .如申請專利範圍第1項之平面記憶體裝置（100)，進一 步包括非對稱阻隔裝置，該非對稱阻隔裝置係由二極 體、薄膜二極體（TFD)、曾納二極體、發光二極體（LED)、 電晶體、薄膜電晶體（TFT)、矽控整流器（SCR)、單接面 電晶體（UJT)、及場效電晶體（FET)中之至少一者所組 成，以用於協助對該等層的存取。 如申請專利範圍第1項之平面記憶體裝置（丨〇〇)，進一 步包括一條或多條整體性存取線，用以協助對該整合式 記憶體裝置内形成的複數個有機記憶體結構之存取。φ 如申請專利範圍第1項之平.面記憶體裝置（1〇〇)，其 中，該有機半導體層（115)包括選自聚乙炔、聚苯乙炔、 聚聯苯乙炔、聚苯胺、聚對苯基伸乙烯、聚噻吩、聚卟 啉類、卟啉大環類、硫醇衍生聚卟啉類、聚茂金屬類、 聚一茂鐵類、聚酞菁類、聚伸乙烯、以及聚吡咯類所構 成群組中之至少一者。 如申請專利範圍第1項之平面記憶體裝置（1〇〇)，其 中’形成非揮發性記憶體裝i之該等層係、用以作為電腦 系統中之組件。 一種用以形成平面有機記憶體裝置（100)之方法，包括 下列步驟： 在基材上形成位元線； 在該位元線之上形成介電質層； 在°亥；1電負層中形成與該位元線相結合的導電 拾’其中該導電栓被作業性地㉟合職位元線； 40 92610修正版 1362720 第93114388號專利t請案 100年8月26曰修正替換頁 在該介電質層中形成字元線；以及 在該導電栓及該字元線之上形成有機半導體。 1 0.如申請專利範圍第9項之方法，進一步包括下列步驟： 在該介電質層中同時形成該導電栓及該字元線；以 及 在該導電检之上形成被動材料，用以協助該導電检 與該有機半導體間之存取。 41 92610修正版