TWI362611B - Random number generator and random number generating method thereof - Google Patents

Description

1362611

PSPD-2007-0027 25290twf.doc/p 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種亂數產生器及其亂數產生方法， 且特別是有關於一種具有S己憶雜訊的亂*數產生器及其乱數 產生方法。 【先前技術】 身處資訊化社會與全球化時代’人與電腦、網路間的 關係日益趨於緊密，因而造就了電子交易應用的便利與普 及性。而為了要提升每一筆交易的安全性，應用亂數碼^ 編輯每一筆交易的紀錄’實屬現今普遍的作法之一。一般 而言，傳統上會利用純數位電路的設計方式來產生亂數 碼，但是以此類方式所產生的亂數碼，其必是0成一個迴 圈的循環，其中N表示為亂數碼的位元數。因此，傳統上 利用純數位電路所產生的亂數碼大多是可被預_，所以 有心人士必定可以從中獲取牟利，以使得電子交易 性蕩然無存。 【發明内容】 2於此’本發明的目的狀提供—種亂數產生器及 /、亂纟方法’其可以達到所產生的亂數碼是不可被預 期的。 揭t發明^供—種亂數產生器，其包括訊號產生單元與 =二^::元用以記憶輸出緩衝器 出訊旒轉態時所造成之雜訊的狀態， ' ^ S與％境變因改變的變頻訊號。取樣單元 5 PSPD-2007-0027 25290twf.doc/p M訊號產生單元’ M接收所述變頻訊號’並依據 取樣時脈而對所述變頻訊號進行取樣，藉以獲得多組亂^ 碼。 於本發明的一實施例中，訊號產生單元包括記怜^ 元、轉換單元，以及振盪單元。其中，記憶單元用以= 所，雜訊的狀態，並據以產生隨時間改變的雜訊電壓°。】 換單元耦接記憶單元，用以接收並轉換所述雜訊電壓，# 以獲得隨環經變因改變的轉換電流，其中所述環經變因^ 括溫度及/或光線。振盪單元耦接轉換單元，用以接收所^ 轉換電流，並據以產生所述變頻訊號。 建 於本發明的-實施例中，記憶單元包括第一 ρΜ〇 晶體、電容，以及第一電阻。其中，第一 pM〇s電晶體 基極耦接輸出缓衝器之系統電壓，第一 pM〇s電晶^ ^ 極輕接輸出缓衝器之前置驅動器的核心' 系統，而第二 m〇S電晶體之閘極祕輸出緩衝器之輸出驅動器 ，統電壓。電容之—端祕第_ PM0S電晶體之没極 ^述雜訊電壓，而電容之另—端墟輸出緩衝器之 電位。第一電阻與電容並聯。 於本發明的-實施例中，轉換單元包括第一 NM0 ^曰體^第二mos電晶體、第三PM〇s電日曰曰體、電流源、 電㉟體、PNP型雙載子接面電晶體、第三NMOS 刼二哲以及第—電阻。其中，第一NM0S電晶體之間極 PM〇S電晶體之汲極，而第一 NMOS電晶體之 :、極搞接所述參考電位。第二pM〇s電晶體之雜與沒極 1362611 PSPD-2007-0027 25290twf.doc/p 輕接第一 NMOS電晶體之汲極，而第二pM〇s電晶體之 . 源極輕接所述系統電壓》 . 第二PM0S電晶體之閘極輕接第二PMOS電晶體之閘 極，第三PMOS電晶體之源極_所述系統電壓而第三 、PMOS電晶體线制以輪^所述轉換電流。電流源之一 ‘端祕所述系統電壓，而電流源之另—端祕第二刪⑽ 電晶體之與祕。PNP型雙載子接面電晶體之射極輕 ·'接第二丽⑽電晶體之源極，❿PNP型雙載子接面電晶 體之基極與集極祕所述參考電位。帛= NMQS電晶體之 閘極耦接第二NM0S電晶體之閘極，而第三nm〇s電晶 體^及極祕第-NMQS電晶體之祕。第三電阻搞接於 第三NMOS電晶體之源極與所述參考電位之間。 於本發明的一實施例中，振盪單元包括第四NMOS電 晶體、第五NMOS電晶體、第六NM〇s電晶體、第七nm〇s 電晶體、第人NMO S電晶體、第九NM〇 s電晶體、第十 NMOS電晶體、第四PM〇s電晶體、第五pM〇s電晶體， 擊，以及第六PMOS電晶體。其中，第四NM〇S電㈣之問 ^極舰_接第三PMOS電晶體之祕，而第四NM〇s 電晶體之源極耗接所述參考電位。第五NM〇s電晶體之閉 極搞接第四NMOS電晶體之閘極，而第五NM〇s電晶體 之源極耦接所述參考電位。 第’、NMOS電晶體之閘極耗接第四NM〇s電晶體之 閘極’而第六麵仍電晶體之源_接職參考電位。第 七NMOS電晶體之閘極輕接第四NM〇s電晶體之閑極， 7 PSPD-2007-0027 25290twf.doc/p 而第七NMOS電晶體之源極耦接所述參考電位。第八 NMOS電晶體之源極耦接第五麵〇8電晶體之汲極。第九 NMOS電晶體之源極耦接第々NM〇s電晶體之汲極。第十 NMOS電晶體之源極耦接第七電晶體之汲極。 第四PMOS電晶體之閘極耦接第八；^[]^〇3電晶體之 閘極，第四PMOS電晶體之源極麵接所述系統電壓，而第 四PMOS電晶體之汲極耦接第八NM〇s電晶體之汲極。 第五PMOS電晶體之閘極耗接第九NMOS電晶體之閘極 與第四PMOS電晶體之汲極，第五PM0S電晶體之源極耦 接所述系統電壓，而第五PMOS電晶體之汲極耦接第九 NMOS電晶體之没極。第六pm〇s電晶體之閘極糕接第十 NMOS電晶體之閘極與第五pmOS電晶體之没極，第六 PMOS電晶體之源極耦接所述系統電壓，而第APM〇s電 晶體之沒極耦接第十NMOS電晶體之没極與第四PMOS 電晶體之閘極並輸出所述變頻訊號。 本發明提供一種亂數產生器，其包括訊號產生單元與 取樣單元。其中’訊號產生單元用以記憶輸出缓衝器之輸 出訊號轉態時所造成之雜訊的狀態，並據以產生隨時間改 變的變頻訊號。取樣單元耦接訊號產生單元，用以接收所 述變頻訊號，並依據一個取樣時脈而對所述變頻訊號進行 取樣，藉以獲得多組亂數碼。 於本發明的一實施例中，訊號產生單元包括記憶單元 與振盪單元。其中，記憶單元用以記憶雜訊的狀態，並據 以產生隨時間改變的雜訊電壓。振盪單元耦接記憶單元， 1362611 PSPD-2007-0027 25290tw£doc/p 用以接收所述雜訊錢，並據以產生所 於=的-實施例中，記憶單元包括H 曰曰體、電谷’以及電阻。其中，第一 苞 繼出緩衝器之系統電壓，第-PMOS電 接輸出緩衝器之前置驅動器的核心系統—而外耦 PMOS電晶體之閘極減輪峰魅之輪 系統電壓。電容之一端耦接第一 PM〇s 出 ^所述雜訊電壓，而電容之另= 考電位。電a與電容並聯。 出㈣益之參 於本發明的一實施例中，振盡果 晶體、第二_電晶體、_==—電 晶體、第六 電日日體，以及第四pM〇s 乐一

電晶體之閘極轉接第-m〇s電日日日體二NM0S NM〇s 體之閘極域第—nmqs 亀曰曰 電晶體之源_接所述參^l體之閘極’而第三職〇s 第四NMOS電晶體之源絲 第二== =;-P 士 壓，而第二上原極耦接所述系統電 日日體之及極耦接第四NMOS電晶體 9 1362611 PSPD-2007-0027 25290twf.doc/p 之没極。 第三PMOS電晶體之閘極耦接第五NMOS電晶體之 閘極與第二PMOS電晶體之汲極，第三PMOS電晶體之源 極耦接所述系統電壓’而第三PMOS電晶體之汲極輕接第 五NMOS電晶體之汲極。第四PMOS電晶體之閘極輕接 第六NMOS電晶體之閘極與第三PMOS電晶體之汲極， 第四PMOS電晶體之源極耦接所述系統電壓，而第四 PM0S電晶體之汲極耦接第六NMOS電晶體之汲極與第二 PMOS電晶體之閘極並輸出所述變頻訊號。 ^發明提供一種亂數產生器’其包括訊號產生單元與 取樣單元。其中，訊號產生單元用以產生隨環境變因改變 =變頻訊號。取樣單元輛接訊號產生單元，用以接收所述 變頻·^號’並依據—悔樣時脈而對所述變頻訊號進行取 樣，藉以獲得多組亂數石馬。 一於本發㈣—實施例巾，訊號產生單元包括電流產生 早兀與振料元。其巾，電流產生單元用喊生隨環境變 =文艾的參考振m其中所述環境變因包括溫度及/ 或光線。缝單元域紐產生單元，用以接收所述參考 振盪電流，並據以產生所述變頻訊號。 於本發明的一實施例中，冑流產纟單元包括第一 〇s電曰0體、第二pM〇s電晶體、電流源第—nM〇s 電晶體、PNP型雙載子接面電晶體、第二NMOS電晶體， =電第—PM〇s電晶體之祕祕輸出緩衝 電晶體之閘極祕第一 PM〇s 1362611 PSPD-2007-0027 25290twf.doc/p 電晶體之_無極’第：PMGS電晶社源_接所述 系統電壓’㈣-PM〇S電晶體之錄用以輸出所述參考 振盡電流。 電流源之一端耦接所述系統電壓。第一 NM0 s電晶體 ' 之閘極與汲極耦接電流源之另一端。PNP型雙載子接面電 •晶體之射極耦接第一 NMOS電晶體之源極，而pNp型雙 載子接面電晶體之基極與集極耦接參考 ，電晶體之義接第-獅s電晶體之二而= NMOS電日曰曰體之汲極耦接第一 _電晶體之汲極。電阻 耦接於第二NMOS電晶體之源極與所述參考電位之間。 於本發明的一實施例中，振盪單元包括第三NMOS電 晶體、第四NMOS電晶體、第五NM〇s電晶體、第六NM〇s 電晶體、第七NMOS電晶體、第八NM〇s電晶體、第九 NMOS電晶體、第三PM〇s電晶體、第四pM〇s電晶體， 以及第五PMOS電晶體。其巾，第三NM〇s電晶體之問 極姐極祕第二PM0S電晶.祕，而第三nm〇s ，電晶體之源極耦接所述參考電位。第raNMOS電晶體之閘 •極耦接第三NMOS電晶體之問極，而第四NM〇s電晶體 之源極耦接所述參考電位。 第五NMOS電晶體之閘極祕第三NM〇s電晶體之 閘極’而弟五NMOS電晶體之源極輕接所述參考電位。第 /、NMOS電μ體之閘極搞接第三nm〇s電晶體之閘極， 而第六NMOS電晶體之源極輕接所述參考電位。第七 NMOS電晶體之源極輕接第四應⑽電晶體之汲極。第八 1362611 PSPD-2007-0027 25290twf.doc/p NMOS電晶體之源極耦接第eNm〇s電晶體之汲極。第九 NMOS電晶體之源極耦接第六NM〇s電晶體之汲極。

第三PMOS電晶體之閘極耦接第七NM〇s電晶體之 閘極，第二PMOS電晶體之源極轉接所述系统電壓，而第 三PMOS電晶體之汲極耦接第七NM〇s電晶體之汲極。 第四mos電㈣之賴祕帛八麵〇8電㈣之閉極 與第三mos電晶體之汲極，第四PM0S電晶體之源極耦 接所述系統電壓，而第四PM0S電晶體之汲極耦接第八 NMOS電晶體之汲極。第五pM〇s電晶體之閘極耦接第九 NMOS電晶體之閘極與第四pM〇s電晶體之汲極，第五 PMOS電晶體之源極耦接所述系統電壓，而第五pM〇s電 晶體之汲極耦接第九NM〇s電晶體之汲極與第三pM〇s 電晶體之閘極並輸出所述變頻訊號。

於上述實施例中，取樣單元包括多數個〇型正反器， 其中第上個D型正反器之資料輸出端耦接第⑽個、 型正反器之資料輸人端，第HgJD型正反器之資料輸入端 用以接收所㈣舰號，所述D型正反器的時脈接收端用 1同時接收所述取樣時脈，而所述0型正反器之資料輸出 端用以輸出所述亂數碼，i為正整數。 於上述實施例中，任-亂數產生器皆可應用於電子裝 置與智慧卡中。 本發明提出-種亂數產生方法，其包括下列步驟：首 記憶輸出緩衝ϋ之輸出訊號轉態所造成之雜訊的狀 U並據以產生隨時間與環境變因（例如溫度及/或光線） 12 1362611 PSPD-2007-0027 25290twf.doc/p

改變的變頻訊號。接著，利用一個取樣時脈而對所述變頻 訊號進行取樣，藉以獲得多組亂數碼。 本發明提出一種亂數產生方法，其包括下列步·驟：首 ，，記憶輸出缓衝器之輸出訊號轉態所造成之雜訊的狀 態，並據以產生隨時間改變的變頻訊號。接著，利用一個 取樣時脈而對所述變頻訊號進行取樣，藉以獲得多組亂數 碼0 本發明提出一種亂數產生方法，其包括下列步驟：首 ，，提供隨環境變因（例如溫度及/或光線）改變的變頻訊 ，。接著’利用一個取樣時脈而對所述變頻訊號進行取樣， 藉以獲得多組亂數碼。 為了要使得亂數碼不可被預期，本發明提出一種可同 時隨時間及環境變因的亂數產生器及其亂數產生方法，其 主要是藉由透過記憶單元將輸出緩衝器之輸出訊號轉態;夺 所產生之魏的狀態記憶下|，並據以來產生隨時間變化 的雜訊電壓。接著’再透過㈣單絲接㈣轉換記憶 元所輸出的雜訊電壓’藉以來獲得隨環境變目（例如^ 及/或光線）改變的轉換電流。 酿又 之後，再透過振盪單元來接收轉換單元所輪出 電流，藉以來產生變頻訊號。最後，再透過取樣單_ =換 收振盪單元所產生的變頻訊號，並且利用一個穩^兀來接 時脈來對此變頻訊號進行取樣，如此即可獲得二，取樣 被預期的脔L數碼。 & >致級不可 除此之外，本發明亦提出一種僅隨時間或 八衣*見變因的 13 1362611 PSPD-2007-0027 25290twf.doc/p 其ί數產生方法’其皆可達到所產生的亂數 本發明所提出的任-繼生器皆可 ^、·且不可被預期的亂數碼，所以對於電子交易的 安全性則可大大地提升。 為讓本發明之上述和其他目的、特徵和優點能更明顯 下文特舉本發明之幾個實施例，並配合所附圖式， 作詳細說明如下。

【實施方式】 <本發明所欲達成的技術功效主要是為了要使得所產生 的亂數碼是不可被預期的，進而來提升電子交易的安全 性。而以下之内容將針對本案之技術特徵與所欲達成之技 術功效做一詳加描述，藉以提供給本發明相關領域之技術 人員參詳。

為了要使得亂數碼不可被預期，本發明提出一種具有 記憶雜訊的亂數產生器，其中所要記憶的雜訊來源是來自 於一般控制晶片對外界傳輸訊號的輸出緩衝器（〇utput buffer)，而選擇此雜訊源的主要原因乃是因為外界的負載 必定會比控制晶片内部的負載大極多，所以控制晶片就必 須仰賴輸出緩衝器來將其對於外界的負载之驅動能力提 升，如此控制晶片才能順利地將訊號傳輸至外界的負載。 也亦因如此’控制晶片中通常會出現能量最強的雜訊源非 輸出緩衝器莫屬。 圖1繪示為一般輸出緩衝器100的架構圖。請參照圖 1 ’以本發明領域具有通常知識者應當可知輪出緩衝器1〇〇 1362611 PSPD-2007-0027 25290twf.doc/p 大至上會被區分為前置驅動器（predriver) 與輸出驅 動益（outputdnver) 103。其中，標記VCC表示為輸出缓 衝器100的系統電壓，標記VCCI表示為前置驅動器101 的核心系統電壓（core v〇ltage)，標記vcc〇表示為輸出 . 驅動盗1 〇3的輸出糸統電覆（pad voltage )，標記VSS表 • 不為輸出緩衝器1〇〇的參考電位，標記vssi表示為前置 . 驅動器101的核心參考電位，標記vsso表示為輸出驅動 器103的輸出參考電位，而標記P表示為銲墊（pad)。 由於輸出驅動器103是直接要去驅動控制晶片外界的 負載LD，因此輸出驅動器103的驅動電流能力就必須設 計的很大，所以相對可預知的是，當輸出緩衝器1〇〇之輸 出訊號轉態（transient)時，輸出驅動器1〇3的輸出系統電 壓（pad voltage) VCC0會是整個控制晶片產生雜訊能量 會最強的地方。除此之外，此雜訊大小還可能會與封裝控 制晶片因打線（bonding)所產生的寄生電感（如圖j中所 繪示的電感元件符號處）及負載LD大小有關。 基於上述，圖2緣示為本發明一實施例之亂數產生器 ' 200之方塊圖。請合併參照圖1及圖2，亂數產生器；2〇〇 包括訊號產生單元201與取樣單元2〇3。其中，訊號產生 單元201用以記憶輸出緩衝器100之輸出訊號轉態時所造 成之雜訊的狀態，並據以產生隨時間與環境變因（例如溫 度及/或光線）改變的變頻訊號FCS。取樣單元2〇3耦接= 號產生單元201，用以接收訊號產生單元2〇1所產生的變 頻訊號FCS，並依據一個取樣時脈而對此變頻 15 1362611 PSPD-2007-0027 25290twf.d〇c/p 訊號FCS進行取樣，藉以獲得多組亂數碼Rancl—C。於本 . 實施例中’取樣時脈Samp_CK的鮮可以低於或高於變 頻訊號FCS的頻率。 ® 3繪^為本實施例之訊號產生單元201的方塊圖。 *請合，參照圖1〜圖3，本實施例之訊號產生單元201包括 •記憶^兀30卜轉換單元303，以及振盪單元3〇5。其中， •記憶單元301用以記憶輸出緩衝器则之輸出訊號轉態時 ·.戶斤造成之雜訊的狀態，並據以產生隨時間改變的雜訊電壓 V_n。轉換單元303耦接記憶單元301，用以接收並轉換雜 訊電壓V』，藉以獲得隨環境變因（例如溫度及/或光線） 改交的轉換電流I一〇se。振盪單元3〇5耦接轉換單元3〇3， 用以接收轉換電流I_osc，並據以產生變頻訊號FCS。 沖為了要實現上述記憶單元30卜轉換單元3〇3,以及振 盪單το 305各別所記載的功能性描述之作動。圖4繪示為 士實施例之訊號產生單元201内部之記憶單元3〇1轉換 單元303，以及振盪單元305的具體電路圖。請合併象昭 _ ·_冑1〜圖4，本實施例之記憶單元則包括pM〇s電晶^ • P1、電谷C，以及電阻R1。其中’ PMOS電晶體P1之基 極（body)耦接輸出緩衝器1〇〇之系統電壓vcc。 土 ^PMOS電晶體P1之源極（source)耦接輸出緩衝器ι〇〇 之前置驅動器ιοί的核心系統電壓VCCI。PM〇s電晶體 P1之閘極（gate)耦接輸出緩衝器100之輸出驅動器SBi〇3 的輸出系統電壓VCC0。PM0S電晶體P1之汲極（drain) 编接電容C與電阻R1之-端，並且產生雜訊電壓v n。 1362611 PSPD-2007-0027 25290twf.doc/p 電容c與電阻R1之另-端轉接輸出緩衝器刚之 位VSS。 /电 本實施例之轉換單元303包括NMOS電晶體N1〜N3、 PMOS電晶體P2及P3、電流源If、PNP型雙載子接面 晶體m，以及電阻R2。其中，丽〇s電晶體N1之閉極 轉接PMOS電晶體P1之汲極，NM〇s電晶體m之源極 輕接輸出緩衝1GG之參考電位vss，而NM〇s電晶體 N1之汲極耦接PMOS電晶體p2之汲極與閘極、pM〇s 晶體P3之閘極，以及NM〇s電晶體w之沒極。 電晶體P2與P3之源極輕接輪出緩衝器1〇〇之系統電壓 VCC，而PMOS電晶體P3找極用以輸出轉換電流⑽。 電流源If之一端輕接輪出緩衝H 100之系統電壓 wc ’而電流源If之另—端輕接NM〇s電晶體N2之閘極 與没極，以及NMOS f晶體N3之_。pNp型雙載 面電晶體m之射極（emitter)輕接職〇s電晶體N2之 t，，腿> 型钱子接面電日日日體B1之基極（base)與 集極(collecto⑽接輸出緩衝g 1〇〇之 NMOS電晶體N3之源極耦接電 / 1电1 σ , 电,且的一端，而電阻R2 的另一螭耦接輸出緩衝器1〇〇之參考電位。 本實施例之振盪單元3〇5包括NM〇s電晶體w〜獅 PMOS電晶體P4〜P6。其中’ Nm〇s電晶體⑽之間極 與汲極耗接PMOS電晶體P3之、方权 N4之源極織出緩衝器·之及二而麵電，

電晶體N5〜N7之閉極轉接位VS=_S ^晶體N4之閘極，而 17 1362611 PSPD-2007-0027 25290twf.doc/p NMOS電晶體N5〜N7之源極耦接輸出緩衝器1〇〇之參考 . 電位VSS。 > NMOS電晶體N8〜N10之源極各別輕接nmos電晶體 N5〜N7之汲極’而NMOS電晶體N8〜N10之汲極各別輕接 PMOS電晶體P4〜P6之汲極。PMOS電晶體P4〜P6之源極 耦接輸出緩衝器100之系統電位VCONMOS § 之閘極輕接PMOS電晶體Ρ4之閘極，以及NM〇s電晶體 φ' N10與PMOS電晶體P6之没極，並且輪出變頻訊號Fcs。 NMOS電晶體N9之閘極耦接pm〇s電晶體P5之閘極， 以及NMOS電晶體N8與PMOS電晶體P4之沒極。NMOS 電晶體N10之閘極耦接pMos電晶體p6之閘極，以及 NMOS電晶體N9與PMOS電晶體P5之汲極。 為了要實現上述取樣單元2〇3所記載的功能性描述之 作動。圖5繪不為本實施例之取樣單元2〇3内部之具體電

路圖。請合併參照圖1〜圖5,取樣單元203包括多數個D 型正反器DFF1〜DFFN，其中第⑽d型正反器之資料輸 •出端Q減第(i+Ι)個D型正反器之資料輸人端D，卜 .N為正整數。舉例來說，第1個d型正反DFF1之資料 輸出端Q減第2肺鼓反器卿2之^輸入端^ 第2，D型JL反$ dfF2之資料輸出端q搞接第3個D型

正反裔DFF3之資料輸入端D ;依此類推至第（N_i)個D 31士反器DFF (N-〇之資料輸出端q耗接第則固D型正 反器DFFN之資料輸入端〇。 另外，第1個0型正反器DFF1之資料輸入端D用以 1362611 PSPD-2007-0027 25290twf.doc/p 接收訊號產生單元201所產生的變頻訊號FCS，且所有的 D型正反器DFF1〜DFFN之時脈接收端CK用以同時接收 取樣時脈Samp_CK’亦即D型正反器DFF1〜DFFN採用同 步作動，而D型正反器DFF1〜DFFN之資料輸出端Q用以 輸出亂數碼Rand_C。於本實施例中，亂數碼Rand—c可以 為QnQ (N-U…⑽处的數碼，或是Qiq2q3 Q (n 1) %的 數碼’甚至是qnq (N-1) ... Q3Q2Qi間所組合出的數碼。 士於本實施例中’，當輸出緩衝器100之輸出訊號轉態 日寸/此％ PMOS電晶體P1會將輸出系統電壓vcc〇與核 ^系統電壓VCCI上屬於交流訊號(亦即雜訊)間的差里轉 換成大小不同的電流，以對電容c進行充電，藉此電容C t就會儲存著對應雜輯雜訊賴v_n。當然，此雜訊電 v—η的大小並不僅僅只會向上？、赫已，更清楚來說， 备輸出緩衝器100之輸出訊號處在穩態時，此時電容〇上 所儲存的雜訊電壓V_n會經由電阻R1來進行放電。 故依據上述可知’當輪出緩衝器1〇〇之輪出訊號有轉 L時’雜訊電壓V_n的大小就會逐漸累加，但是 緩 之輸出訊號沒有轉態時，_電壓v— n二小就 =漸減少。因此’在不同時間點’記憶單元3〇ι所產生 2訊電壓V_n之大小皆會不同，亦即雜_vn之大 小會隨著時間而改變。 - 緊接著，由於雜訊電壓v—n會被當作是nm〇s電晶 1開啟時所需的偏壓，所以電容〇上所儲存的雜訊電 W—n就會被轉換成雜訊電流u。除此之外，本實施例 19 1362611 PSPD-2007-0027 25290twf.doc/p 之轉換單元303中更利用電流源辽來當作開啟PNP型雙载 子接面電晶體B1的偏壓電流。藉此，由於PNP型雙載子 接面電晶體B1的基-射極電壓（Vbe)之溫度係數相當高， 所以面臨著環境溫度的細微改變，PNp型雙載子接面電晶 體B1的基-射極電壓（Vbe)就會隨著環境溫度的改變而轉 換成溫度電流I_temp。 在此更值得一提的是，本實施例更可以將ΡΝρ型雙載 子接面電晶體Β1設計成受環境光線而影響的元件，例如 讓ΡΝΡ型雙载子接面電晶體B1呈現裸晶（bare chip)的 狀態，或者在PNP型雙載子接面電晶體B1的黑膠封裝體 上開洞，如此PNP型雙載子接面電晶體B1便會受外在環 境的光線影響，而改變溫度電流I_temp的大小。 故依據上述可知，轉換單元303最終所輸出的轉換電 流I—osc就會包含了雜訊電流n和溫度電流七把叫的成 分’亦即I_osc = I—n + I_temp。因此’在不同的環境溫度， 轉換單元303最終所輸出的轉換電流“sc之大小皆會不 同’亦即轉換電流I—osc之大小會隨著環境溫度而改變。 之後，再利用三級環形震盪器（ ring oscillator)所構 成的振盪單元305來接收轉換單元303最終所輸出的轉換 電流I_osc，並據以來產生變頻訊號Fcs。因此，在不同的 時間與環境溫度’振盪單元3 〇 5所產生的變頻訊號F C S就 會含有溫度和累積雜訊的成分，亦即變頻訊號FCS之高低 會隨著時間與環境溫度而改變。 最後’將振盪單元305所產生的變頻訊號FCS提供至 20 1362611 PSPD-2007-0027 25290twf.doc/p D型正反g DFF1的資料輸入端D ’如此再以取樣 Samp—CK來對此變頻訊號FCS進行取樣時，即可獲/ 組亂數碼Rand_C。因此，本實施例之亂數產生器2〇f所^ 生的亂數碼Rand一C不但會隨著時間與環境溫度的不同而 改變’且更可以達到不可被預期。 然而，依據本發明的精神，並不受限於上述實施例的 實鈀方式。圖6繪示為本發明另一實施例的訊號產生單元 20Γ的方塊圖。圖7繪示為圖6之訊號產生單元2〇1，内部 的具體電路圖。請合併參照圖i、圖2、圖4、圖6及圖7， 訊唬產生單元201’包括記憶單元6〇1與振盪單元6〇3。其 中，§己憶單元601及振堡單元6〇3分別與圖4之記憶單元 301及振盪單元305的功效與電路結構類似，但唯一不同 之處可從圖7所揭示的圖示清楚看出，記憶單元6〇1所產 生的雜訊電壓V_n是直接提供至振盪單元603之NMOS 電晶體N5的閘極。藉此，本實施例之訊號產生單元2〇1， 依然可以使得亂數產生器2〇〇所產生的亂數碼Rand_c隨 時間而改變，且亦可達到不可被預期。 再者’圖8繪示為本發明另一實施例的訊號產生單元 201’’的方塊圖。圖9繪示為圖8之訊號產生單元201，，内 部的具體電路圖。請合併參照圖2、圖4、圖8及圖9，訊 號產生單元201’’包括電流產生單元801與振盪單元803。 其中’電流產生單元8〇1與圖4之轉換單元303的電路結 構類似’但唯一不同之處可從圖9所揭示的圖示清楚看 出’電流產生單元801並沒有轉換單元3〇3的NMOS電晶 21 1362611 PSPD-2007-0027 2529〇twf.doc/p 體Nl。因此，電流產生單元801最終所輸出的參考振盪 流I一osc’就僅會包含了溫度電流I—temp的成分而已，亦即 I一osc’ = I—temp。 另外，振盪單元803的功效及電路結構與圖4之振盪 單元305的電路結構類似，故在此並不再加以贅述之:某 此，本實施例之訊號產生單元201，，依然可以使得亂數產^ 器200所產生的亂數碼Rand一C隨環境變因（例如溫度及/ 或光線）而改變，且亦可達到不可被預期。 依據上述所揭示的内容’以下將彙整出至少三種亂數 產生的方法。圖10繪示為本發明第一種亂數產生方法的流 程圖。請參照圖10，第一種亂數產生方法的步驟包括：首 先，如步驟S1001所述，記憶輸出緩衝器之輸出訊號轉態 所造成之雜訊的狀態，並據以產生隨時間與環境變因（例 如溫度及/或光線）改變的變頻訊號。接著，如步驟S1003 所述，利用一個取樣時脈而對所述變頻訊號進行取樣，藉 以獲得多組亂數碼。其中，取樣時脈的頻率可以低於或高 於變頻訊號的頻率。 另外，圖11繪示為本發明第二種乳數產生方法的流# 圖。請參照圖11，第二種亂數產生方法的步驟包括：首先， 如步驟S1101所述，記憶輸出緩衝器之輸出訊號轉態所造 成之雜訊的狀態，jt據以產生隨時間改變的變頻訊號。接 著，如步驟S1103所述，利用一個取樣時脈而對所述變頻 訊號進行取樣，藉以獲得多組亂數碼。其中，取樣時脈的 頻率可以低於或高於變頻訊號的頻率。 22 1362611 PSPD-2007-0027 25290twf.doc/p 再者，圖12繪示為本發明第三種亂數產生方法的流程 圖。請參照圖12,第三種亂數產生方法的步驟包括：首先， 如步驟S1201所述，提供隨環境變因（例如溫度及/或光線） 改變的變頻訊號。接著，如步驟S1203所述，利用一個取 樣時脈而對所述變頻訊號進行取樣，藉以獲得多組亂數 碼。其中，取樣時脈的頻率可以低於或高於變頻訊號的頻 率。 據此，由於本發明所提出之亂數產生器及其亂數產生 方法所產生的數碼是不可被預期的，所以依據本發明的 精神，只要是有需要使用到亂數碼來保護資料處理之安全 性的任一電子裝置，本發明所提出的亂數產生器及其亂數 產生方法就適用於其中，且亦屬本發明所欲主張的範疇之 .¾. — 〇 再者，由於現今炙手可熱的智慧卡（smartcard)所能 提供的功能大致有：持卡人的身份認定（如儲存持卡者的 密碼、指紋、聲音）、以電子資料方式儲存金額（如：電 子錢包、儲值卡，以及儲存與處理資訊。因此，為了要提 升利用智慧卡（smart card)來進行電子交易的安全性，任 一智慧卡皆可將本發明所提出的亂數產生器及其亂數產生 方法應用於其中，藉此配置有本發明所提出的亂數產生器 之智慧卡，即可以不易被有心人士複製，而此也屬本發明 所欲主張的範疇之另一。 綜上所述，為了要使得亂數碼不可被預期，本發明提 出-種可同時隨時間及環境變因的亂數產生器及其亂數產 23 1362611 PSPD-2007-0027 25290twf.doc/p 生方法，其主要是藉由透過記憶單it將輪出_器之輸出 訊號轉態時所產生之雜訊的狀態記憶下來，並據以來產生 隨時間變化的雜訊電壓。接著，再透過轉換單元來接收並 轉換記憶單元所輸出的雜訊電壓’藉以來獲得隨環境變因 (例如溫度及/或光線）改變的轉換電流。 之後，再透過振盪單元來接收轉換單元所輸出的轉換 電流，藉以來產生變頻訊號。最後，再透過取樣單元來接 收振盪單元所產生的變頻訊號，並且利用一個穩定的取樣 時脈來對此變頻訊號進行取樣，如此即可獲得多數組不可 被預期的亂數碼。 除此之外，本發明亦提出一種僅隨時間或環境變因的 亂數產生器及其亂數產生方法，其皆可達到所產生的亂數 碼不可被預期。由於本發明所提出的亂數產生器及其亂數 產生方法可以產生多數組不可被預期的亂數碼，所以對於 電子交易的安全性則可大大地提升。 雖然本發明已揭露如上幾個實施例，然其並非用以限 定本發明，任何熟習此技藝者，在不脫離本發明之精神和 範圍内，當可作些許之更動與潤飾，因此本發明之保護範 圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 圖1繪示為輸出緩衝器100的架構圖。 圖2繪示為本發明一實施例之具有記憶雜訊的亂數產 生器200之方塊圖。 圖3繪示為本實施例之訊號產生單元2〇1的方塊圖。 24 1362611 PSPD-2007-0027 25290twf.doc/p 圖4繪示為本實施例之訊號產生單元201内部之記憶 單元301、轉換單元303,以及振盪單元305的詳細電路圖。 圖5繪示為本實施例之取樣單元203内部之具體電路 圖。 圖6繪示為本發明另一實施例的訊號產生單元2〇1，的 方塊圖。 圖7繪示為圖6之訊號產生單元201’内部的具體電路 圖。 圖8繪示為本發明另一實施例的訊號產生單元201，， 的方塊圖。 圖9繪示為圖8之訊號產生單元20Γ’内部的具體電路 圖。 圖10繪示為本發明第一種亂數產生方法的流程圖。 圖11繪示為本發明第二種亂數產生方法的流程圖。 圖12績示為本發明第三種亂數產生方法的流程圖。 【主要元件符號說明】 1〇〇 :輸出緩衝器 101 :前置驅動器 1〇3 :輸出驅動器 LD :負載 vcc .輪出緩衝器的系統電壓 VCCI :前置驅動器的核心系統電壓 VCCO :輸出驅動器的輸出系統電壓 VSS :輪出緩衝器的參考電位 25 1362611 PSPD-2007-0027 25290twf.doc/p VSSI :前置驅動器的核心參考電位 VSSO :輸出驅動器的輸出參考電位 P :銲墊 200 :亂數產生器 201、201’、201” ：訊號產生單元 203 :取樣單元 FCS :變頻訊號

Samp_CK :取樣時脈

Rand_C :亂數碼 301、601 :記憶單元 303 :轉換單元 305、603、803 :振盪單元 801 :電流產生單元 V_n:雜訊電壓 I_osc :轉換電流 I_osc’ ：參考振盪電流 P1〜P6 : PMOS電晶體 N1〜N10 : NM0S電晶體 C :電容

Rl、R2 :電阻 B1 : PNP型雙載子接面電晶體 If .電流源 DFF1〜DFFN : D型正反器

Qn、Q(N-l)、…、Q3、Q2、Ql : D型正反器的輸出訊 26 1362611 PSPD-2007-0027 25290twf.doc/p 號 S1001、S1003 :本發明第一種亂數產生方法的流程圖 各步驟 & S1101、S1103 :本發明第二種亂數產生方法的流程圖 各步驟 S1201、S1203 :本發明第三種亂數產生方法的流程圖 各步驟

Claims (1)

1362611 卜0年丨Ή。]丨b:‘修正本 100-12-1 十、申請專利範圍： L—種亂數產生器，包括： 二訊號產生單元，用以記憶一輸出緩衝器之—輸出訊 號轉態時所造成之—雜訊驗態，並據以產生隨時間與一 環境變因改變的一變頻訊號；以及 〃

口一取樣單元，耦接該訊號產生單元，用以接收該變頻 訊號，並依據一取樣時脈而對該變頻訊號進行取樣，藉以 獲得多組亂數碼， S 其中，該訊號產生單元包括： —S己憶單元，用以逐漸累增或逐漸減少該雜訊的 狀態’並據以產生隨時間改變的一雜訊電壓； —轉換單元，耦接該記憶單元，用以接收並轉換 該雜訊電壓，藉以獲得隨該環境變因改變的一轉換電流， 其中5亥環境變因包括溫度及/或光線 ;以及

—振盪單元，耦接該轉換單元，用以接收該轉換 電流，並據以產生該變頻訊號。 2.如申請專利範圍第1項所述之亂數產生器，其 記憶單元包括： 〆 PMOS電晶體，其中該第 ---------- %bbM·^ 極耦接5亥輪出緩衝器之一系統電壓，該第一 PMOS電晶辦 原極#接4輪出緩衝器之一前置驅動器的—核心雷 以罘一PM0S電晶體之閘極耦接該輸出緩衝器 輸出驅動 功裔的—輪出系統電壓； 一電容’其—端耦接該第一 PM0S電晶體之汲極教筒 28 丄丄 100-12-1 而另一端耦接該輸出缓衝器之—參考電 第一電阻，其與該電容並聯。 2項所述之亂數產生器，其h

電晶體，其中該第一NM0S電晶體之 接以第一 PMOS電晶體之汲極，而該第一 電晶體之源極編妾該參考電位； NM〇S 4冗t、第—PM〇S電晶體’其中該第二PM〇S電晶許之P弓 ° 及極耦接該第—NM〇s電晶體之汲極，而二 pM〇S電晶體之源極耦接該系統電壓； "弟〜 第二PMOS電晶體，其中該第三pM〇s電 極輕接該第二PMOS電晶體之閘極，該第三pM〇s電曰二 之源極轉接έ亥系統電壓，而該第三pM〇s 、田 以輪出該難電流； ^極用

存該雜訊電壓 位；以及 一電流源，其一端耦接該系統電壓； 一第二NMOS電晶體，其中該第二NM〇s電曰 閘極與汲極耦接該電流源之另一端； BB — - PNP型钱子接面電晶體，其巾該pNp梨雙載子 接面電晶體之射極輕接該第三NM〇s t晶體之源^ PNP型雙載子接面電晶體之基極與集極搞接該參考電位， 一第三NMOS電晶體，其中該第三NM〇s電晶體之 閘極耦接該第二NMOS電晶體之閘極，而該第三 電晶體之汲極耦接該第一 Nm〇s電晶體之汲極；以及 29 l〇〇. l2-l 參考;S阻姻於、NM0S電晶體之〜 振專利軸3項所述之亂數^、 —第四NMOS電晶辦 ., ^ 閘極與沒_接該第四N腦電晶賤< NM〇S電晶體之源__ ^日體之祕，，第四 一第五NMOS電晶體甘丄笔位， 閘_該第四NM0S;’曰t中該第五丽⑽電晶體之 電晶體切、極減該參考^體之閘極，而該第五NM〇s 一第六NMOS電晶體，计丄 問極耦镇該第四NM0S ; *中該第六丽。S電晶體之 電晶體 <源_接該參考電日;，而該k施os 一第七NMOS電晶辦，甘山 閘_接該第四職第七νμ〇μ晶體之 電晶體切_接該參考 ；之閘極，而該第七顧os 、祕叙ί人NM〇s電晶體，其中該第人NM0S *t日體之 源極耦接該第五NM0S電晶體之二 尾曰曰體之 一第九NMOS電晶辦，甘丄 、原極麵^十NMOS ’其巾該第十NMC)S電晶體之 源極^接該第—NMOS電晶體之沒極； 日日體之 一第四PMOS電晶體，盆击4 ° NM0S 电日餸之閘極，該第四PM〇s電晶 30 丄观611 100-12] 體之源極统電壓，而該第四pM〇s電晶體之 耦接該第八NMOS電晶體之汲極； 吹極 —第五PMOS電晶體’其令該第五pM〇s電晶 極輕接該第九NMOS電晶體之閘極與該細pM〇， 體之及極’該第五PMOS電晶體之源極減該系統電曰曰 而該第五PMOS電晶體之汲極耦接該第九職〇 = 之汲極；以及 日曰體 第六PM〇S電晶體，其中該第六PMOS電晶體之 ，接該第”M0S電晶體之閑極與該第五m〇s電！ 而：：極’该第六PM0S電晶體之源極耦接該 曰曰 /则電晶體之没_接該第十職。S電二 / U第四PMOS電晶體之問極並輸出該變 s ，專利範圍第4項所述之亂數產生器頻:;虎; :=括，型正反器’其中第1㈣型以 料輪二:收該 i些以賴收該取樣時脈，而 正整數。 °。貝枓輪出端用以輸出該些亂數碼，丨為 6·如申睛專利範圍第 ，器應用於—電子： 其中該 7·—種亂數產生器，包 —訊號產生單元，用 〜„ 號轉態^記憶—輸出緩衝器之1出訊 之-雜㈣狀S，並據以產生隨時間改變 31 1362611 100-12-1 的一變頻訊號；以及 一取樣單元，耦接該訊號產生單元，用以接收該變頻 訊號，並依據一取樣時脈而對該變頻訊號進行取樣，藉以 獲得多組亂敫碼， 其中，該訊號產生單元包括： 一記憶單元，用以逐漸累增或逐漸減少該雜訊的 狀態，並據以產生隨時間改變的一雜訊電壓；以及 一振盪單元，耦接該記憶單元，用以接收該雜訊 電壓，並據以產生該變頻訊號。 8. 如申請專利範圍第7項所述之亂數產生器，其中該 記憶單元包括： 一第一 PMOS電晶體，其中該第一 PMOS電晶體之基 極耦接該輸出緩衝器之一系統電壓，該第一 PMOS電晶體 之源極輕接該輸出緩衝器之一前置驅動器的一核心系統電 壓，而該第一 PMOS電晶體之閘極耦接該輸出緩衝器之一 輸出驅動器的一輸出系統電壓； 一電容，其一端耦接該第一 PMOS電晶體之汲極並儲 存該雜訊電壓，而另一端耦接該輸出缓衝器之一參考電 位；以及 一電阻，其與該電容並聯。 9. 如申請專利範圍第8項所述之亂數產生器，其中該 振盪單元包括： 一第一 NM0S電晶體，其中該第一 NM0S電晶體之 閘極耦接該第一 PMOS電晶體之汲極； 32 1362611 100-12-1 一第二NMOS電晶體，其中該第二 閘極耗接該第一 NM0S電晶體之閘極， 電晶體之源極耗接該參考電位； 一第三NMOS電晶體，其中該第三 閘極麵接邊第一 NM0S電晶體之閘極， 電晶體之源極耦接該參考電位；

一第四NMOS電晶體，其中該第四NM〇s電晶體之 源極耗接遠第一 NMOS電晶體之没極； 一第五NMOS電晶體，其中該第五NM〇s電晶體之 源極竊接該第二NMOS電晶體之没極； 一第六NMOS電晶體，其中該第六NMOS電晶體之 源極搞接該第三NMOS電晶體之没極；

NMOS電晶體之 而該第二NMOS NMOS電晶體之 而該第三NMOS 一第二PMOS電晶體，其中該第二PM〇s電晶體之閘 極耦接該第四NMOS電晶體之閘極，該第二pM〇s電晶 體之源極耦接該系統電壓，而該第二PMOS電晶體之汲極 耦接該第四NMOS電晶體之汲極； 一第三PMOS電晶體，其中該第三PMOS電晶體之閘 極耦接該第五NMOS電晶體之閘極與該第二PMOS電晶 體之汲極，該第三PMOS電晶體之源極耦接該系統電壓， 而該第三PMOS電晶體之汲極耦接該第五NMOS電晶體 之沒極；以及 一第四PMOS電晶體，其中該第四PMOS電晶體之閘 極耦接該第六NMOS電晶體之閘極與該第三PMOS電晶 體之汲極’該第四PMOS電晶體之源極耦接該系統電壓， 33 100-12-1 :違第四PM〇s電晶體之汲極耦接該第六NMOS電晶體 及極與該第二PM〇s電晶體之閘極並輸出該變頻 If) ct> 功匕 取樣如申請專利範圍第9項所述之亂數產生器，其中該 之二單凡包括多數個D型正反器，其中第i個D型正反器 第^料輪出端耦接第（i+U個D型正反器之資料輪入端， 此〇個D型正反器之資料輸入端用以接收該變頻訊號，該 ί此型正反器的時脈接收端用以同時接收該取樣時脈，而 D型正反器之資料輸出端用以輸出該些亂數碼，i 止整數。 ^ 11.如申請專利範圍第1〇項所述之亂數產生器，1 5亥礼數產生ϋ應用於—電子裝置或—智慧卡。 、 U· —種亂數產生器，包括： 矾唬產生單元，用以產生隨一環境變因改變的—織 頻訊號；以及 又 % 取樣單元，耦接該訊號產生單元，用以接收該變頻 ，並依據-取樣時脈崎頻訊號進行取樣，葬 後得多組亂數碼， 错以 其中，該δίΐ號產生單元包括： 一電流產生單元，用以產生隨該環境變因改 多考振盪電流，其中該環境變因包括溫度及/或光線；以 一振盪 ^ . 圮，耦接該電流產生單元，用以接收哕 -考振盛電流’並據以產生該變頻訊號。 Α 13.如申請專利範㈣12項所述之亂數產生器，其中 34 丄观611 100-12-1 該電流產生單元包括： 一第一 PMOS電晶體，其中該第 極耦接該輸出緩衝器之一系統電壓； 一力一讓…-电晶體，其中該第二pM〇s電晶體 ，接該t PMOS電晶體之閘極與祕，該第二 …晶體之源極祕㈣統電壓，而該第—ρΜ〇 及極用以輸㈣參考振Μ流； 电曰日體之

一電流源，其一端耦接該系統電壓； -第- NM0S電晶體’其中該第一 _ 閘極與汲極耦接該電流源之另一端； 之 一 PNP型雙載子接面電㈣，其巾該PNP型雙載子 ，面電晶體之射極_該第—NM〇s電晶體之源極，而該 抑型雙載子接面電晶體之基極與集極雜接一參考電位； 一第二NM0S電晶體，其中該第二NM〇s電晶體之 間，耦接該第—NM〇s電晶體之閘極，而該第二顧⑺

PMOS電晶體之源 電晶體之汲極耦接該第一 PM〇s電晶體之汲極；以及 —電阻，耦接於該第：NM〇s電晶體之源極與該來 電位之間。 /、n， 14,如申凊專利範圍第13項所述之亂數產生器，其中 該振盪單元包括： ’、 —第三NM0S電晶體，其中該第三NM0S電晶體之 ^極與汲極耦接該第二PMOS電晶體之汲極，而該第三 M〇s電晶體之源極搞接該參考電位； 一第四NM0S電晶體，其中該第四NM0S電晶體之 35 1362611 100-12-1 閘極耦接該第三NMOS電晶體之閘極，而該第四NMOS 電晶體之源極躺接該參考電位， 一第五NMOS電晶體，其中該第五NMOS電晶體之 閘極耦接該第三NMOS電晶體之閘極，而該第五NMOS 電晶體之源極輕接該參考電位， 一第六NMOS電晶體，其中該第六NMOS電晶體之 閘極耦接該第三NMOS電晶體之閘極，而該第六NMOS 電晶體之源極柄接該參考電位； 一第七NMOS電晶體，其中該第七NMOS電晶體之 源極糕接該苐四NMOS電晶體之》及極， 一第八NMOS電晶體，其中該第八NMOS電晶體之 源極耦接該第五NMOS電晶體之汲極； 一第九NMOS電晶體，其中該第九NMOS電晶體之 源極搞接該苐六NMOS電晶體之〉及極， 一第三PMOS電晶體，其中該第三PMOS電晶體之閘 極耦接該第七NMOS電晶體之閘極，該第三PMOS電晶 體之源極耦接該系統電壓，而該第三PMOS電晶體之汲極 耦接該第七NMOS電晶體之汲極； 一第四PMOS電晶體，其中該第四PMOS電晶體之閘 極耦接該第八NMOS電晶體之閘極與該第三PMOS電晶 體之汲極，該第四PMOS電晶體之源極耦接該系統電壓， 而該第四PMOS電晶體之汲極耦接該第八NMOS電晶體 之汲極；以及 一第五PMOS電晶體，其中該第五PMOS電晶體之閘 36 1362611 100-12-1 電晶體之閘極與四p 極P職電晶體之源_接該系統電^ 之：=M0S電晶體之間極並輸出該變頻訊；體 兮祕。ϋ利範圍第14項所述之1'數產生器，其中 γ;=τ第，υ㈣型正反器之資料輪: $兮μ型正反态之貧料輸入端用以接收該變頻訊 收端用以同時接收該取樣時 碼，鸲正整數。貧料輸出端用以輸出該魏數 該圍第15項所述之亂數產生11，其中 L數產生益應用於一電子裝置或一智慧卡。 17. —種亂數產生方法，包括下列步驟： 所造^累增或逐漸減少—輸出緩衝器之—輸出訊號轉態 改的狀態，並據以產生隨時間與-環境變因 又I的—變頻訊號；以及 多組取樣時脈㈣該變頻訊號進行取樣，藉以獲得 二如申請專利範圍第17項所述之亂數產生方法，其 中§亥環境變因包括溫度及光線。 19.一種亂數產生方法，包括下列步驟： ，漸累增或逐漸減少-輸出緩衝H之—輸出訊號轉態 汀k成之一雜訊的狀態，並據以產生隨時間改變的一變頻 37 1362611 100-12-1 訊號，以及 利用一取樣時脈而對該變頻訊號進行取樣，藉以獲得 多組亂數碼。 20.—種亂數產生方法，包括下列步驟： 產生隨一環境變因改變的一參考振盪電流，其中該環 境變因包括溫度及/或光線； 依據該參考振盪電流，產生並提供隨該環境變因改變 的一變頻訊號；以及 利用一取樣時脈而對該變頻訊號進行取樣，藉以獲得 多組亂數碼。 38