TWI362691B - Method for forming line pattern array, photomask having the same and semiconductor device fabricated thereby - Google Patents

Description

1362691 修正本

九、發明說明： 【發明所屬之技術領域】 本發明據此主張於2007年6 利申請案號1 0-2007-0062546的優: 露整體倂入參考。 本發明關於一種半導體裝置， 圖案陣列及具有該線圖案陣列之光 由此方法所製造的半導體裝置。 【先前技術】 爲了在晶圓上實施具有電路圖 微影術製程。微影術製程包含透過 遮罩圖案佈局而形成光罩之製程。 程，將光罩圖案轉移在沉積於晶圓 該等圖案轉移製程中，對於形成在 即，光阻劑圖案，可難以具有相對 寸（C D)之線寬。 在如爲DRAM裝置或NAND快 裝置的情況，其具有其中反覆配置 區。形成如胞元區中該等電晶體之 電層的該等線圖案係反覆配置成固 線圖案係以大致上同一間距反覆在 圖案圍繞一個線圖案。 然而，於線圖案係配置在最外 線圖案在具有同一寬度及間隔之一 ί 25日所申請之韓國專 :權，且此處將該案之揭 且尤其是，關於一種線 罩的形成方法，以及藉 案之半導體裝置，執行 要在透明基板上執行之 藉由使用光罩之曝光製 上之光阻劑層上面。在 晶圓上之晶圓圖案，亦 應於所設計標的關鍵尺 閃裝置之記憶體半導體 該等記憶體胞元之胞元 該等閘極圖案之該等導 定線寬及間隔。因該等 胞元區中，有數個等同 側之情況，該種最外部 個方向可與其它胞元線 -5- 1362691 修正本 圖案相鄰，然而，該線圖案可不與該等相同線圖案相鄰， 或與在相反方向具有大致上相異線寬及間隔之其它胞元線 ' 圖案相鄰β例如，具有較大線寬及比該等胞元線圖案之第 一間隔大之第一間隔的假線圖案（dummy line pattern)係配 置在最外部線圖案之外側。導入假線圖案以抑制在圖案轉 移製程後所執行之選擇性蝕刻製程中，局部蝕刻負載效應 對最外側線圖案之影響。 由於在最外部線圖案處之光學環境，例如，於曝光製 程期間之光學鄰近效應（optical proximity effect)(OPE)，異 - 於在內部之其它胞元線圖案，所以最外部線圖案係部分受 -到假線圖案之影響。因在該等光學效應下轉移最外部線圖 案’故難以確保晶圓圖案之CD，例如，相對應於所設計之 標的線寬的光阻劑圖案。而且，在有必要加以確保比該等 內線圖案之線寬大之最外部線圖案的線寬的情況下，難以 得到此種最外部線圖案之寬線寬，且然後，雖然設定最外 部線圖案之佈局在光罩上爲寬線寬，但由於形成在晶圓上 之最外部線圖案的線寬實質上並未較大，故最後形成在晶 圓上之最外部線圖案可能具有小於標的線寬之線寬。 考慮到使最外部線圖案曝光時之曝光對比，該曝光對 比實質上受配置在最外部線圖案外側之假線圖案之較大間 距的影響。因此，若有意變更最外部線圖案之線寬，依據 線寬變更之曝光對比係有限。因此’依據最外部線圖案之 線寬變更而實質上所形成之晶圓圖案的線寬變更則過度有 限。而且’最外部線圖案線寬之過度擴張能於最外部線圖 -6- 1362691 修正本 案與假圖案之間造成非預期之橋接缺陷。而且，因考慮到 * 蝕刻負載效應而設定配置在最外部線圖案外側之假線圖案 ^ 的間距，故難以任意變更假線圖案之間距。因此，在假線 圖案之間距的變更爲有限之狀態下，在胞元線圖案陣列中 ，更難以控制最外部線圖案之線寬。 儘管如此，考慮到實際記憶體裝置之操作，爲了抑制 對其它內部胞元線圖案之干擾或增進最外部單元線圖案之 線電阻，最外部胞元線圖案之線寬須比該等其它內部胞元 # 線圖案之線寬大。因此，控制與該間距之假線圖案相鄰之 . 最外部單元線圖案之線寬的方法有限，亦即，需要一種使 . 最外部胞元線圖案之線寬更寬的方法。 【發明内容】 本發明之實施例係導向提供一種形成線圖案陣列及具 有該線圖案陣列之光罩之方法，其在形成線圖案陣列時， 可控制具有不同尺寸之最外部線圖案的線寬。在本發明之 一個實施例中，形成線圖案陣列之方法包括設計佈局，其 ® 包含配置成具有第一線寬之第一連續線圖案，及配置成具 有比第一線寬大之第二線寬並位在該等第一連續線圖案外 部的第二連續線圖案；將最緊密鄰接第二連續線圖案之該 等第一連續線圖案的最外部圖案變更爲複數個點圖案，其 中該複數個點圖案係配置成直線；以及利用藉由該等點圖 案引起之光線散射而將佈局轉移至晶圓上以形成線圖案， 其線寬取決於該等點圖案之尺寸而異於該等第一連續線圖 案。

1362*691 在本發明之另一實施例中，形成線圖案陣列之 括：形成具有佈局之光罩，該佈局包含在光罩基板上 成具有第一線寬及第一間隔之該等第一連續線圖案、 成具有比該等第一連續線圖案之第一線寬及第一間隔 第二線寬及第二間隔並位在該等第一連續線圖案外部 二連續線圖案、以及點線圖案，其中多數點圖案係以 形式配置在該等第一連續線圖案與第二連續線圖案之 以及使用光罩，藉由執行曝光製程，進行圖案化而將 轉移在晶圓上’其中該點線圖案將具有取決於該等點 尺寸之線寬的第三連續線圖案形成在晶圓上。 在本發明之另一實施例中，半導體裝置包括第一 案’其藉由將具配置有第一線寬及第一間隔之第一連 圖案的遮罩佈局轉移在晶圓上來形成；第二線圖案， 由將具配置有比該等桌一連續線圖案之第一線寬及第 隔大之第二線寬及第二間隔，並位在該等第一連續線 外部的第二連續線圖案之遮罩佈局轉移在晶圓上來形 以及第三線圖案，其藉由將複數個點圖案係以直線形 置在該等第一連續線圖案與第二連續線圖案之間的點 案轉移在晶圓上來形成’因此，第三線圖案具有第三 ’其異於該等第一及第二線圖案之線寬並取決於該等 案之尺寸。 在本發明之另一實施例中，光罩包括第一連續線 ’其在基板上配置成具有第一線寬及第一間隔；第二 線圖案，其配置成具有比該等第一連續線圖案之第一 修正本 法包 配置 配置 大之 的第 直線 間； 佈局 圖案 線圖 續線 其藉 -間 圖案 成； 式配 線圖 線寬 點圖 圖案 連續 線寬 •8- 1362691 * s 修正本 及第一間隔大之第二線寬及第二間隔並位在該等第一連續 線圖案外部；以及點線圖案，其中複數個點圖案係以直線 形式配置在該等第一連續線圖案與第二連續線圖案之間。 【實施方式】

參考第1圖，在依據本發明實施例形成線圖案陣列之 方法中，於如石英之透明基板上形成遮罩圖案之佈局1〇〇 。此時，線圖案’例如，記憶體半導體裝置之胞元圖案係 反覆地設計在佈局100上。首先，可設計具有該等第一連 續線圖案110之佈局，其係配置具有等同之第一線寬及等 同之第一間隔1 1 1。在該等第一連續線圖案1 1 〇之陣列的外 側可設計具有係配置製成直線型之多數點圖案1 2 1的點線 圖案1 20。而且，第二連續線圖案i 3〇係配置具有分別比該 等第一連續線圖案1 1 0之第一線寬及第一間隔1 1 1大之第 二線寬及第二間隔1 3 1，其可被設計在點線圖案1 20之外側 。亦即，點線圖案1 20係形成在該等第一及第二連續線圖 案1 1 0與1 3 0之間。 例如’可設計佈局1 00之該等第一連續線圖案1 1 〇，以 便在晶圓上實際提供DRAM記憶體裝置之胞元電晶體的該 等第一閘極圖案陣列。爲了製造具有比第一線寬大之第三 線寬的第二閘極圖案，點線圖案1 20係設計成與該等第一 閘極圖案相鄰。爲了形成抑制引起局部蝕刻負載效應之假 線圖案’可將第二連續線圖案1 30設計成位在該等第二閘 極圖案外側，其中該局部蝕刻負載效應係在該等晶圓圖案 亦即’該等抗蝕劑圖案，形成後，藉由蝕刻製程所造成 -9- 1362691 修正本 。因此’可將第二連續線圖案130設計成具有比該等第— 連續線圖案110之線寬及點線圖案120之該等點圖案121 之線寬大的線寬。 若該等第一連續線圖案110係設計成曝光並轉移成在 晶圓上具有大槪爲60奈米之標的線寬的該等第一閘極圖 案並予以蝕刻，該等第二連續線圖案130係設計成具有大 槪爲3 00奈米之線寬，實質上比該等第一閘極圖案多於三 或四倍大。同時，若爲DRAM裝置之情況，係將點線圖案 ^ 轉移成該等最外部胞元閘極圖案。若爲最外部胞元閘極 • 圖案之情況，其係形成具有，例如，比該等內部胞元閘極 - 圖案大上大槪10至20奈米之線寬。使該等最外部胞元閘 極圖案之線寬較大的理由是在當記憶體裝置操作時抑制非 預期信號干擾之發生，並改善電阻。

同時’將第1圖之佈局100的該等第一連續線圖案11〇 轉移成快閃記憶體裝置之胞元電晶體的該等第一閘極圖案 陣列。在本實施例中，可將點線圖案丨2 〇設計爲轉移成外 部胞元電晶體之第二線閘極圖案，其與晶圓上之該等第— 閘極圖案相鄰並具有大於第一線寬之第三線寬。 該等第二連續線圖案1 3 0係設計轉移成選取電晶體之 第三線閘極圖案，當快閃記憶體裝置操作時，其選取該等 胞元電晶體。此時，可將該等第二連續線圖案13〇之該等 第三閘極圖案尺寸設定成該等選取電晶體所需之相當大的 尺寸。爲了當快閃記億體裝置操作時抑制非預期信號干擾 之發生，改善電阻，與該等第三線閘極圖案相鄰之該等第 -10- 1362691 修正本 二線閘極圖案的線寬係設定成相當大於其它內部胞元電晶 體之該等第一線閘極圖案的線寬。 ^ 點線圖案120在一個方向中與該等第一連續線圖案 110相鄰，並在相反方向與該等第二連續線圖案130相鄰。 因該等第二連續線圖案130之第二線寬及第二間隔131係 設定成相當大於該等第一連續線圖案110之線寬及間隔， 故由於相當大之該等第二連續線圖案130的間距，局部光 學鄰近效應在點線圖案120曝光時可影響點線圖案120之 Φ 影像。而且，因該等點圖案1 2 1係反覆配置在點線圖案1 20 - 中’故由該等點圖案1 2 1引起光線散射效應。由於該等第 - 二連續線圖案1 30之大間距，光線散射效應引起對局部光 學鄰近效應之抵消。 參考第2圖，透過晶圓曝光製程之佈局模擬模式，表 示其中該等光罩圖案係形成在基板上之第1圖之佈局1〇〇 的曝光強度分佈。呈第1圖中佈局1〇〇之垂直方向的曝光

強度分佈係如第2圖之圖表表示。爲了評估第2圖之圖表 結果，於第3圖中表示參考佈局3 00。 參考佈局300可相應於未具該等點線圖案之線圖案。 參考佈局3 00包含具有第一線寬（CD)與間隔311之多數第 —連續線圖案3 1 0，及第二連續線圖案3 3 0，其係配置在該 等第一連續線圖案310之外側，且第二連續線圖案330之 第二線寬及間隔3 3 1大於該等第一線圖案者。而且，參考 佈局300中所含之第三連續線圖案3 20之線寬相應於第1 圖之點線圖案120的線寬。參考第1及3圖，第3圖之第 -11· 1362691 修正本 三連續線圖案320可爲具有第1圖之多數點圖案121之點 線圖案120的變更。

參考第4圖，以晶圓曝光製程之佈局模擬結果，表示 其中該等遮罩圖案係形成在基板上之第3圖之佈局300的 曝光強度分佈。參考第2及4圖，與相應於與第4圖之間 隔331相關的曝光強度比較，與第2圖之間隔131相關的 曝光強度相當低。而且，如第2及4圖之結果所示，第2 圖之點線圖案1 20的對比相當低於第4圖之第三連續線圖 案3 20的對比。而且，與第4圖之間隔331相關之曝光強 度的傾度比較，與第2圖之間隔1 3 1相關之曝光強度的傾 度係測量爲相當輕緩。 若在第2圖中光線強度之傾度爲輕緩，則可藉由點線 圖案120線寬之變更，更直接地變更實際上曝光並形成在 晶圓上之光阻劑圖案之線寬尺寸。因此，取決於點線圖案 120之線寬尺寸，尤其是依據本發明一個實施例之該等點圖 案121的尺寸，可控制圍繞點線圖案120所引起之曝光強 度及對比。 參考第5a至6c圖，在第5a至5c圖中分別所示之對 佈局501、503及505曝光的模擬結果係如第6a至6c圖之 佈局所示。該等結果表示一種效應爲實際形成在晶圓上之 光阻劑圖案尺寸可藉點線圖案（第1圖之元件符號120)之導 入來控制。第5a圖之佈局501爲包含第一連續線圖案510 、點線圖案521及第二連續線圖案530之參考佈局。此時 ’該等第一連續線圖案510及點線圖案521係設定成在實 -12-

1362691 際晶圓上形成具有60奈米之標的線寬之晶圓圖案 ，例如，胞元閘極圖案。與第5 a圖之點線圖案5 2 1 比較，第5b圖之佈局503爲線寬增加1〇奈米之點 5 23的佈局。與第5a圖之點線圖案52 1的尺寸比較 圖之佈局505爲線寬增加20奈米之點線圖案525的 第6a圖表示將第5a圖之佈局501圖案化並轉 擬結果，例如，利用曝光及顯影製程之模擬模式的 果。由於模擬之結果，將該等第一連續線圖案510 第一光阻劑圖案610,將點線圖案5 20轉移成第二光 案62 1並將第二連續線圖案5 30轉移成第三光阻劑圖 。第6b圖表示第5b圖佈局5 03之模擬結果且第6c 第5c圖佈局505之模擬結果。 在該等實施例中，若測量對應於其該等個別點 521、523及525之該等第二光阻劑圖案621、623及 線寬，若爲第6a圖之情況，第二光阻劑圖案621之 測量大致爲81奈米，若爲第6b圖之情況，第二光 案623之線寬係測量大致爲88奈米，且若爲第6c 況，第二光阻劑圖案625之線寬係測量大致爲95奈 即，根據分別增加1 0奈米之佈局5 0 1、5 0 3及5 0 5 點線圖案521、5 23及5 25之該等線寬，該等第二光 案62 1、62 3及625之該等線寬分別增加7奈米。因 阻劑圖案爲顯影後，光阻劑圖案形成之模擬結果， 之該等線寬被視爲該等光阻劑圖案顯影後之該等實 修正本 的佈局 的尺寸 線圖案 ，第5c 佈局。 移的模 模擬結 轉移成 阻劑圖 1 案 630 圖表示 線圖案 625之 線寬係 阻劑圖 圖之情 米。亦 中該等 阻劑圖 該等光 所測量 際線寬 -13- 1362691 修正本 因此，藉由變更依據本發明之一個實施例之點線圖案（ * 第1圖之元件符號120)的線寬或該等點圖案（第1圖之元件 - 符號121)的線寬，可變更以曝光形成在晶圓上之該等光阻 劑圖案的線寬。因此，在有限之圖案間距內，可將線圖案 之線寬控制得較大。 再次參考第1圖，爲了將所設計之佈局100轉移在晶 圓上，形成具有依據所設計之佈局100之遮罩圖案的光罩 ，執行使用該遮罩之曝光，使得晶圓上之光阻劑層曝光及 Φ 顯影，且最後形成相對應於光阻劑圖案之晶圓圖案。在本 - 實施例中，將點線圖案1 20轉移在晶圓上，作爲連續線圖 案，且線寬之尺寸變更取決於該等點圖案121之尺寸。而 且，根據該等點圖案121之尺寸變大，晶圓上之該等連續 線圖案的該等線寬大小則變大。

另一方面，以其中該等第一與第二連續線圖案110和 130及該等點圖案121包含如鉻層之遮光層的二元遮罩結 構’可形成遮罩。而且，可將遮罩形成爲使得該等第一與 第二連續線圖案1 10和130及該等點圖案121包含如鉬（Mo) 層或氮矽化鉬（MoSiN)層之相移層或半色調層，且因此可以 半色調遮罩結構或相移之遮罩結構形成光罩。若爲相移遮 罩之情況，使該等第一與第二連續線圖案110和130及該 等點圖案1 2 1針對藉由蝕刻石英遮罩基板表面所造成之相 位差，形成凹洞。 依據本發明，可將與相當大間距之另一圖案相鄰之具 有較小間距之圖案的遮罩佈局變更爲點線圖案佈局。藉由 -14- 1362691 修正本 執行使用實施該等佈局之光罩的曝光製程，圖案線寬之尺 寸在未變更圖案間距下係可控制的。藉由控制曝光遮罩之 佈局’可引起與假圖案相鄰之最外部胞元閘極圖案的尺寸 或與快閃記億體裝置之選取電晶體之選取閘極圖案相鄰之 胞兀閘極圖案的尺寸，以具有較大線寬。而且，因將曝光 遮罩佈局之一部分變更爲點線圖案，故可引起曝光時聚焦 邊際之改善，且由於點線圖案所致之光線散射效應，可引

起曝光晶格邊際之改善。 【圖式簡單說明】 第1圖說明依據本發明實施例之具有該等點線圖案的 遮罩佈局圖。 第2圖爲在使用第1圖之遮罩曝光時，曝光強度對位 置之圖表。 第3圖爲參考線圖案陣列的遮罩佈局圖以顯示依據本 發明實施例之效果。 第4圖爲在使用第3圖之遮罩曝光時，曝光強度對位 第5a至5c圖爲說明依據本發明實施例形成線圖案陣 列方法之效果的佈局，以及 第6a至6c圖爲表示依據第5a至5c圖之該等佈局之 圖案的模擬結果圖。 【主要元件符號說明】 100 佈局 11 〇 第一連續線圖案 -15- 修正本 第一間隔 點線圖案 點圖案 第二連續線圖案 第二間隔 參考佈局 間隔 第一連續線圖案 第二連續線圖案 間隔 第三連續線圖案 佈局 佈局 佈局 第一連續線圖案 點線圖案 第二連續線圖案 點線圖案 點線圖案 第一光阻劑圖案 點線圖案 第二光阻劑圖案 第三光阻劑圖案 第二光阻劑圖案 第二光阻劑圖案 -16-

Claims (1)

1362691 /〇〇年"月2日修"jL本 修正本 第9*71〇4441號「線圖案陣列及具有該圖案陣列之光罩的形 成方法以及藉由此方法所製造的半導體元件」專利案 (201 1年1 1月2日修正） 十、申請專利範圍： 1. 一種線圖案陣列之形成方法，包括： 設計佈局，其包含配置成具有第一線寬之第一連續線 圖案、及位在該等第一連續線圖案外部並配置成具有比 該第一線寬大之第二線寬的第二連續線圖案；

變更佈局，使得將最緊密鄰接該第二連續線圖案之該 等第一連續線圖案的最外部圖案變更爲複數個點圖案， 其中該複數個點圖案係配置成直線；以及 利用藉由該等點圖案引起之光線散射而將該佈局轉移 至晶圓上以形成線圖案，其線寬取決於該等點圖案之尺 寸而異於該等第一連續線圖案。 2 .如申請專利範圍第1項之方法，包括藉由增加該等點圖

案之尺寸，增加藉由該等點圖案而轉移在該晶圓上之該 線圖案的線寬。 3.如申請專利範圍第1項之方法，包括將轉移成閘極圖案. 陣列之該等第一連續線圖案及該點線圖案轉移在該晶圓 上，並將該第二連續線圖案轉移成假線圖案（dummy Une pattern) ° 4.如申請專利範圍第1項之方法，包括將轉移成快閃記憶 體裝置之數個胞兀電晶體（Cell transistor)的數個第—閘 極圖案陣列之該等第一連續線圖案及該點線圖案轉移在 該晶圓上’並將該第二連續線圖案轉移成在該晶圓上之 1362)591 修正本

該快閃記憶體裝置之選取電晶體的 5.—種線圖案陣列之形成方法，包括 形成具有佈局之光罩，該佈局包 置成具有第一線寬及第一間隔之第 該等第一連續線圖案外部並配置成 連續線圖案之該第一線寬及該第一 第二間隔的第二連續線圖案；以及 個點圖案係以直線形式配置在該等 第二連續線圖案之間；以及 使用該光罩，藉由執行曝光製程 圓上， 其中該點線圖案將具有取決於該 的第三連續線圖案形成在該晶圓上 6.如申請專利範圍第5項之方法，包 案尺寸，增加藉由該等點圖案而轉 三連續線圖案的線寬。 7 ·如申請專利範圍第5項之方法，包 圖案轉移成記億體裝置之數個胞元 極圖案陣列，將該點線圖案轉移成 案並具有較大的第三線寬之第二閘 二連續線圖案轉移成位在該第二閘 案。 8 ·如申請專利範圍第5項之方法，包 圖案轉移成快閃記憶體裝置之數個 一閘極圖案陣列’將該點線圖案轉 第二閘極圖案。 含：在遮罩基板上配 一連續線圖案；位在 具有分別比該等第一 間隔大之第二線寬及 點線圖案，其中複數 第一連續線圖案與該 ，將該佈局轉移在晶 等點圖案尺寸之線寬 〇 括藉由增加該等點圖 移在該晶圓上之該第 括將該等第一連續線 電晶體的數個第一閘 鄰接該等第一閘極圖 極圖案，以及將該第 極圖案外部之假線圖 括將該等第一連續線 胞元電晶體的數個第 移成鄰接該等第一閘 -2- I362,691 Λ 、 修正本 極圖案並具有較大的第三線寬之胞元電晶體的第二閘極 圖案，以及將該第二連續線圖案轉移成選取該等胞元電 晶體之選取電晶體的第三閘極圖案。 9.如申請專利範圍第5項之方法，包括將該光罩形成爲二 元遮罩結構，其中該等第一與第二連續線圖案及該等點 圖案包含遮光層。 1〇_如申請專利範圍第5項之方法’包括將該光罩形成爲相 移結構，其中該等第—與第二連續線圖案及該等點圖案 φ 包含相移層。 丨1.如申請專利範圍第5項之方法，包括將該光罩形成爲半 色調結構’其中該等第一與第二連續線圖案及該等點圖 - 案包含半色調層。 • 12. —種半導體裝置，包括： 數個第一線圖案，其藉由將第一連續線圖案轉移在晶 圓上來形成，該第一連續線圖案係配置有第—線寬及第 一間隔；

第一線圖案’其藉由將第二連續線圖案轉移在該晶圓 上來形成’該第二連續線圖案係位在該等第一連續線圖 案外部並配置有分別比該等第一連續線圖案之該第一線 寬及該第一間隔大之第二線寬及第二間隔；以及 第三線圖案’其藉由將點線圖案轉移在該晶圓上來形 成，在該點線圖案中複數個點圖案係以直線形式配置在 該等第一連續線圖案與該等第二連續線圖案之間，藉 此，該第三線圖案具有第三線寬，其異於該等第—及第 二線圖案之線寬並取決於該等點圖案之尺寸。 -3- Ι362·691 • * . 修正本 13.如申請專利範圔第ι2項之半導體裝置，包括使該等第一 線圖案形成記憶體裝置之數個胞元電晶體的數個第一閘 極圖案’使該第三線圖案形成鄰接該等第一閘極圖案並 具有較大的第三線寬之數個第二閘極圖案，並使該第二 線圖案形成假圖案。

14. 如申請專利範圍第12項之半導體裝置，包括使該等第一 線圖案形成快閃記憶體裝置之數個胞元電晶體的數個第 一鬧極圖案’使該第三線圖案形成鄰接該等第一閘極圖 案並具有較大的第三線寬之第二閘極圖案，並使該第二 線圖案形成選取該等胞元電晶體之選取電晶體的第三閘 極圖案。 15. —種光罩，包栝： 數個第一連續線圖案，其在基板上配置成具有第一線 寬及第一間隔； 第二連續線圖案，其位在該等第—連續線圖案外部並 配置成具有分別比該等第一連續線圖案之該第一線寬及 該第一間隔大之第二線寬及第二間隔；以及 點線圖案，其中複數個點圖案係以直線形式配置在該 等第一連續線圖案與該第二連續線圖案之間。 16.如申請專利範圍第15項之光罩，其中該等第一連續線圖 案提供記憶體裝置之數個胞元電晶體的數個第一閘極圖 案陣列，其中該點線圖案提供鄰接該等第一閘極圖案並 具有較大的第三線寬之第二閘極圖案，且其中該第二連 續線圖案提供假圖案以抑制在該第二閘極圖案外部之局 部蝕刻負載效應。 -4- I362'691 -« - 修正本 17. 如申請專利範圍第15項之光罩，其中該等第一連續線圖 案提供快閃記憶體裝置之數個胞元電晶體的數個第一閘 極圖案陣列，其中該點線圖案提供鄰接該等第一閘極圖 案並具有較大的第三線寬之胞元電晶體的第二閘極圖 案’且其中該桌一連續線圖案提供選取該等胞元電晶體 之選取電晶體的第三閘極圖案。 18. 如申請專利範圍第15項之光罩，其中該等第一與第二連 續線圖案及該等點圖案包含遮光層。 〇 19.如申請專利範圍第15項之光罩，其中該等第一與第二連 續線圖案及該等點圖案包含相移層。 20.如申請專利範圍第15項之光罩，其中該等第—與第二連 - 續線圖案及該等點圖案包含半色調層。

-5-