TWI361382B - Electronic apparatus and update bios method thereof - Google Patents

Description

1361382 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種更新基本輸入輸出系統 Input/Output System，BIOS)的方法及電子裝置’且特別曰 於一種防止BIOS被隨意寫入的更新基本輸入輸出系= 法及電子裝置。 、、力 【先前技術】 一般而言，電腦第一個執行的程式就是基本輸入 統(BIOS)，BIOS的重要性可想而知。BI〇s為一程^ (executable code)，使得中央處理器（cpu)能藉以執始 化、診斷、載入操作系統(0S)之核心(kemel)以及周邊輸入^ 出(I/O)等工作。 、—然而」BIOS兼具了兩種互為衝突的需求，即BI〇s必須 被完好保護，卻也必須能被修改。BI〇s必須被完好保護是因 為避免BIOS被破壞或不當修改，若BI0S異常·，則電腦就無 • 法^行硬體初始化等重要工作，進而無法開機程序。BIOS二 ΐ ί被修改是因為需要添加新功能以支援更新的電腦硬體或 疋需要去除程式中的臭蟲(bug；)，以避免電腦運作異常 _ 不出新硬體的情況。 $ 較早之前，BIOS存於可抹除可程式化唯讀記憶體 (Erasable Programmable Read-Only Memory，EPROM)中。要修 改EPROM所儲存的内容，則需將EpR〇M由插槽移出，然 後以紫外光長時間照射才能達成。因此EpR〇M具有無法以 ，流修改1容的優點，存在EPROM中的BIOS可免於惡意 紅式的危告’然而同時也具有無法即時地更新BI〇s的缺 點。近年來’由於電腦系統架構更新速度很快，BIOS需能隨 5 1361382 =新！料的快閃記憶體(祕 憶體之寫人動作沒有作適t的控啊”、、而心閃^ 式’ BK)S京 或無法開機 例inBI〇s的保護大致可分為硬體式及軟體式。硬體

次^因應最新的硬體架構，因此目前BIOS多存於易 式’ H ——1，一…·一旦被找到寫入的方 料觀'意猶錢㈣容，造成電齡統不穩 2=Γί憶體的寫入。軟體保護方式採用-組需有特定執 仃乂驟的寫入扣令集，但是時間—久，此隹 可能被逆向卫程法推算而出，進而失去保護的意義。h 此如何提供一種可靠及安全的更新BIOS的方 為本發明欲解決的問題。 【發明内容】 本發明之一範疇在於提供一種更新BI〇s的方法，萨 t錄雜Μ式或非的程^改 根據一具體實施例，該基本輸入輪出系統儲存於一電子 裝置之一第一記憶體，該電子裝置之一嵌入式控制哭 (Embedded Controller，EC)電連接至該第一記憶體及—處& 器’該處理器電連接至該第-記憶體並執行該基本輪入輪出 系統。本發明之更新BIOS的方法包含下列步驟。 首先，送出一寫入指令給該嵌入式控制器。 ^ 接著，該嵌入式控制器接收該寫入指令後，發出一系統 官理中斷指令(System Management Interrupt, SMI)給該處理 器。 〇乂 6 別碼==?收該系統管理中斷指令後，送出-識 並判斷該識別碼 是4::控制器接收該識別碼’

=，若判斷結果為是，則該喪 體可被寫入，以更新該基本輪入輪出系統。U使該記L 器的給紐入式控制 自我檢測(P_⑷礙㈣=====機

尸中體實於該處理器接收到該系統管理中斷 b的步驟中，若該處理器正執行— J (mte—t h_er)，則該處理器送 :1 ^ 碼，並且停止處理該系統管理中斷 斷指令處理程序’則該處理器5出 • · . 入石之另—濟在於提供—種電子I置，藉由比對安 ^、、…’以阻播惡意程式或非授權的程式更改bi〇s資 F ^據例’本發私電子裝置包錢入式控制 ί，ί出!^控制器接收-寫入指令 輸出系統’並電連接至;匕式以憶 彼入式控制H及該第-記憶體， ΐ: ? |理:從該嵌弋式控制器接收該系統管“指ί 後，运出識別碼給該嵌入式控制器。 1 0 π二:一入式控制斋接收該識別碼，並判斷該識別瑪 疋付口女王碼’若判斷結果為是二祕、 使該記憶财麟入，叹新縣讀Λ^ΐ；統 體雜該電子裝置之—記，該記憶

Lm) ft =體(System Mai——讀， 通逞寫入一資料於該第一今情 、』丄由及冩入 性記憶體。 4體。初-記憶體為-非揮發 浐八:卞:％本f明之更新BI0S方法根系統管理中斷 t或胃入指令的發出麵是否為惡意程 碼：藉此又，嵌壬:式杵制?4生相同於或異於安全碼的識別 允許外部程式寫入資料來更新刪。換言之， 對^入式控制純出系統管理中斷齡的時機及比. 意程i所發出ί寫^^程式(官方更新励s程式)及惡 破壞。 出的寫入私7，龜而可防止BIOS被惡意竄改或 附圖明精神可以藉由以下的發明詳述及所 【實施方式】 裝置明3參閱圖―，圖一繪示根據本發明一具體實施例之電子 哭如、南如圖—所示，本發明之電子裝置3包含嵌入式控制 ,ί、# 理器32、第一記憶體34及第二記憶體36。第一記 可為非揮發記憶體，例如快閃記憶體。第二記憶體 J為系統管理記憶體(SMRAM)。 八中，處理器32電連接至嵌入式控制器3〇、第一記憶 1361382 體34及第二記愔 電連接至歲入式^^3°〇第一記憶體34及第二記憶體36皆 處理裔32執行存於第一 並產生安全;3:存冗=輪，系統 接收到寫入指令，送出系統嵌入式控 器;)處理器32接收後，送出勤 然而，如何透過上述電子裝置之 ^回應方式，來達成本發明之更新 崎施例之更新 程，包含下列步驟斤不本發明之更新_的方法之流. 首先，執行步驟S30，處理器32六a… 的BIOS 34? ’並於開機自我檢測⑻時弟;:‘=34 360並存於第二記憶體％。 產生女王碼 於POST階段時，Bl〇§ 340執杆久綠闽、真_ & 始化動作’例如··硬碟、光碟機 J邊70件的連接初 法於POST F皆段掌控季统資评、，所專。惡意程式尚無 乎让示、此貝，原’所以BIOS 340於post P比π =生的安全碼是可_且可靠的 、^ (SMRAM)。SMRAM & 糸統管理記憶體 Ώ , Λ Λ(Γ局勒〜、隧機存取圮憶體（Dynamic

Random Access Memory，DRAM)中被劃分為只有特定程序才

可項取的記憶體區塊’藉此安全碼36G 安全碍36°為-組亂數^ π。更评、，.田地祝，該組亂數之長度為4位元組，任一位元組 9 1361382 不為零 30 。接著，執行步驟S31，送出寫入指令給嵌入式控制 器 二丨寫人指令可為—串的程式碼或命令集，目的 疋讓甘欠入式控制器3〇開啟連接於第—記 = Ϊ新記㈣％的資料可經由“通ί 制器並不能辨識寫入 λ寫人齡°因此，若惡意程式能送 、…扣7，繼而就能恣意地以錯隨音Mm# =:，成BI0S 340無法被處理器 周邊兀件之電壓值設定過高，就可能損壞該周邊元件ί。將一 接著，執行步驟S32，嵌入式批在丨丨。。…， 後’發出系統管理中斷指令(smi)2: 332g。接收寫入指令 若處理器32正執行中斷沪八由 tad㈣’則接著執行步驟S33，處理y ^ y =_pt 360，別碼’並且停止處理系統管理中 處理杰32亚未執行中斷指令處理程 日^ 之’右 S34，處理器送出異於安全碼36〇之識別碍則接者執行步驟 於先前技術中，嵌人式控制器接 會發出系統管理中斷指令給處理器，^寫= 曰令後’並不 道。然而，本㈣m㈣H 30發^㈣寫入通 的目的，是讓處理器32可根據接收到系f中斷指令 '機’來間接判斷嵌入式控制器3〇 &時中崎指令的時 常程式或惡意程式所發出的。 的寫入指令為正 丄二)ϋυδΖ 會執，’處理β30接收到系統管理中斷指令時，一定 指理程序來對應處理所接收的系統管理中斷 特性，t令處理*序有著無法重新進人(re-entry)的 =新=處理:32已經執行中斷指令處雌序，貝= 斷指令’處理器32需於目前所執行的中 束後，才可處理新的系統管理中斷指令。 處理山^ j明的更新BIC>S流程中’處理1132並不會即時 入式控制器30傳來的系統管 ^^新_時，並不會讓處理器ί進讀行 Ξ ’因此I即時處理系統管理情指令。所 作為2斷^便可將目別可否即時處理系統管理中斷指令， 作為判畊依據，進而對應送出不同的識別碼。 理中=令S器i^S=BIos指令的系統管 程序。當處理器32接收到對應更新臟 斷指令時’就可於第二記憶體36讀取安全 目同於安全碼360的識別碼給欲入式控制器 處32並未執行巾斷指令處雜序時，接收 到對應更新腦s的系統f理中斷指令時，就可觸出= ，或者麟由官方更新 的，因此送出異於安全碼鳩的識別碼給 判斷=碼碼w咖__，並 s36中的判斷結果為是，則執行步驟 S38 ’甘人^式控制s 30致使第一記憶體34可被寫入，以更新 BIOS。>步驟S36中的判斷結果為否，則結束更新流程。 11 1361382 於步驟S32中，散入式控制器3G送出對應寫入指令的 if理中Λ指令後，就可讀取存於第二記憶體36的安全碼 故收，亚等著接收處理11 32傳回的識別碼。嵌入式控制器30 =收到識別碼後，就可依據識別碼與安全 34(,^ ： ^ H若酬碼_於安全碼，朗啟以通道‘: 弟一記憶體34可被寫入資料，以更新扭〇3。 表 接34為快閃記憶體為例，由於'_記憶體的 ^腳^£大於-服值時，快閃記憶體具有可被寫入的特 腳雷^之ΪΓ嵌人式控制器3G可控制第—記憶體34的接 腳電£，*肷入式控制器3〇允許第一記憶體34被寫入時， 也就是嵌入式控制器30會將第一記憶體34的接腳 到超過門播值’繼而致使第一記憶體％可被寫入。 门 反之，若識別碼異於安全碼，則嵌入式控制器3〇不會開 冩入通道。或者，嵌入式控制器30比對出識別碼显於^全 ?的情，，仍可輯触外部程式所傳送過來的資料，但 疋不將貧料導入寫入通道而是丟棄。如此一來，惡音 ^完成了寫入資料程序而結束’並且存於第一記憶體^的 7IT ""未真正地被更新，相#於結束了絲程式也保全 Γ "tSlCJS 340 〇 另需補充說明的是，於步驟S30的說明中提 360不為零，倘若電子裝置3欲進行傳統BIOS更新方式，則 Γ1 安36G設定為零。後續賤流程巾，嵌人式控制器 印接入指令後，仍是發出系統管理中斷指令，只是處理 口。^32 第一5己’丨思體％言買取到安全碼360為零時，則不管接 收，統官理#斷指令的時機，皆送出值為零的識別媽。當谈 入式控制H 30接收識別碼後，發現識別碼及安全碼皆為零，入 12 1361382 則不進行比對安全碼動作，直接開啟寫人通道。總言之 由f全碼之值的設定，本發明可整合傳統更新BIQS方法。曰 ，、言之，本發明之電子裝置3可適用於更多情況，不但可以 =用本發明之更新BIOS方法，也可進行傳統賊BI〇s方 ii 之更新BI0S方法根據系統ΐ :果本 及比令的時機 WOS方法，來適用於各|情斤況職方法或是本發明之更新 藉由以上較佳具體實施例十、五 述本發明之特徵與精神，而並非;能更加清楚描 施例來對本發明之範_加以限制^揭:的較，具體貫 涵蓋各種改變及具縛性的安 ^ J岐希望能 圍的範如。因此，本發騎欲申請之專利範 Ϊ 的解釋；ί S;= Ϊ361382 【圖式簡單說明】 圖一繪示根據本發明一具體實施例之電子裝置。 圖二繪示根據本發明一具體實施例之更新BIOS之方 法。 【主要元件符號說明】 3:電子裝置 32 :處理器 36 :第二記憶體 360 :安全碼 30 :嵌入式控制器 34 :第一記憶體 340 ： BIOS S30〜S38 :步驟 14

Claims (1)

1、 JO厶 申請專利範圍·· -種更新-基本輸人輸出純的方法 儲存於-電子裝置之H触電輪巧統 控制器電連接至該第—記憶體及-處理欢八式 =二隨執行該基本輪入“統該^ 送出一寫入指令給該嵌入式控制哭. 該嵌入式控制器接收該寫入指令 斷指令給該處理II; 復發出线官理中 該理中斷指令後，若該處理器正執 入辑之缉日^處理程序’則該處理器送出符合於—安 王碼之一識別碼給該嵌入式控制哭. 女 ，&嶋朗碼是否符 右為是，則該嵌入式控制器致使該第一記憶體 了被寫入，以更新該基本輸入輸出系統。 its，’1項所述之更新基本輸人輸出系統方法， 指令給該寂人式控制器的步驟之前，該處理器 古ϋ土 j入輸出系統以產生該安全碼，並儲存至-第二 ? ，U苐二記憶體電性連接至該處理器及該嵌入式控制 器0 ΪI請ί利?圍第2項所述之更新基本輸入輸出系統方法， 二該处理器執行該基本輸入輸出系統於一開機自我檢測階 奴時，產生該安全碼。 t申請專利範圍第2項所述之更新基本輸人輸出系、統方法， /、中該第二記憶體為一系統管理記憶體。 15 6, ΐΐ;ί=。圍本輸，系統方法， 止處理程序’則該處理器停 第ί所述之更新基本以如錢方法， 若該^器並未執行該中斷指令處理程序，則該處理哭 达出異於該安全碼之該識別碼。 °° ;!=範圍第1項所述之更新基本輸入輸出系統方法， 其中該女全碼為一組亂數，該組亂數不為零。 8、 7獅叙更職錢人輸料、統方法， 具肀該組亂數為4位元組，任一位元組不為零。 9、 t Γ? ί=圍第1項所述之職本輸入輸出系統方法， 控制訊使該第—記憶體可 器包含—寫人通道，可經由該寫人通道ί二ί 料於该弟一記憶體。 。 貝 10、項所述之更新基本輪入輸出系統方法， /、中以弟5己fe體為一非揮發性記憶體。 Π、一種電子裝置，包含： 一制器，接收一寫入指令後，送出一系統管理 基本輸入輪出系統’電連接至該 一 連接麵欽式㈣!11及糾—記憶體， :接=該5本輸入輸出系統，並從該嵌入式控 中斷才曰令處理程序，則該處理器送出符合於一安全 16 1361382 碼之一識別碼給該嵌入式控制器； 其中，該耿入式控制器接收該識別碼，並判斷該識別碼 是否符合該安全碼，若判斷結果為是，則該嵌入式控 制器致使該第一記憶體可被寫入，以更新該基本輸入 輸出系統。 12、 如申請專利範圍第U項所述之電子裝置，進一步包含—第二 記憶體，電性連接至該處理器及該嵌入式控制哭，; 憶體存有該安全碼。 —〇匕 13、 巧觀圍第12項所述之電子裝置，其中該處理器執行 ^基本輸人輸出系統於—職自我檢測階段時，產生該安全 圍第12項所述之電子裝置，其中該 為一糸統管理記憶體。 W溫 A 圍第U項所述之電子襄置，其中若該處理哭正 斷指令處理程序，該處理器停止處理該系統管忒 16、 2請專利範圍第u項所述之電 J執行針斷指令處理程序，則該處土並 之該識別碼。 达出異於該女全碼 17、 ，請專利範圍第u項所述之 級亂數，碌數不為零。+裝置，其中該*全碼為- 8、，申請專利範圍第1?項所述 位元組，任-位元組不為零。子裂置，其中該組亂數為4 19、如申物贿爾㈣增，其懷入式控制 17 1361382 器包含一寫入通道，可經由該寫入通道寫入一資料於該第一 記憶體。 20、如申請專利範圍第11項所述之電子裝置，其中該第一記憶體 為一非揮發性記憶體。