TWI361383B - Interrupt control method, sequential criticality system, mobile ceullar phone, and interrupt handle method - Google Patents
Interrupt control method, sequential criticality system, mobile ceullar phone, and interrupt handle method Download PDFInfo
- Publication number
- TWI361383B TWI361383B TW094136262A TW94136262A TWI361383B TW I361383 B TWI361383 B TW I361383B TW 094136262 A TW094136262 A TW 094136262A TW 94136262 A TW94136262 A TW 94136262A TW I361383 B TWI361383 B TW I361383B
- Authority
- TW
- Taiwan
- Prior art keywords
- interrupt
- critical
- key
- processor
- task
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4818—Priority circuits therefor
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Debugging And Monitoring (AREA)
Description
1361383 ίβσ年&月< 日條正替換頁 九、發明說明: \ 【發明所屬之技術領域】 本煢明涉及處理器中中斷執行的控制,特別是控制設 計爲在系統中同時支援關鍵和非關鍵進程的處理器。 【先前技術】 大多數普通處理系統,例如個人電腦,不需要處理嚴 φ 格的即時需求。雖然有一些應用,例如媒體流,其強加重 要的處理載入於處理器上,如果短時間内需求超過機器的 處理能力,會在重播的媒體流中導致次要的由足夠的錯誤 恢復措施所帶來人工産物,而閱讀器趨向於將其忽略。另 一方面,這樣的系統重視適應性而且常常是使用如 Microsoft Windows或Linux這樣的“開放式作業系統”。 這些系統允許任何人在任何運行這樣的系統的電腦上編寫 將運行於其上的軟體,而不區分它的硬體規格。結果導致 φ 在不同的應用中常常存在衝突;而且通常使用者會發現,由 .於假定的和實際的硬體性能和配置之間的不同,使一件軟 體工作正常非常困難。 - 同樣還有一些處理器應用其中處理器需要處理嚴格的 _ 即時約束,而處理失敗的結果可能(有時簡直)是致命的。 例如空軍的飛行控制系統;引擎管理系統;以及移動通信設 備中使用的處理器。在這些應用中在處理器中允許運行.的 軟體通常要求控制非常仔細,要經過嚴格的測試,並且通 常對硬體做隔離,使得非關鍵性的軟體運行於其他處理器 1361383 日修正替4 在例如移動電話一類的應用中,還存在使用如Linux =開,式作業系統的壓力’以使一些應用由其他設備 :二上變得容易,並且擴大可以生成應用軟體 的、-妹者的抵圍。同時,還存在減少電話中硬體的數 降低成本和功率消耗的壓力,使得迫切希望在同一處 運行開放式系統下的應用’同時其還要執行關鍵即 源和;時間選擇關鍵的系統典型的會具有多重中斷 據任ί門的斷任務,需要在同—處理器上被支援。可以根 關鍵===:順序’這樣就不會危及 先川員序,^斷根據 間的關係可以賦予不同的優 處理具有較會回應於14些優先順序’從而總是優先 的中斷順序的情,當前較低優先順序的中斯 ISR完成後 ==延二當較高優先順序”斷的 個或更多中斷可::互:=:法下’不同優先順序的兩 ISR歲套起來。任務同摄可…’並使得處理器中延遲的 序。無二業系統在執行這些任務時會考卢:順序, 斷優先;岸可’處理器的中斷功能她是會炉些優先順 化ί;這種安财保所有二Γ *任務職予中 3 ”斷和任務的潛伏的潛伏期最小 並且這4t 外的非關鍵應用脾二%間是符合的。 同樣包括朗的^\^1理器支煖, 和在務’就只能在與關 1361383 年月η日修正替.換頁 鍵系統的中斷和任務同樣的基礎上來支援這些應用,而由 此處理器的中斷功能會在關鍵系統的任務之外,自動賦予 這些非關鍵應用以優先順序別,這樣就可能危及關鍵系統 的執行。 【發明内容】 本發明的目的是提供一種方式,可以不危及關鍵進程 的操作,使得關鍵和非關鍵進程在同一處理II核心上運行。 依照本發明,本發明的目的通過如下方式實現,提供 一中斷控制功能,適合於控制一處理器的不同臨界狀態的 中斷請求的執行,該處理器在一電腦作業系統的控制下被 要求執行不同臨界狀態的任務,該中斷控制系統適合於識 別關鍵的和非關鍵的來源於不同的中斷源的中斷請求,並 且適合於識別何時該處理器被要求來執行每一關鍵和非關 鍵任務,該中斷控制系統適合於傳遞關鍵中斷請求至該處 理器以優先於非關鍵中斷請求來執行,在非關鍵中斷請求 與關鍵中斷請求共存或該處理器被要求執行關鍵任務的情 況下,阻塞非關鍵中斷請求至處理器,並在非關鍵中斷請 求不與任何關鍵中斷請求共存並且處理器沒有需執行的關 鍵任務的情況下,傳遞非關鍵中斷請求至處理器。 由此,本發明包括將中斷分爲關鍵和非關鍵中斷,及 將任務分爲關鍵和非關鍵任務,並提供一中斷控制功能, 其相對於非關鍵中斷和非關鍵任務,賦予關鍵中斷絕對優 先權,接著是賦予關鍵任務絕對優先權。在這種方式下, 1361383 [loo年 a修·正替換莨· 關鍵系統的潛在需求可以被滿足。 該中斷控制功能可以以軟體的方式來實現,但是更好 ’其接受全部的中斷請求並根據所 μ求的優先順序別傳遞這些中斷請求至處理哭。因此,在 - 巧㈣關鍵中斷之間的優先級別的控制對處理器本身來 。兄疋個透明的過程,並且在處理器中沒有上層需求。 【實施方式】 係包】IS” 了:包含一電腦平臺4之計算系統,其 5。一即時%二、;:己憶體2 °和- -般的電腦作業系統 π Ρ時㈣關鍵系統8運行於該平臺4上,. 的還有非計時關鍵的附加應用6。 ° 、仃 &二d系統8具有一個❹個與之相聯繫的中斷 被Γ爲關鍵中斷11,而且每個都通過 時二ϊ 鍵中斷_ 聯_任務3,其具有低於關二;相關 其,應用6也具有—個或多個舆之相聯=二 (_),其被指派爲非關鍵令斷 :中斷吞月求 13來標記爲非關鍵的。每個、’.匕不设置標記 令斷服務常式(ISR) 9相聯繫,並 ^都與—非關鍵 觸發時由處理器7來執行。其他鹿非關鍵中斷12 的非關鍵任務17。 同樣具有與之相關聯 Β 斤示的中斷服務常式和任矛务的堆疊順序’該非 ,斷12的優先順序別低於該關鍵情11 #關鍵任務 轉關鍵任務17優先順序別低於該關鍵中斷11和 鐽的,Ϊ 3非關鍵中% 9。每—類中斷,關鍵的或非關 別’的,個中斷都相對於其他同類中斷賦予一優先順 H並且母—類任務,關鍵的或非關鍵的,中的每個任 ==於其他同類任務賦予—優先順序別。這些相對的 ,=τ每一類⑽斷的執行順序。這樣,系統 帽Ρ入餐別標度可以同_於_的和非關鍵的 2 响如何,如前述,在同樣的優先順序標度下,關 鍵任務總是比非隨任務的優先順序別高。 t斷L中=:器丄用來接收所有的關鍵中斷11和非關鍵 中斷H 處理器7的中斷中請。當接收到一關鍵 ,,/、通過遮罩功能21到達一優先順序編碼器22, 於此指㈣標記13由—標記比較器23來確定並觸發一中 =功此24 ’料除任何當前活動的+斷外的 二==中斷爲一關鍵中斷U,那麼除: 順序’其才會被取代。如果該當 中斷爲-非關鍵中斷,那麼不管新的關鍵中斷的 優先順序別怎樣’其都會被取代。如果當前沒有活動的中 辦’那麼所㈣非騎”㈣鮮。這種安排確保全 關鍵中斷11都會在其相對的優先順序安排下立刻得到服 而不管與其他應用6相_所有其他的非關财斷 在過去’當前或將來的活動’從而保證了潛在的需求。 1361383 —由關鍵中斷引起,通過中止功能來進行的對非 關鍵中斷的自動遮罩,保持起作用直至被關鍵系統8重 置’下面將對此進—步說明。在此期間,非關鍵令斷12在 遮罩功能21下保持掛起狀態。 —-旦全部活動的中斷u執行完畢,處理器自然返回去 凡成任何過去當前的和過去絲的非關鍵巾斷Η ' 15 ,其 可能是被-關鍵中斷在處理器7中所打斷的。無論如何:、 任何新的非關鍵中斷不會被執行。這些在圖 明,其中中斷U和15ffiE#〇D表示。 ㈣說 在最初的時機,那時沒有活動財斷存在,處 返回控制至作業系統5,並且該作業系統被設置爲 齡務1G之前執行關鍵任務3。因此任—關鍵任務 發佈一重置中止信號,以傳遞到中斷控制器^^7 功能24,這樣非關鍵中斷就 里罝T止 後繼續進行任意的非,其 行。當沒有活動的非關财斷12存 系統5,然後該作業系統5執行任意掛起的至作業 先順序排列順序的非關鍵任務1〇 ^、相對優 非關鍵中斷都可以取代以使用處理間’任何關鍵或 當沒有進一步的中斷u,12或 態,作業系統5返回控制至整個系统=處於挂起狀 任務16,使系統進人省電或空閒模式。、取低優先順序別 1361383 年叫1日修正替捣百 _儘皆其他應用6全都被分類爲非關鍵應用,但是通過 調用這些如中斷服務常式9,或者較低優先順序的非關鍵 任務Π,或更低優先順序的非關鍵任務1〇,仍有可能科包 含其中的進程賦予不同的優先順序。 · 作爲進一步的特點,遮罩功能21包括一中斷計叙器 CNT’其計算與單獨的中斷源相聯繁的中斷。因此,儘餐非 關鍵中斷可能被標記’該計數器確保沒有中斷被錯過。進 一步,可以安排該計數器生成一在預定計數之上的中斷, 其可能是具有增加的優先順序的一關鍵中斷或一非_中 斷〇 . 圖二用來:更请晰的顯示圖一中不同的中斷服務常式和 ^壬務的優先順序是如何被作㈣、統QS和_及非關 斷的中斷請求連結和控制。 圖三顯示三個關鍵中斷Α、β和c,其後跟隨—非關鍵 斷D的實施情況。這些中斷的每一個都具有一不同的優 順序別,由伴隨每一個的數位來分別,例如, .古且”、此外,圖二所顯示的關鍵中斷服務常式不能 子/、有咼優先順序”的非關鍵任務中斷(雖鈇不需 =時間來執行)或延遲,三的上面―行顯卜已知系統 、仃爲,其中所有的中斷都被處理器同等對待,並且麵示
斷的優先順序是怎樣作爲決定因素,使得中斷A 務常式β和G ’直到其被情D所取代。—旦中斷服 "几成,處理器在中斷服務常式B和C執行之前完 1361383 ---—_ 日傣正替換頁 ,,,修正替 畊服務常式A。所㈣任務T3和T12/ 順序排列的中斷。 跟隧按優先 :::::序的優先順序’並且在關鍵任務Τ3被執行::優^ r非關鍵中斷。能夠在控 斷服務常式D統以執行非關鍵任務T1G之前執行中 圖四顯不—與圖三相近的情況,除了關 一較低的優先順序,例如,‘D,13,這改變了在H 所不的已知系統中的中斷執行的順序,但是對下面一行所 =的圖—中的系統沒有影響。此外,圖四所顯示的關鍵任 :如果預定跟隨關鍵中斷而執行,則不能被非關鍵中斷延 Γ ’且需注意',果D為任意數’但是其優先順序介於B和 之間,其僅交換(:和D的執行順序,如果D的優先順序 向於A和B,則應用圖三之實施例。 ^五顯示三個_#斷A、B和C在-非關鍵中斷))發 出之二成功的被執行同時—任務T3處於執行中的情況。上 面一盯顯不已知的系統t處理器通過t斷任務Τ3回應於 非關鍵中冑D。圖中較低的一行顯示圖一中中的系統:何 延遲非關鍵中直到關鍵任務T3完成。此外,圖五所顯 7F關鍵任務不會被非關鍵中斷所中斷。 圖六顯示作爲一關鍵甲斷Α的結果對非關鍵中斷的嵌 套如圖,、所示’ A、B、C皆為關鍵中斷,巾d、E、F皆 1361383 I ^^年化月1B條正替換頁 鍵中斷°在圖六_的上面一行顯示的已知的系統 ’斷根據它們的優先順序而嚴格進行,而具有較高優 順中斷E中斷第一令斷D。一進一步較低優先 順序的中斷A不影塑φ齡BE激、i η ^ A s申斷服務吊式£的完成,但是這一申 -中斷,先順序高,.而因此一旦中斷服務常 二中接著執行★斷服務常式A。—具有低 延遲直到中IfΓί的最後中斷F隨後被接收,但是其被. 的優先順;/吊式D完成。在那之後任務了根據它們 順序而破執行。作爲比較,圖-中的系統賦予關鍵 中斷A以立即的優弁順皮β J m ^ , 貭序,並错此延遲中斷服務常式E的 Γ中斷控二】爲; T3被完成後指始執;。鍵中斷F直到關鍵任務 :動處理嵌套的非關鍵中斷··“:; = = = = 其延遲任何任#T3,且丨㈣而㈠彳不允许 一例子中其都被立即^ = 9如果^的順序高於£,在任 FT=執行,除非二 =斷服務常式 管理Ξ=™=:體類比的操作。其顯示軟體 統由空閒狀態開始,的關鍵和非關鍵中斷。系 性,然後被傳遞至處理器來執=關鍵中斷D被檢查其重要 再次檢查其重要性,並且由於^接著遇到—關鍵中斷A, 實施了軟體遮罩。中斷服務勃非關鍵中斷被 中,進一步接收到兩個非關 =被執行,在此過程 "E和F°在系統完成在 1361383 年〇~月^{日條正替換頁- 進程中被關鍵中斷Α所中斷的中斷服務常式D之前,系统 保存關於中斷F的資訊,其具有高於中斷E的優先順序。 糸,隨後保存關於較低優先順序的非關鍵中斷e的資訊, k B在父錯佈置中,中斷E#a F的資訊可能同時被保存。 由於兩個儲存的中斷E和F在關鍵中斷A後到達,它們不 被,行’反而是控制被返回到作業系統。作業系統接著執 灯關鍵任務T3,但—重復的非關鍵中斷E隨後被接收。系 j重新^查中斷E的重要性,而由於其爲非關鍵的,延遲 中斷並繼續騎任務T3。—旦瞻任務τ3完成,如 $最低優先順序關鍵任務Τ12的執行所指出那樣,系統移 示對非關鍵中斷的軟體遮罩,並且隨缘這些按照它們相對 的^先順序順序來執行,這樣中斷Ε最終被執行兩次。系 =後在相空職式前執行最低優先順序的非關鍵任務 0。此外,®七所❹的準韻體取決於處理器或作 統的選擇,且圖七所顯示的時序流結構為-近似結構,、而 圖七所使用的軟體系統需要所有的關鍵中斷的優先順序一 直被设置為比非關鍵中斷請求高。 在個複雜的系統中評估每一個任務和中斷並且在一 ,,的基礎上分派重要性可能不是很實際。更恰當的是, 巴統分成子系統並恰當的對其認定關鍵或非關鍵更 示—些。在這—有些粗糙的逼近中,關鍵子系統中的 <務和中斷的重要性標記被設置,反之,非關鍵子 統Γ的每—任務和㈣的重要性標記沒錢設置。作爲 個實例來溝’整個系統是一移動電話,關鍵子系統的一個 年^月^日條正替換1 例子疋控制接聽電話行爲的軟體,而非關鍵子系統的一個 例子是電語的顯示幕上出現的動晝圖示。 的由於重要性是在一粗糙的“接近子系統”基礎上確定 、 被判斷爲關鍵的子系統的一些任務和/或中斷可.能實 際上重要_ I i 小於一被判斷爲非關鍵的子系統的一些任務和 £ 斷。爲改善這一問題,可能會重置中止功能24以提 升該任務的優先順序。 【圖式簡單說明】 現將本發明以實例結合附圖的方式來說明,其中: 圖所示爲包含根據本發明的一中斷控制功能的一時 序關鍵系統的示意圖; _圖一所示爲圖一的時序關鍵系統申所發生的操作綜述 不意圖; 圖一所不爲圖一的系統處理多重關鍵中斷服務常式的 %作; 圖四所示爲圖一的系統處理關鍵中斷服務常式和 任務的操作; 圖五所示爲圖一的系統處理關鍵任務和非關鍵中斷服 務常式的操作; 圖’、所不爲圖一的系統處理嵌套的非關鍵中斷服務常 式的操作;以及 作 圖七所示爲圖-的關鍵中斷控制器的—軟體類比的操 15 1361383 【主要元件符號說明】 1 中斷控制器 2 3 任務 4 5 作業系統 6 7 處理器 8 9 中斷服務常式 10 11 關鍵時序中斷 12 12 任務 13 14 中斷 15 16 任務 17 20 記憶體 21 22 優先順序編碼器 23 24 中止功能 25 中斷服務常式 - 平臺 其他應用 關鍵系統 任務 其他應用中斷 φ 標記 中斷 任務 遮罩功能 標記比較器 任務 16
Claims (1)
- 申請專利範園 -1—年月1日條正替換頁 】.-種中斷控制功能,適用於控 的中斷請求的執行,使該處理 \益對不同重要性 識以=的任務,;該中斷控制功能適於 適於識別何時和非關鍵中斷請求,並且. 鍵任務;該中斷控制功能進二個關鍵和非關 至該處理器以執行且二ΐ 傳遞關鍵令斷請求 非關鍵中斷請求至該處理器適於阻塞 :=器被請求執行關鍵任務時,並且 =::=理器於其不與任何關鍵中= 仔二且。亥處理益沒有關鍵任務以執行時。 指第1項所述之中斷控制功能,進一步適 ;曰不""处理益執行-第-關鍵中斷服務常弋ISR 應於-具有-第-級優先順序的第斷==第: 級優先順序尚於第二級優先順下 執行-第二關鍵ISR 於:件下’使其優先於 的第二中斷。 q應於-具有-第二級優先順序 3二申:::範圍第2項所述之中斷控制功能,進-步適 於,在核理器執行該第.二關鍵isR時,如 二= 的優先順序低於該第二級的優先順序,儲存^一關鐘 =生關、統能夠指示該作業系統 斷服務常式ISR於該作業系統不在執 17 I361383 i l°°车^^月1 B修正替去 上述申請專利範圍中任—項所述之中斷 ==瞻中斷於該處理器執行-關鍵叫 建任務時接到’該非關鍵中斷的該發生將被儲存,藉 以使该中斷控制线能夠指示該作㈣統在 曰 5:=!號被接收到之後執行-非關請。— .1==3項或第4項所述之令斷控制功能, 中斷的發生,而當中斷控制系 己錄該 回應於該中斷時,減少該控制器。“、錢仃一isR 範圍第5項所述之中斷控制功能,其中,如 的發生而導致相關聯的計數器溢出,則生 :關::::斷’其可能會被設定爲-關鍵中斷,或- 7:上任一項所述之中斷控制功能,其 標記處於一關鍵中斷,而如果該 8.如申請專利範圍第7項所述之中斷二=斷。 罩非關鍵令斷以回應處於第一狀態的標記。八過遮 •如申請專利範圍第8項所述之中斷控 一 關鍵任務執行完畢,其被重置以使非關鍵二’一旦王部 罩。 便非關鍵中斷不再被遮 1〇.如申請專利範圍第9項所述之 來自該處理器的指示而重置。 工1旎,其根據 1361383 T1 替換頁 '如申請專利範圍第10項所述之中斷控制功能、 該重置由一關鍵任務得來。 /、r 利範圍第11項所述之中斷控制功能,盆中 該産生《置的該關触務具有在全 任= 級的優先順序。 硬仕粉中取低 13.如上述申請專利範討任—項所述 能,其以一硬體中斷# r崎控制功 ㈣^ 式來實現,該硬體中斷 控制姦控制至該處理器的中斷的傳遞。 呵 ⑷.如上述申請專利範圍中任—項所述之中 旎,其以運行於該處理器上的軟體的形式來實現。工 ⑸如上㈣請專㈣財任—韻述 . 16.-種時序關鍵系統,其係結合該處理 乾圍第15項所述之中斷控制功能。 申-糊 1 7..種移動電話.手機,其係 __‘由上主击 ㈣所述之關鍵系統。 °如申睛專利範圍第 18.-種中斷處理方法,其係用於處理 要性的中斷的執行,使 ㈣不同重 制下針且亡 電腦作業系統的控 執仃具有不同重要性的任務,該方法包含如下牛 識別由不同中斷源産生的關鍵和非關 :: 識別何時該處理5|被嗜犮拙—— ’ 務.傳Μ Μ二:母一個關鍵和非關鍵任 .鍵中斷tr斷請求至該處理1^執行且優先於非關 斷明求,阻塞非_中斷請求至該處理器於豆盘關 19 1361383 \〇〇年^月^日修正替換頁- 鍵中斷請求共存時或該處理器被請求執行關鍵任務時; ^ 然後傳遞非關鍵中斷請求至該處理器於其不與任何關鍵 中斷請求共存並且該處理器沒有關鍵任務要執行時。 ⑤
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB0423094.2A GB0423094D0 (en) | 2004-10-18 | 2004-10-18 | Interrupt control |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200625172A TW200625172A (en) | 2006-07-16 |
| TWI361383B true TWI361383B (en) | 2012-04-01 |
Family
ID=33462908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW094136262A TWI361383B (en) | 2004-10-18 | 2005-10-18 | Interrupt control method, sequential criticality system, mobile ceullar phone, and interrupt handle method |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7689749B2 (zh) |
| EP (1) | EP1836569B1 (zh) |
| KR (1) | KR100983061B1 (zh) |
| CN (1) | CN101069158A (zh) |
| GB (1) | GB0423094D0 (zh) |
| TW (1) | TWI361383B (zh) |
| WO (1) | WO2006043040A1 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7730248B2 (en) * | 2007-12-13 | 2010-06-01 | Texas Instruments Incorporated | Interrupt morphing and configuration, circuits, systems and processes |
| US8255602B2 (en) * | 2008-09-09 | 2012-08-28 | Texas Instruments Incorporated | Effective mixing real-time software with a non-real-time operating system |
| GB2458005B (en) * | 2009-02-12 | 2010-01-20 | Gzero Ltd | Removing non-essential programs identified by a server from memory |
| JP5403822B2 (ja) * | 2010-05-24 | 2014-01-29 | 本田技研工業株式会社 | 情報提供装置および情報提供方法 |
| CN101887383B (zh) * | 2010-06-30 | 2013-08-21 | 中山大学 | 一种进程实时调度方法 |
| CN103052923B (zh) * | 2011-01-31 | 2014-06-04 | 丰田自动车株式会社 | 安全控制装置及安全控制方法 |
| US8725923B1 (en) * | 2011-03-31 | 2014-05-13 | Emc Corporation | BMC-based communication system |
| DE102014116144A1 (de) | 2014-11-05 | 2016-05-12 | Hella Kgaa Hueck & Co. | Elektronische Einrichtung zum Sperren von Unterbrechungsanforderungen |
| US11487574B2 (en) | 2017-09-19 | 2022-11-01 | Microsoft Technology Licensing, Llc | Targeted interrupts for virtual processors |
| CN109933549B (zh) * | 2019-01-30 | 2022-04-05 | 中山大学 | 一种适用于risc-v处理器的中断控制器 |
| CN113419450A (zh) * | 2021-06-29 | 2021-09-21 | 北京猎户星空科技有限公司 | 一种电机foc控制及运行方法、装置、电子设备及介质 |
| CN114281492A (zh) * | 2021-11-12 | 2022-04-05 | 北京智芯微电子科技有限公司 | 中断处理方法、装置、芯片、电子设备及存储介质 |
| US20250156351A1 (en) * | 2023-11-14 | 2025-05-15 | Micron Technology, Inc. | Apparatuses and methods for generating dynamic unique identifier addresses in a memory for i3c protocol |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4734882A (en) * | 1985-04-01 | 1988-03-29 | Harris Corp. | Multilevel interrupt handling scheme |
| DE3705577A1 (de) | 1987-02-21 | 1988-09-01 | Bosch Gmbh Robert | Verfahren zur prioritaetsabhaengigen bearbeitung von unterschiedlichen anforderungen eines rechners |
| DE3831048A1 (de) | 1988-09-12 | 1990-03-15 | Nixdorf Computer Ag | Betriebsprogramm fuer eine datenverarbeitungsanlage |
| DE59509024D1 (de) | 1995-09-20 | 2001-03-22 | Siemens Ag | Interruptbehandlungssystem eines Betriebssystems |
| US5995745A (en) | 1996-12-23 | 1999-11-30 | Yodaiken; Victor J. | Adding real-time support to general purpose operating systems |
| US5919255A (en) * | 1997-03-12 | 1999-07-06 | Texas Instruments Incorporated | Method and apparatus for processing an interrupt |
| US6061709A (en) | 1998-07-31 | 2000-05-09 | Integrated Systems Design Center, Inc. | Integrated hardware and software task control executive |
| US6212592B1 (en) | 1998-09-17 | 2001-04-03 | Micron Technology, Inc. | Computer system for processing system management interrupt requests |
| US6601122B1 (en) * | 2000-04-17 | 2003-07-29 | International Business Machines Corporation | Exceptions and interrupts with dynamic priority and vector routing |
| US7165134B1 (en) * | 2000-06-28 | 2007-01-16 | Intel Corporation | System for selectively generating real-time interrupts and selectively processing associated data when it has higher priority than currently executing non-real-time operation |
| EP1467282B1 (en) * | 2003-04-09 | 2008-10-01 | Jaluna SA | Operating systems |
| US7222203B2 (en) * | 2003-12-08 | 2007-05-22 | Intel Corporation | Interrupt redirection for virtual partitioning |
| US7149831B2 (en) * | 2004-09-27 | 2006-12-12 | Hewlett-Packard Development Company, L.P. | Batch processing of interrupts |
| US7627705B2 (en) * | 2005-12-30 | 2009-12-01 | Stmicroelectronics Pvt. Ltd. | Method and apparatus for handling interrupts in embedded systems |
-
2004
- 2004-10-18 GB GBGB0423094.2A patent/GB0423094D0/en not_active Ceased
-
2005
- 2005-10-17 CN CNA2005800415564A patent/CN101069158A/zh active Pending
- 2005-10-17 KR KR1020077011313A patent/KR100983061B1/ko not_active Expired - Lifetime
- 2005-10-17 WO PCT/GB2005/003994 patent/WO2006043040A1/en not_active Ceased
- 2005-10-17 US US11/665,544 patent/US7689749B2/en not_active Expired - Lifetime
- 2005-10-17 EP EP05794225.2A patent/EP1836569B1/en not_active Expired - Lifetime
- 2005-10-18 TW TW094136262A patent/TWI361383B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| GB0423094D0 (en) | 2004-11-17 |
| US7689749B2 (en) | 2010-03-30 |
| KR100983061B1 (ko) | 2010-09-17 |
| EP1836569B1 (en) | 2013-11-27 |
| US20080195785A1 (en) | 2008-08-14 |
| KR20070073916A (ko) | 2007-07-10 |
| EP1836569A1 (en) | 2007-09-26 |
| CN101069158A (zh) | 2007-11-07 |
| TW200625172A (en) | 2006-07-16 |
| WO2006043040A1 (en) | 2006-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI361383B (en) | Interrupt control method, sequential criticality system, mobile ceullar phone, and interrupt handle method | |
| US8260996B2 (en) | Interrupt optimization for multiprocessors | |
| US9075671B2 (en) | Operating system and architecture for embedded system | |
| US20170269967A1 (en) | Quality of service classes | |
| JP2011192281A (ja) | 仮想マシンモニター及び仮想マシンモニターのスケジューリング方法 | |
| TW201005650A (en) | Interrupt control for virtual processing apparatus | |
| JP2006099331A (ja) | 情報処理装置、割り込み処理制御方法、並びにコンピュータ・プログラム | |
| EP0783734A1 (en) | System and method for providing cooperative interrupts in a preemptive task scheduling environment | |
| US7739685B2 (en) | Decoupling a central processing unit from its tasks | |
| US20040098722A1 (en) | System, method, and computer program product for operating-system task management | |
| CN100419688C (zh) | 中断控制装置及控制方法 | |
| US9122521B2 (en) | Enabling multiple operating systems to run concurrently using barrier task priority | |
| Leyva-del-Foyo et al. | Integrated task and interrupt management for real-time systems | |
| CN105224886A (zh) | 一种移动终端安全隔离方法、装置及移动终端 | |
| CN101169737A (zh) | 任务切换控制方法以及计算机系统 | |
| CN111414246B (zh) | 具备tee扩展的计算平台上的跨安全世界实时功能调用方法及装置 | |
| JP2019114173A (ja) | 情報処理装置、情報処理方法及びプログラム | |
| KR100651722B1 (ko) | 실시간 성능 지원을 위한 리눅스 커널의 구성 방법 및실시간 성능 테스트 방법 | |
| US20050193260A1 (en) | Interrupt control program, recording medium, and interrupt control method | |
| KR100981017B1 (ko) | 정적 태스크 정의 기능을 가진 시스템을 위한 우선순위 재정의 및 대기큐 관리 방법과 상기 방법을 실행하는 시스템 | |
| Leyva-del-Foyo et al. | Predictable interrupt scheduling with low overhead for real-time kernels | |
| JP2005173643A (ja) | コンピュータシステム及びそのオペレーティング方法 | |
| CN100576175C (zh) | 用于多个内核的并行执行的方法和系统 | |
| CN115599508A (zh) | Cpu及任务调度方法 | |
| TWI463406B (zh) | 具搶占功能的即時中斷處理系統及其方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MK4A | Expiration of patent term of an invention patent |