[go: up one dir, main page]

TWI360841B - Ion implantation method for high voltage device - Google Patents

Ion implantation method for high voltage device Download PDF

Info

Publication number
TWI360841B
TWI360841B TW096146874A TW96146874A TWI360841B TW I360841 B TWI360841 B TW I360841B TW 096146874 A TW096146874 A TW 096146874A TW 96146874 A TW96146874 A TW 96146874A TW I360841 B TWI360841 B TW I360841B
Authority
TW
Taiwan
Prior art keywords
region
logic
high voltage
conductive
semiconductor substrate
Prior art date
Application number
TW096146874A
Other languages
English (en)
Other versions
TW200828422A (en
Inventor
Duck Ki Jang
Original Assignee
Dongbu Hitek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Hitek Co Ltd filed Critical Dongbu Hitek Co Ltd
Publication of TW200828422A publication Critical patent/TW200828422A/zh
Application granted granted Critical
Publication of TWI360841B publication Critical patent/TWI360841B/zh

Links

Classifications

    • H10P30/20—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0221—Manufacture or treatment of FETs having insulated gates [IGFET] having asymmetry in the channel direction, e.g. lateral high-voltage MISFETs having drain offset region or extended-drain MOSFETs [EDMOS]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/017—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/856—Complementary IGFETs, e.g. CMOS the complementary IGFETs having different architectures than each other, e.g. high-voltage and low-voltage CMOS
    • H10P10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/351—Substrate regions of field-effect devices
    • H10D62/357—Substrate regions of field-effect devices of FETs
    • H10D62/364—Substrate regions of field-effect devices of FETs of IGFETs
    • H10D62/371—Inactive supplementary semiconductor regions, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H10P30/204—
    • H10P30/21—
    • H10P30/222—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

、九、發明說明： ' 【發明所屬之技術領域】 .—種==於一種高壓半導體裝置之製造方法，特別是關於 種衣造1%壓裝置之離子佈值方法。 【先前技術】 通常，㈣在高财賴料導财 壓 境下運作喃㈣M H 4 4〜衣 魯 —^「 構成輪電路的第二低壓電晶體。 穿電:體Ϊ要—能經受高電壓之電阻，並且具有一高擊 土塗/電流控制特性的結構。例如，高壓電晶體結構包 含有雙擴散結構、側向擴09 ,W . H。構、擴展汲極結構，以及類似結構。 敫式’構成—邏輯電路的第二低壓電晶體需要包含高 ::性=速運作特性及滿足低電流的需求。-般，低壓電晶體 絲載子:Γ结構’此中空結合結構展示出優越的短溝道效應 #緣厚^!電路的低壓電晶體及高壓電晶體具有不同的開極絕 而二二吊在一邏輯區中的閘極絕緣層具有大約虛的厚度， ^ _電=中之閘極_具有大約14GA的厚度。由於健及高 -二==閘極絕緣層厚度的不同，因此難以使用形成邏輯電 八面】1體接合面的離子佈值_在高壓區中形成—電晶體接 分離遮罩過程用以形成邏輯電路的接合面以及 丄 因為用作半導體製造方法的光 間，所以―亜A丨 枝成本叩貝且非常花費時 所“要減少過程之次數用以提高 的離子佈值過程在邏輯區及高壓W = ^制分_ 成-雜㈣散層在時間及 子佈錢敏，射錄崎子健雕使料同的離 遮罩/'有同樣的導電性及密度條件。由於這個原因，迫切 而求此夠解決上酬題_化製造過程之方法。 【發明内容】 雜鐾於以上的問題’本發明的主要目的在於提供—種高壓裝置 佈值方法’藉以消除由於習知技術之限制及缺點所帶來的 —個或多個問題。 、、本發明之目的之一在於提供一種製造高壓裝置之離子佈值方 法’其錢少肋製造此裝置的離子佈值遮罩之數目。 …本發明之另—目的在供―種高縣置之離子佈值方法， 其能在一邏及高龜中同時形成-雜質擴散層。 β為了獲得本發明目標之這些目的和其鋪徵，本發明一方面 提供種高歸置之離子魅方法，此佈值方法包含以下步 驟定義邏無及—祕區於—半導體基板中，形成—第一閑 f邑緣層於邏躯k轉縣板上且職m極絕緣層於 j區中之半導體基板上，第二閘極絕緣層較之第-閘極絕緣層 為厚’透娜第-導電雜雜人於轉體基板巾在此邏輯區中形 成中工區且在此祕區中形成一源極區；.以及透過將第二導電 1360841 雜質植入於半導體基板中在邏輯區中首 發明透過利用同-離子佈值遮罩能在二J广_質層。本 _^在物區中形成—中空區及 貝層减在—祕區中形成1極區。 本發明其他的優點、目的和 來說，可以對於本領域的普通技術人員 4發糾下的_得以部分地 發Γ實射糾。本發日⑽目的和其他優點
;己_說㈣和中請專·财特職_結構並結合圖式部 伤’得以實現和獲得。 可以轉& ’如上所制本發明之贿綱和隨後所述的 本發明之詳_明均是具有代表性和鱗㈣綱，並且是為了 進-步揭示本料之申請專利範圍。 【實施方式】 以下，將結合圖式部份對本發明的較佳實施方式作詳細說 明。其中在這些®式部份巾所使㈣相_參考標號代表相同或 同類部件。. 第1圖」至「第3圖」係為習知技術之高壓裝置之離子佈 值方法之规®。梟，魏28表示祕，並且標號2()及標號 22表示漂移區。 首先’請參閱「第1圖」，一高壓裝置通常包含有形成於半導 體基板10上之一邏輯區及一高壓區。該邏輯區係由一邏輯N型金 氧半導體（NMOS)區a及一邏輯p塑金氧半導體（pM〇s)區乜 :成"亚且該局壓11係由-高壓N型金氧半導體區C1及一高墨p ^金乳半導體區dl組成。半導體基板iq中的高壓區包含有一高 井區12及一向井區14，而半導體基板川中的邏輯區包 έ有邏輯ρ井區16及一邏輯〇井區。 士由於避輯區中之半導體與高壓區中之半導體之間的不同運作 Μ 口此呵壓15井區12及高壓η井區14相比較於邏輯ρ井區 16及邏輯η輕18具有不_就。 。裝置隔離層24係形成於半導體基板1〇巾，用以定義活性 區閘極絕料形成於此活性區t。詳㈣言，邏海具有一 相對薄的第-閘極絕緣層26a，而高壓區具有一第二間極絕緣層 施’第二閘極絕緣詹施相比較於第-閘極絕緣層26a更厚。 β根據習知技術之方法，邏輯區中之第二閘極絕緣層挪與高 [品=之f f祕纟a緣層26a之不同厚度意味著，不能同時形成 該U輯及同.壓區中之輕摻雜>及極.（峰卿如㈣企血，LDD )區。 因此如圖所示’一第一遮罩圖案3〇係形成於半導體基板价上， 用以暴露邏輯Ρ型金氧半導體區b之邏輯η井區is。然後，雜質 植入於半導體基板10中，用以形成一心中空區34及一邏輯p 型輕摻雜汲極區36 〇 然後’請參閱「第2圖」，移除第一遮罩圖案.3〇，並且形成一 第二遮罩_ 38，扣暴露縫N型金氧半導體⑸之高壓p 井區12。然後，雜質植入於半導體基板1〇中，用以形成一高塵^ 每雜沒極區42。此鐘伴 足夠雜質穿爾的第 -第接:LT閱「第3圖」’移除第二遮罩圖案38，並且形成 :二遮罩144，用以暴露邏輯N型金氧半_ a。隨著雜 二入於+導縣板1G巾’第三遮罩被料—離子佈值 二用以形成一 p型中空區46及一邏輯n型輕摻瓣區48。 k兄下，因為雜質穿過較薄的第一·絕緣層施而植入， 以需要形成邏輯n _摻雜汲極區48 _子佈值能量相對較 朽「因此，即使邏輯區中的輕摻雜汲極區和高舰中的輕摻雜汲 /具有服_質及濃度，它們也需要柯轉子能量。因此， =_二細案及第三物_形成這兩健換雜沒 ^第圖」至第7圖」係為本發明一實施例之高屋裝置之 離子佈值方法之剖視圖。這裡，標號61及標號&表示一漂移區。 …首先，請參閱「第4圖」，—铸體基板50被分為-邏輯區，. =輯區具有-邏抑型金氧半導魏&及-賴p型金氧半導 體區b以及-焉舰’該高龜具有—高壓p型錄半導體區 2及间壓N型金氧半導體區⑫。轉體基板％中之高壓區包 含有一高壓η井區52及-高壓p井區54，醉導體基板5〇之 輯區包s有-邏輯p井區56及_邏輯η井區％。類似於習知技 術’由於在邏倾和高魏巾之伟體之間料同運作特性，因 1360841 ：此问屢P井區及南堡n井區相比較於邏輯區之p井及η井區具有 - 不同之深度。 八 - 1置_層64係形成於半導體基板50中，用以定義活性 區。-開極絕緣層形成於此活性區中。邏輯Ν型金氧半導體區& 及賴P型金氧半導體區b具有相對薄的第一問極絕緣層咖，並 且:屋P型金乳半導體區e2及祕N^錄半導 m具有較 •之第一閘極絕緣層66a為厚的第二閉極絕緣層66b。邏輯區中的第 • 一閘極絕緣層脱可具有大約磁之厚度，而高中之第二閘 極絕緣層66b可具有大約祕之厚度。閘極紹係形成於第一^ 極絕緣層66a及第二閘極絕緣層66b上。 …為了形成-邏輯P型金氧半導魏b中之電晶體接合面及一 高塵N型金氧半導體區⑧中之電晶體接合面，—第—遮罩圖宰 7〇縣於辭導縣板±。邏輯p型金氧半導麵b及高㈣型 金氧半導 d2錢過第-鮮職％而暴露。 ► 使用該第-遮罩圖案70，n型雜質72被植入於邏輯p型金氧 半導體區b及高㈣型金氧料體區似中。隨著n型雜質植入於 半導體基板50中，- n塑中空區74a相鄰於閑極關在邏輯p型 金氧半導體區D之邏輯η井區S8中形成。一 n型源麵灿相鄰 於問極68在高壓N型金氧半導體區也之高壓p井區Μ中形成。 在本實施例中’η型雜質透過一傾斜離子佈值方法植入於該基板 中’以便離子在閘極68之下的-側向上擴散。使用此過程電場分 11 1360841 佈於該接合面。一中空區具有比輕摻雜汲極區更大的深度。因此， § η型中空區74a形成在逛輯P型金氧半導體區b中時，雜質穿 過第二閘極絕緣層66b可滲透入高壓n型金氧半導體區d2中之基 板中’以便在基板中形成η型源極區74b。η型雜質可在能量為4〇 千電子伏特（keV)至60千電子伏特（keV)之間而佈值。 然後，請參閱「第5圖」’使用第一遮罩圖案7〇作為一離子
佈值遮罩，p型雜質75被植入於半導體基板5〇中。此種情況下， 由於僅使用幾個千電子伏特（keV)的相對低能量植人p型雜質， 因此P型雜質不穿透第二閘極絕緣層66b延伸至半導體基板5〇 中’而僅植入於邏輯P型金氧半導體區b中之半_基板5〇中。 結果，一 p型輕摻雜汲極區76可形成於邏輯p型金氧半導體區匕 中之η型中空區74a中。p型雜質垂直於基板之表面被植入= 更 限制雜質的側向擴散，並且因此P型雜質可形成在n型中空區74a 中0 一接下來，請參閱「第6圖」，移除第一遮罩圖案％,並且一 二遮罩圖案78形成於該半導體基板5Q上。邏輯N型金氧半導 .區a及高壓P 氧半導_ e2係透過第二鮮_ %被暴』 、首使用第二遮罩圖案78，p型雜質8〇，被植入於邏輯N型金氧 導體區a及高壓P型金氧半導體區c2巾 貝植入於 V肢基板50中，一卩型中空區82相 制入〆. 冲疋閣極68形成於邏輯 土金氣半導體區a之邏輯p井區5 卫且—P型源極區82b 12 丄湖841 鄰於閘極68形成於高壓P型金氧半導體_之高壓n井區52中。 在本實施射，P蠢質姻—爾軒佈值方練狀於該基板 中’以便在_ 68之下咖向上雛㈣。這具有在該接合面分 佈电場之效果。該中空區具有—味摻雜汲㈣更大的深度。因
此，當p型中空H 82a形成在邏輯N型金氧半導體區&中時，雜 質穿過第二難絕緣層66b可滲透至高壓p型金氧半導體區a中 之基板巾，以便在基板中形成p型源極區娜？型雜質可使用％ 千電子伏特⑽）至70千電子伏特（keV)之間的能量而佈值。 然後，請參閱「第7圖」，使甩第二遮罩圖案78作為一離子 佈值遮罩，η雜質84被植人於料體基板SQ巾。在本實施例中， 由於僅使職個千電子伏特（keV)的相對低能量值人⑼雜質， 因此η型师被防止穿透第二難絕緣層祕，並减被植入於邏 輯N型金氧半導體區a中之半導體基板中。結果，—^型輕摻雜 汲極區86可形成於邏邮型金氧轉醜&巾。詳細而言，n型 輕摻雜沒極區86職於邏輯Ν型金氧半導艇a之ρ型中空區 82a中。n型雜質垂直於基板之表面被才直入，以便限制雜質的侧向 擴散，並且因此n型雜質可形成在P型中空區82a中。 由上述明顯可知’使用同-第一離子佈值遮罩可同時形成本 發明之邏輯N型金氧半導體（NMC)S)電晶體中之—中空區及高 型金氧半導體(PMOS)電晶體中之—源極區，並且使用同一 第二離子佈值遮罩可同時形成邏輯P型金氧半導體（PMOS)電晶 13 1360841 遮罩過程次數 體中之-中空區及高MN型金氧半導體（觀⑹電日日日體中之— 源極區。結果，輯少絲子植人於邏龍及高舰巾所需要之 之源極區 纽用-較低的離子佈值能量將雜f離子植人於邏輯區中 時’南壓區中之-較厚·絕緣層防止雜質離子擴散至該高壓區 中之基板中。結果，當在邏輯區中形成―第—導電中空區及第二 導電輕摻祕時，_—離子佈值遮罩能用以製造高麗區; 而導致製造 結果，本發明能減少離子佈值遮罩過程之次數， 成本及時間的顯著減少。 本領域之肋人貞應當意制在不麟本發明觸之申請專 利範圍所揭示之本發明之精神和範_情況下，所作之更動與潤 倚，均屬本發明之專娜護制之内。鼠，本發日純含不脫^ 專利保護翻之界限鱗同界限之顧㈣更動與 【圖式簡單說明】 第1圖至第3圖係為習知技術之高壓裝置之離子佈值方法之 剖視圖；以及 之離子佈值 第4圖至第7圖係為本發明一實施例之高壓裝置 方法之剖視圖。 【主要元件符號說明】 10、50 半導體基板 14 1360841 12 ' 54 南壓P井區 14'52 ifj壓n井區 16 ' 56 邏輯ρ井區 18 ' 58 邏輯η井區 20、22、61、62 漂移區 24、64 裝置隔離層 26a 、 66a 第一閘極絕緣層 26b ' 66b 第二閘極絕緣層 28 ' 68 閘極 30、70 第一遮罩圖案 34、74a η型中空區 36 邏輯ρ型輕摻雜汲極區 38、78 第二遮罩圖案 42 南壓η型輕4夢雜〉及極區 44 第三遮罩圖案 46、82a ρ型中空區 48 邏輯η型輕摻雜汲極區 72、84 η型雜質 74b η型源極區 75、80 Ρ型雜質 76 ρ型輕摻雜汲極區 15 1360841 82b p型源極區 86 n型輕摻雜汲極區 a 邏輯Ν型金氧半導體區 b 邏輯Ρ型金氧半導體區 cl 高壓Ν型金氧半導體區 c2 高壓Ρ型金氧半導體區 dl 高壓Ρ型金氧半導體區 d2 高壓Ν型金氧半導體區
16

Claims (1)

1360841 W0年7月15日替換頁 十、申請專利範圍： 1_ -種高觀置之離子佈值方法，該佈值方法包含以下步驟： 定義-邏輯區及-高屋區於—半導體基板中； 形成一第一導電井區於該邏輯區中； 形成一第二導電井區於該高壓區中； 形成一第1極絕緣層於該邏輯區中之該半導體基板上 且形成-第二閘極絕緣層於該高麵中之該半導體基板上，該 第二閘極絕緣層較之料1極絕緣層為厚； 形成-遮罩圖案，該遮罩圖案暴露該邏輯區中之該第一導 電井區及該高壓區中之該第二導電井區丨 " 使用該遮罩圖案作為一離子佈值遮罩，透過同時將第一導 電雜質植人於辭導縣板之闕龍及該高魏，藉以在該 邏輯區中形成-中空區且在該高舰中形成—源極區，·以及 透過將第二導電雜質植人於該半導體之該邏輯區中在該 邏輯區中形成一第二導電雜質層。 2. 如申請專利範圍第i項所述之高壓裝置之離子佈值方法，其中 該半導體基板之該高壓區巾之該第二閘極絕、緣層限制將該第 二導電雜質植入於該半導體基板之該邏輯區，藉以使該第二導 電雜質之預計深度較之該第二閘極絕緣層之厚度為小。 3. 如申請專利範圍第i項所述之高壓裝置之離子佈值方法，其中 該中空區係形成於t玄第一導電井區中，並且該源、極區係形成於 該第二導電井區中。 17 4.如t請專利範圍第 [—而：7月換耳 透過執行-傾斜離子偏斤述之高麵之離子佈值方法’其中 &如申請專過程植人第—導電雜質。 尹，形成該第二導電之雜裝置之離子佈值方法，其 值遮罩將第二導電雜::層包含使用該遮罩圖案作為-離子佈 %雜月檀入於該基板中。 6.:=: 第5項所述之高縣置之離子佈值方法，料 A 料之科深度較之該第二祕絕緣層之厚度為 λ如㈣專利範圍第1項所述之高壓裝置之離子佈值方法，龙φ 乂第V電雜胃層之該深度較之該中空區之該深度為小。 8. 如W專概0第7彻述之高魏置之離子佈值方法，其 °亥第一導電雜質層係形成於該邏輯區之該中空區中。一 9. 如t請專概圍第丨項所述之高壓妓之離子佈值方法， 中： / ，其 便用一 乐一離千佈值遲卓同時形成一邏輯N型金氧半、 體(NMOS)電晶體中之該中空區及_P型金氧半導體(二、，導 電晶體中之該源極區；以及 〇S) 使用一第二離子佈值遮罩同時形成一邏輯p型金氧半、 (PMOS)電晶體中之該中空區及一高壓N型金氡半V體 (NMOS)電晶體中之該源極區。 體 10.如申請專利範圍第9項所述之高壓裝置之離子佈值方法 更包 1S 1360841 100年7月15日替換頁 含以下步驟： --—-— 使用該第一離子佈值遮罩在該 ⑽⑹電晶體中形成-N型擴散區；以及齡導肢 使用邊第二離子佈值遮罩在該邏輯p型金氧半導體 (PMOS)電晶體中形成—p型擴散區， 其中該第二閘極絕緣層防止離子植入於該半導體基板之 該高壓p型金氧半導體（PM0S)電晶體及該高壓n型金 導體(NMOS)電晶體中之該等源極區中。 η，種鎌裝置之離子佈值方法，朗值方法包含町步驟： 定義-邏輯區及-高壓區於一半導體基板中； 形成一第一導電井區於該邏輯區中； 形成一第二導電井區於該高壓區中； :形成一第一閘極絕緣層於該邏輯區中之該半導體基板上 且形成-第二閘極絕緣層於該高堡區中之該半導體基板上，該 弟二閘極躲層較之雜—閘極絕緣層為厚； 形成-遮罩圖案，該遮罩圖案暴露該邏輯區中之該第一導 電井區及該高壓區中之該第二導電井區； 使用該遮罩圖案作為一離子佈值遮罩而執行，夢以透過將 ^導電雜質同時植入於該半導體基板之該邏輯區曰及高壓區 曰㈣在δ亥雜Q中形成—具有—Ν型金氧半導體（應⑻電 3曰體的中空區亚同時在該高壓區中形成一具有-Ρ型金氧半導 19 丄JUL/Ο砰i 100年7月15曰替換頁 體（PMOS)電晶體之源極區；以及 -— 透過將第—‘讀®植人於該半導體基板之該邏輯區令 在該邏輯區之該中空區令形成一第二導電雜質層。 12. 如申請專利綱第11項所述之高壓裝置之離子佈值方法，1 中該半導體基板之該高觀中之該第二閘極絕緣層限制將該 第二導電雜質植入於該半導體基板之該邏輯區，藉以使該第二 導電雜質之預計深度較之該第二閘極絕緣層之厚度為小。 13. 如申請專利範圍第11項所述之高壓裝置之離子佈值方法，其 中該中空區係形成於該第-導電井區中，並且該源極區係形成 於該第二導電井區中。 R如申請專利範圍第U項所述之高壓裝置之離子佈值方法，其 中透過執行一傾斜離子佈值過程植入第一導電雜質。 " 15.如申請專利範圍第11項所述之高壓裝置之離子佈值方法，其 中’形成該第二導電雜質層包含使用該遮罩圖案作為一離子佈 值遮罩將第二導電雜質植入於該基板中。 16如申請專利第15項所述之高壓裝置之離子佈值方法，其 ^該第二導電雜質之預計深度較之該第二閘極絕緣層之厚度 Π.如申:專利範圍g u項所述之高壓裝置之離子佈值方法，其 中該第二導電雜質層之該深度較之該中空區之該深度為小。一 18.如申請專利翻第U割述之高壓裝置之離子佈值方法，更 20 1360841 _ l 100年7月15日替換頁 .‘ 包含以下步驟： . 使用該第一離子佈值遮罩在該邏輯N型金氧半導體 * (NMOS)電晶體中形成一 N型擴散區；以及 使用該第二離子佈值遮罩在該邏輯P型金氧半導體 (PMOS)電晶體中形成一 P型擴散區， 其中該第二閘極絕緣層防止離子植入於該半導體基板之 • 該高壓P型金氧半導體（PMOS)電晶體及該高壓N型金氧半 ' 導體（NMOS)電晶體中之該等源極區中。
21
TW096146874A 2006-12-29 2007-12-07 Ion implantation method for high voltage device TWI360841B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060137354A KR100840651B1 (ko) 2006-12-29 2006-12-29 고전압 소자의 이온주입 방법

Publications (2)

Publication Number Publication Date
TW200828422A TW200828422A (en) 2008-07-01
TWI360841B true TWI360841B (en) 2012-03-21

Family

ID=39584579

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096146874A TWI360841B (en) 2006-12-29 2007-12-07 Ion implantation method for high voltage device

Country Status (4)

Country Link
US (1) US7687353B2 (zh)
KR (1) KR100840651B1 (zh)
CN (1) CN101211847B (zh)
TW (1) TWI360841B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100847837B1 (ko) * 2006-12-29 2008-07-23 동부일렉트로닉스 주식회사 디모스 소자 및 그 제조 방법
KR100937659B1 (ko) * 2007-12-04 2010-01-19 주식회사 동부하이텍 반도체 소자의 제조 방법
KR101580167B1 (ko) * 2008-12-12 2015-12-24 주식회사 동부하이텍 반도체 소자 및 그의 제조방법
JP5332781B2 (ja) * 2009-03-19 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
US8853701B2 (en) * 2010-04-28 2014-10-07 Sharp Kabushiki Kaisha Semiconductor device, display device, and production method for semiconductor device and display device
TWI559502B (zh) * 2014-08-19 2016-11-21 旺宏電子股份有限公司 半導體元件
CN111370372B (zh) * 2020-04-22 2024-01-19 上海华虹宏力半导体制造有限公司 Cmos集成器件的制作方法
CN116137252B (zh) * 2021-11-17 2025-12-23 无锡华润上华科技有限公司 集成mos器件的制作方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970013402A (ko) * 1995-08-28 1997-03-29 김광호 플래쉬 메모리장치 및 그 제조방법
JPH1084045A (ja) * 1996-09-06 1998-03-31 Matsushita Electron Corp 半導体集積回路装置およびその製造方法
JP3304803B2 (ja) * 1997-02-07 2002-07-22 ヤマハ株式会社 多電源半導体装置の製造方法
JP4199338B2 (ja) * 1998-10-02 2008-12-17 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
US6576521B1 (en) * 1998-04-07 2003-06-10 Agere Systems Inc. Method of forming semiconductor device with LDD structure
TW420874B (en) * 1998-05-04 2001-02-01 Koninkl Philips Electronics Nv Method of manufacturing a semiconductor device
KR100277873B1 (ko) * 1998-12-01 2001-01-15 김영환 반도체 소자의 제조 방법
KR100554201B1 (ko) * 1999-03-29 2006-02-22 페어차일드코리아반도체 주식회사 씨디모스 제조방법
WO2004064161A1 (ja) * 2003-01-14 2004-07-29 Matsushita Electric Industrial Co., Ltd. 半導体集積回路の製造方法および半導体集積回路
KR100481989B1 (ko) * 2003-01-27 2005-04-14 매그나칩 반도체 유한회사 복합 로직 소자의 제조 방법
JP4927321B2 (ja) * 2004-06-22 2012-05-09 ルネサスエレクトロニクス株式会社 半導体記憶装置
KR101147372B1 (ko) * 2004-10-25 2012-05-22 매그나칩 반도체 유한회사 반도체 소자의 듀얼 게이트 산화막 방법
JP4945072B2 (ja) * 2004-11-09 2012-06-06 株式会社東芝 半導体装置及びその製造方法
KR20060062433A (ko) * 2004-12-03 2006-06-12 매그나칩 반도체 유한회사 고전압소자의 웰 형성방법
KR100632068B1 (ko) 2005-08-02 2006-10-04 동부일렉트로닉스 주식회사 반도체 소자의 모스 트랜지스터 제조 방법
US7678636B2 (en) * 2006-06-29 2010-03-16 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of stress memorization layer
US7718494B2 (en) * 2007-04-09 2010-05-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming high-drain-voltage tolerance MOSFET transistor in a CMOS process flow with double well dose approach

Also Published As

Publication number Publication date
US20080160704A1 (en) 2008-07-03
CN101211847A (zh) 2008-07-02
US7687353B2 (en) 2010-03-30
KR100840651B1 (ko) 2008-06-24
CN101211847B (zh) 2010-07-07
TW200828422A (en) 2008-07-01

Similar Documents

Publication Publication Date Title
TWI360841B (en) Ion implantation method for high voltage device
TWI275137B (en) Semiconductor device fabrication method
TWI281248B (en) FET channel having a strained lattice structure along multiple surfaces
TWI291761B (en) Semiconductor device and method for making the same
TW494481B (en) Semiconductor device and manufacturing method thereof
TWI270983B (en) Biased, triple-well fully depleted SOI structure, and various methods of making and operating same
TW459388B (en) Semiconductor device and its manufacturing method
TWI357156B (en) A semiconductor structure
TW421881B (en) Semiconductor device and manufacturing method thereof
TWI375302B (en) Semiconductor device and method for manufacturing the same
TW382816B (en) Semiconductor device and its production method
TWI336507B (en) Integrated circuit modification using well implants
TW200816385A (en) Semiconductor device having CMOS elements
TW200416898A (en) Semiconductor component and method of manufacture
TW421894B (en) Semiconductor device and manufacture thereof
TW200915479A (en) Semiconductor device and method for fabricating the same
TW201241884A (en) Method of gate work function adjustment and metal gate transistor
TW400545B (en) Semiconductor device and fabrication method therefor
TW200405521A (en) Method for producing low-resistance OHMIC contacts between substrates and wells in COMS integrated circuits
TW200428536A (en) Semiconductor device and method for manufacturing the same
TW200535950A (en) Semiconductor device and method for fabricating the same
TW396414B (en) A semiconductor device with a double junction structure
TWI260692B (en) Manufacturing method for forming a gate electrode pair with different work functions
TWI283004B (en) Semiconductor device and method for manufacturing the same
TWI248675B (en) Source side boron implant and drain side MDD implant for deep sub 0.18 micron flash memory

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees