TWI360215B - Leaded stacked packages having integrated upper le - Google Patents

Description

Γ360215 九、發明說明： 【發明所屬之技術領域】 本發明一般係關於半導體裝置’且 尺明確地說，作關 於具有複數個堆疊式晶粒的多晶片半導體封裝。飞係關 【先前技術】 &

半導體’或電腦“，實際上可在現今所製造的每一 ^乳產品中被發現。$片不僅用在非f精密的4㈣ 商用電子設備中1會用在眾多家用與消費性用品中，例 先衣機與供乾機、收音機、以及電話。隨著產品 .交：越來越小’功能越來越多，目此便必須在該等小型產 品中包含更多的晶片’以便發揮其功能。 尺寸便係在越來越小的電子產品中納入越來越多功能的其' 中一個範例。 〃 隨著半導體裝置對低成本、高效能、高度微型化、以 及更大封裝密度之需求的提高，已經有人開發出多晶片模 組（MCM)結構以滿足該需|。MCM結構會在單一半導體封 裝内安置數個晶粒以及其它的半導體組件。晶粒以及盆它 組件的數量可以垂直的方式、橫向的方式、或是兩者的組 合方式來安置。 山其中一種此類方式便係將一晶粒堆疊在另一晶粒的頂 端上，並且接著將該晶粒堆疊密封在一封裝之中。一具有 複數個堆疊式晶粒的半導體的最後封裝會遠小於分開^裝 個別晶粒所產生的結果。除了提供較小的尺寸之外，堆最 式晶粒封裝還會提供和該封裝之製造有關的數項優點，例 Γ360215 如方便處置與組裝。 在一堆疊式晶粒配置中’會依序對該等晶粒進行焊線 連接，通常係以運用熟知的熱擠壓焊線技術或超音波焊線 技術的自動焊線設備來進行。在該焊線過程期間，一焊線 設備的頭部會在接觸到該晶粒上一焊線觸點的一導體電線 上施加一向下壓力，用以將該電線熔接或焊接至該晶粒上 的該焊接觸點。

於眾多情況中，堆疊式晶粒半導體的製造速度可能會 快於各杲有實施相同功能之單一晶粒的數個半導體，而且 成本也比較低廉。堆疊式晶粒方式的優點在於可達到提高 電路密度的目的。 雖然努力地克服會造成具有複數個堆疊式晶粒的半導 體封裝之低產量的問題，不過，問題依然存在。明確地說， 該堆疊内的晶粒會提早失效。除此之外，至少一晶粒通常 會s置在複數個其它主動式或被動式組件的上方，從而會 使得此等半導體封裝的設計變得更為困難。再者，該基板 上的焊接觸點的佈局亦相當困難，從而導致會：二 度的焊線。在料料㈣封裝㈣便必財㈣各種長 度焊線的擺放方式以及寄生電感與寄生電容。 认ΛΛ〜 卜且T丨 调下晶粒以 卜的話，那麼該上晶粒便可能合 .^^ ^ + 3在該上晶粒的焊線期間因 為缺乏垂直支撐而破裂。社要 的丰真* μ + 、、，。&纟具有複數個堆疊式晶粒 料導體封裝中，、經常會將較小型的晶粒擺放在較 粒的頂端上。具有多個a物沾尘 里日日 -有夕個曰曰粒料導體封裝中的散熱也是一 項問題。在—Jk jS ay,, 題便越大。裝之中擺放的晶粒越多，散熱的問 體封Γ中半用Γ:裝中存在多個晶粒會導致在形成該半導 β 、 ；囊封該等晶粒的鑄模化合物的流動出現問 題0在堆疊式曰私少播邮 4 Α式Β曰粒+導體封裝中，要為該等晶粒設計合 的电氣接地路徑同樣會出現問題。 丰導f固晶粒堆疊在一半導體封裝之中時，便會在該 半導體封裝中用到更多的點著性材料。黏著性材料具有吸 收U的傾向，濕氣對該等晶粒具有負面效應，從而 Γ該半導體封裝料靠度與可料命i者，在詩定Γ 4半導體封裝中的該等堆疊式晶粒的材料與該基板的材料 、會有’、’、匹配誤差。該等晶粒相對於該基板的最終相 對運動則對用於將該等晶粒連接至該基板的焊球的可靠度 具有負面效應。 因此鴻要-種可解決前面所述問題的堆疊式晶粒配 置而且可以有效且低成本的方式來製造。此外，還需要 種滿足更多可靠度測試必要條件的堆疊式晶粒配置。 【發明内容】 於其中一實施例中，本發明係一種半導體封裝，其包 括:一引㈣；—上引腳’其係被設置在該引腳框的上方； -第-晶粒’其會被附著至該上引腳的一下表面，用以提 供從該第-晶粒至該上引腳的導電性；以及一第二晶粒， 其會被附著至該第一晶粒。 於另—實施例中，本發明係一種半導體封裝，其包括： Γ360215 』一引腳框；—上引腳與提高晶粒座裝配件，其係被設置在 ::丨腳框的上方；一苐一晶♦立，其會被連接至該上引腳與 提同日日粒座裝配件的一下表面，用以支撐該半導體封裝内 i第阳粒，以及一第二晶粒，其會被連接至該第一晶 ;又一實施例中，本發明係' —種製造—半導體封裝的 方法，其包括：提供一引腳框，其具有一上引腳、—下^

腳以提向晶粒座;將一第一晶粒附著至一第二晶粒， 曰曰粒Η以晶圓形狀被附著至複數個晶粒；從該等 :::晶粒中將該第一晶粒單體化切割出纟；以及將該等 曰曰粒與第一晶粒附著至該提高晶粒座結構；將該第一 二 =接至該下引·；在該等第-晶粒與第二晶粒的 .1方形成—囊封體；以及移除該提高晶粒座，以便 裸路出該上引腳與第二晶粒的一表面。 【實施方式】 在下面的說明令會參考附圖於—或多個實施例中 3發明’其令，相同的元件符號代表相同或雷同的元件。 ::然：：係以達成本發明之目的的最佳模式來 下熟習本技藝的人士便會明白，本發明希望涵蓋 洛在又到下面揭示内容與圖式支撐的隨 它們的等效範圍所定a之本發 ^ 1乾圍及 代例、修正例1以效例。40的各種替 式晶造出一種半導體封裝，其會考量採用堆疊 減輕前面所述之眾多問題，同時又會 1-360215 提供越來越小的尺寸。相較於先 比較容易匍，> 封裝，本發明的封裝 比权令易製造並且具有更大的效率’ 低總製造成本的封裝。 σ生一具有較 低之半導體封裝會在對上晶粒進行焊線期間降 曰：二 的發生機率，其還會在具有複數個堆疊式 :位自j體封裝_為各種尺寸的晶粒提供額外的設計與 I之半^ °除此之外，料封㈣會解決和具有多個晶 s粒放封裝十的散熱相關聯㈣題，其允許將更多的 曰曰拉放置在一給定的半導體封裝之中。 本文所述之半導體封裝可在堆疊多個晶粒時減少所使 用的黏著性材料的數量，從而減少可能會被吸入該封裝之 中的濕氣的數量。最後，藉由使用下面的設計與製造方法 還會提尚具有複數個堆疊式晶粒的半導體封裝的可靠度。 現在參考圖la，圖中所示的係一具有一堆疊式晶粒配 置的半導體封t 10。封裝10包含一第一晶粒12，以及一 藉由一球柵陣列（BGA)16來連接的第二晶粒14。使用bga 16會在進行焊線期間減少部份因該bga的穩定性所造成 的上晶粒破裂的現象。BGA丨6可以使用本技藝中普遍已 知的技術來製造。封裝1〇還包含一下引腳結構2〇以及一 上引腳結構22。如稍後所作的說明，上引腳結構22與下 引腳20會被整合至一引腳框裝配件之中。從圖中可以看 見’焊線24會在晶粒12與該下引腳結構20之間提供導 電性。 一囊封體2 6會形成在晶粒1 2、14以及至少一部份的 P360215 ::20與上?，腳22的上方，用以提供結 產生完整的封裝10。焊線24以及囊封體之切，從而 材料所組成。焊線24 可犯係由各種 本技-二= 體26的製造技術可能包含 粒且針對一特殊應用所選擇的技術。 祖12會經出Λ ,。χ ^ 日日 -步說明、二 電連接至上引腳22。如下面的進 盘” 的表面28會裸露出上弓I腳22的頂表面 與晶粒14,以便進一步 的頂表面 - 44壯^ /地文置封裝。上引腳22會為一坌 一封裝或是各種組件提供導電性。 ，-第 目a所不’封裝1〇與一額外 透過上引腳97水、* ,、 』衣〜立建作用係 來達成。設計上y腳22可完全囊 從而會緊密地密封封裝1〇。緊密密 二、， 較高的可靠度測試必要條件、、〇旎夠通過 圖lb所示的係—具有一堆疊式晶粒 :實施例。同樣地，圖中顯示出晶粒12與：導= 下引腳心上引腳22、焊線24、以及囊封體％。 八有囊封體26的扭租1Λ 與…以便裸露二=Γ:置成用以裸露出表*30 怀路出日日拉12與14以供用於一特殊應用。 圖1c所示的係具有上引腳22的封裝1〇，其中，封裝 32取代了晶纟12。封裝32可能包含各種内部堆疊模組 址Μ)例如本技藝中普遍已知的陸地格柵陣列（LGA)封裝 或疋方形扁平無引腳(Q™)封裝結構。同樣地，囊封 係开V成在封裝3 2以及一部份晶粒14的周圍，用以 =構14支撑的目的。此處’封裝10同樣會被緊密地 、"^而允°午從封裝32經由BGA 18至上引腳22的裸 11 露頂表面28合 々入 日具有導電性。封裝32會變成被囊封體26 囊封並且受其保護，囊封體20會增強被安置在晶粒14 之上的封裝32的可靠度。 圖 1 之中 d所示的係具有一被安置在封裝上封裝（PoP)配置 α，封裝36的封裝10，其會使用額外的bga 34。封裝 :6可旎係引腳封裝、陣列封裝、覆晶晶粒、或是被動式組 件。如圖中％ - 不’ 一會.、，呈由BGA 18、上引腳22、以及BGA 34來為封裝36提供導電性。 &所不的係用於製造一堆疊式晶粒配置的半導體封 1〇的第—方法範例中的第一步驟，該封裝包含前面所 述的上引腳22。圖中會形成引腳框38，其包含暫時被連 s引腳22的一提高晶粒座4〇結構，用以形成一上引 腳與提高❹座裝料，讀心該製程來提供結構性支 圖2b ,4不出在下一道步驟中，晶粒μ會使用bga 16 被連接至晶粒12。& . __ ^ 除此之外’如圖所示，BGA 1 8還會被 積在sa粒12之上。晶粒i2會使用bga丄6被連接至晶 ;· 4同日守曰曰粒12係作為未經單體化晶圓形狀中的複數 個晶粒。複數個經單體化切割的晶粒i…晶圓形狀被

連接至複數個晶粒1 2，用α形A、SI rU U z用以形成圖中所示的一晶粒裝配件 42 ° 圖2C顯示出’在下-道步驟中會將包含上引腳22鱼 第二晶粒14的裝配件42連接至提高絲座40的-底表 面。同樣地’圖2c證膏·^描其曰私十Λ 五貫这徒间日日粒座4〇會在該製程期間 在相對於下引卿20的一特玫作罢士七丄 们特殊位置中來支撐裝配件42。於 12 特定的情π Φ，β & 孩等焊球會被回焊。不過，倘若運用金質 凸點的話，便無需進行回焊。 |^| 2d m 所示的係下—道步驟，用以將晶粒1 2焊線連接 至下引腳 20，奸t + 攸而產生焊線24。接著參考圖2e，接著便 g在圖2e Φήί· -以 听不的晶粒12、14以及一部份的提高晶粒座 4〇的上太I 士、 粒 /成—囊封體26，其會以密閉的方式來密封晶 ; Χ及”於晶粒U與14之間的BGA 16、18連接線。 圖2f顯千φ v、出’ *該囊封體位於正確位置處之後，便合 移除提高m 性 。M座40 ’以便為晶粒12、14提供替代的結構 秀為和除提两晶粒座4〇並且分離該等上引腳22， 會使用到一輾給

At ^ 用來移除提高晶粒座40的輾磨製程 化^係本技藝令普遍已知的各種方法’其包含輪輾磨法、 J法_、或疋化學機械研磨（CMP)法。圖2g中的最级 二？顯示出-裸露的表面28，其中會裸露出上引腳22 組件：面以及S曰粒14 ,以供進—步組裝額外的封裝或其它 例中所：二：圖3a’圖中所示的係根據圖2a的實施例範 題-屮…卿框結構38的一部份的俯視圖。引腳框38 顯不出如圖中所示的剖面广 接至！· d伽。 棱间晶粒座40會被連 按主上引腳22。圖ψ鹿；山π 31 著严蝮3““ 腳2〇。圖3b所示的係沿 者虛線3b所獲得之圖中 面圖。同_ 〇 聊框38結構的第一剖 5羡也，&向晶粒座4〇合 中亦顯示出B丨腳2G ^ 接至上⑽22。圖 之圖3,中 。圖3C所示的係沿著虛線3C所獲得 之引腳框結構的第二剖面圖。同樣地，根據 13 Γ360215 前面所述的圖式’圖中亦顯植一 — 小顯不出提向晶粒座40、上引腳22、 以及下引腳20。 圖4a所示的係一谁聂H _ 粒半導體封裝10的俯視圖 的各種維㈣例。為達解釋目的，圖中顯示出晶粒_ Μ 於其中-實施财，最小封裝1Q的尺寸係建議為^ 米（mm)。相應地，針對_ 9 9 … 耵9x9mm的封裝丨〇來說，晶粒14

的最大晶粒尺寸則係建議為5 9 . ^ .L 咬哦局5.2x5.2mm，而針對7x7mm的 隶小封裝10來說，晶粒14的悬大曰物只斗日，乂 的取大日日粒尺寸則係建議為 3.2x3.2mm。在圖4a中所千认者从/ + T所不的貫施例中，寬度46、48、50、 52、以及54分別為26密爾、1G密爾、13密爾、12密爾、 以及15密爾，寬度總共係76密爾〇93mm)。寬度％約等 於76密爾（1.93mm)的相同寬度。寬度58約為％密爾 (1.27叫。寬度7G約為12密爾，其為從該晶粒與引腳框 邊緣至開始出現翻轉彎折的限額。最後，寬度72則約為％ 密爾（_66mm)。 圖4b所示的係沿著虛線4b所獲得之圖中所示之堆 宜式日日粒半導體封裝1 〇的第一剖面圖的各種維度範例。 同樣地’在圖令也會看見寬度46、48、5〇、52、以及M， 它們係對應於圖4a中所示的寬度46、48、5〇、52、以及54。 圖4c所示的係沿著虛線4c所獲得之圖4a中所示之堆 疊式晶粒半導體封裝10的第二剖面圖的各種維度範例。 此圖中同樣顯示出寬度56(其約為76密爾（1.93mm))以及寬 度58(其約為5〇密爾〇 27mm))。從封裝1()底表面至提高 晶粒座40底表面的高度68約為26密爾（66mm)，證實具 14 1*360215 有很小的尚度涵蓋範圍。在圖中所示的實施例中提高晶 粒座40會與水平形成約45度的角度72。 同樣地’再度參考圖4c ’高度60、62、64、以及66 分別為6密爾、8密爾、4密爾、以及8密爾總高度68 係24猞爾（同樣係66mm)。因此，封裝可達成非常小的 又涵蓋範圍。晶粒丨4能夠設置在上引腳内因而可 縮減封裝1 0的總高度涵蓋範圍。

圖5所示的係用於組裝一堆疊式晶粒封纟⑺的方法範 从 的机程圖。该方法會先提供一引腳框（步驟76)。接 ▲者’會將一第一晶粒附著至一第二晶粒(步驟78卜接著， 該第一晶粒會從複數個晶粒中被單體化切割出來（步驟 80)。該等第一晶粒與第二晶粒會被附著至一提高晶粒座(步 驟/2)。該第一晶粒會被焊線連接至-下引腳（步驟84)。 在s亥等第一晶粒與第-a無沾 第一 M粒的一部份上方會形成一囊封體 (^驟86)。最後，便會移除該提高晶粒座以便裸露出該上 引腳與第二晶粒（步驟88)。 冬用封裝1 〇涉及適用於一引腳框封裝的新賴堆疊概 :。因為引腳封裝的成本遠低於和—陣列封裝相關的成 世代料Μ便會比較低廉，且又不會損及新 世代封裝對更南功能與裝置密度的需求。 雖=已經詳細地解釋本發明的一或多個實施例， 不，，Μ本技藝的人士便會明自，在不脫離下面申 利範圍所提出之本發明的益於 寻 修正與調^ 訂，仍可料㈣施例進行 15 B60215 【圖式簡單說明】 圖la所示的係一堆疊式晶粒配置的半導體封裝的一實 施例； 圖lb所示的係一堆疊式晶粒配置的半導體封裝的一額 外實施例； 圖1 c所示的係一堆疊式晶粒配置的半導體封裝的一額 外實施例； 圖Id所示的係一堆疊式晶粒配置的半導體封裝的一額 外實施例； 圖2a所示的係用於製造一堆疊式晶粒配置的半導體封 裝的第一方法範例中的第一步驟； 圖2b所示的係用於製造一堆疊式晶粒配置的半導體封 裝的第一方法範例中的第二步驟； 圖2c所示的係用於製造一堆疊式晶粒配置的半導體封 裝的第一方法範例中的第三步驟； 圖2 d所示的係用於製造一堆疊式晶粒配置的半導體封 裝的第一方法範例中的第四步驟； 圖2 e所示的係用於製造一堆疊式晶粒配置的半導體封 裳的第一方法範例中的第五步驟； 圖2f所示的係用於製造一堆疊式晶粒配置的半導體封 裝的第一方法範例中的第六步驟； 圖2g所示的係用於製造一堆疊式晶粒配置的半導體封 凌的第一方法範例中的第七步驟； 圖3a所不的係一額外實施例範例中的一引腳框結構的 < S ) 16 1360215 团 ·園， 部份的俯視圖； 圖3b所禾的传固,, _ . 糸圖化中所示之引腳框結構 的第一剖 面 圖 I» ·國， C所示的係圖3a中所示之引腳框結構的第二剖 面 圖4a所示的係— 種維度範例； 堆疊式晶粒半導體封裝 的俯視圖的各 的各lUr —μ式晶料導雜封裝的第―别面圖 圖4c所示的係 的各種維度範例；以及 圖5所示的係用 例的流程圖。 堆疊式晶粒半導體封裝的第 剖面圖 於組裝一堆疊式晶粒封裝的一方法範

【主要元件符號說明】 10 半導體封裝 12 晶粒 14 晶粒 16 球柵陣列 18 球柵陣列 20 下引腳結構 22 上引腳結構 24 焊線 26 囊封體 28 表面 17 < S ) 1-360215

30 表面 32 封裝 34 球栅陣列 36 封裝 38 引腳框 40 提南晶粒座 42 晶粒裝配件 44 輾輪 46 寬度 48 寬度 50 寬度 52 寬度 54 寬度 56 寬度 58 寬度 60 1¾度 62 南度 64 南度 66 高度 68 高度 70 寬度 72(圖 4a) 寬度 72(圖 4c) 角度 (s > 18

Claims (1)

1360215 • . ___ · 100年11月4日修正替換頁 十、申請專利範圍： --- 1.一種半導體封裝，其包括： 一引腳框； —上引腳，其係被設置在該引腳框的上方； 第Ba粒，其附著至该上引腳的一下表面，用以提 供從該第一晶粒至該上引腳的導電性； 一第二晶粒，其附著至該第一晶粒；以及 Φ 可移除的提高晶粒座，其設置在該上引腳與第二晶 淖的上方用以在製造期間内暫時性支樓該半導體封裝内 的該等第一晶粒與第二晶粒。 - 2.如申請專利範圍第1項之半導體封裝，其進一步包含 形成在該第二晶粒與上引腳的一部份上方的囊封體，用以 為該半導體封裝内的該等第一晶粒與第二晶粒提供結構性

3·如申請專利範圍第1項之半導體封裝，其中，該第二 晶粒會利用-球格栅陣列（BGA)被附著至該第—晶粒。 4. 如申請專利範圍第丨項之半導體封裝，其中，該第一 晶粒會利用-球格栅陣列（BGA)被附著至該上引聊。 5. 如申請專利範圍帛i項之半導體封裝其中，該上引 :的表面δ周適成用以為被配置成封裝上封裝（PoP)排列的-第二半導體封裝提供導電性。 •如申請專利範圍第5項之半導體封裝，其中，該第 :?=裝進—步包括引腳封裝、陣列封裝、覆晶晶粒 或疋被動式組件0 19 丄.360215

7·—種半導體封裝，其包括： —引腳框； 框-上弓丨腳與提高晶粒座裝配件，其係被設置在該引腳 舍、方’其中，該上引腳與提高晶粒座裝配件的-部份 子移除，用以為一第二半導體封裝提供導電性； —第—晶粒，其會被連接至該上引 配件的—π * 1判/、杈问晶拉座裝 …下表面’用以支樓該半導體封裝内的該第_晶粒； —第二晶粒，其會被連接至該第一晶粒；以及 用以=在該第二晶粒與上引腳的一部份上方的囊封體， 乂為该半導體封裝内的該等第一晶粒 構性支撐。 弟一日日粒提供結 8·如申請專利範圍第7項之半導體封裳，其 日日粒進—步包含陸地格柵陣列（LGA)或是方形扈/ (QFN)封裝。 疋方形扁平無引腳 20 1360215 100年11月4日修正替換頁 從該等複數個晶粒中將該第一晶粒單^ 以及 將該等m與第二晶粒附著至該提高晶粒座結構； 將該第一晶粒線焊連接至該下引腳； 在該等第-晶粒與第二晶粒的一部份上㈣成 體；以及 河 移除該提高晶粒座’以便裸露出該上 _ 的一表面。 一乐—日日粒 J2.如申請專利範圍第"項之製造方法，其中，移除該 提兩晶粒座係利用一輾磨製程來實施。 人 13.如申請專利範圍第12項之製造方法，主 製程進-步包含輪輾磨製程、化二 械研磨(CMP)製程。 …製知、或是化學機 14·如申請專利範圍第"項之製造方法，其中 — 晶粒會利用__球格栅陣列（b g a )被附著至該第二晶:。 15. 如申請專利範圍第u項之製造方法，盆：， 腳的表面會被調適成用以配置成封裝上封裝(p〇p)排;;的— 第一半導體封裝提供導電性。 16. 如申請專利範圍第15項之製造方法 半導體封裝進-步包括引腳封裝、陣列封[、覆曰It 或是被動式組件β 覆日？日日拉、 十一、圖式： 如次頁 21