TWI358120B - Semiconductor chip module and manufacturing method - Google Patents

Description

1358120 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種晶片模組及其製造方法，特別關於 一種半導體晶片模組及其製造方法。 〆 【先前技術】 隨著電子產品以小型化及高效率為導向，在半導體的 技術發展中’係藉由提尚半導體電路之容量及性能，以符 合使用者之需求。因此，多晶片模組（multi-chip module ) 成為近年來研究焦點之一，其係將複數個晶片以堆疊 (stack)封裝方式形成一半導體晶片模組封裝體。藉此， 具有不同功能之晶片可整合至一半導體晶片模組封裝體。 圖1為一種習知具有多.晶片堆疊之半導體晶片模組封 裝體1的示意圖。如圖1所示，半導體晶片模組封裝體1 包含一基板11、一晶片12、一間隔材（spacer ) 13、另一 晶片14、一封膠15及複數導線W。晶片12設置於基板 11上，並藉由導線W打線接合於基板11而電性連接。晶 片14堆疊於晶片12之上，並藉由導線W打線接合於基板 11而電性連接。間隔材13為一基板並設置於兩晶片12及 14之間’間隔材13可將兩晶片12及14電性隔離並使晶 片12保有打線接合的區域。封膠15覆蓋導線W以保護導 線W。

• 晶片12及14係使用打線接合的方式電性連接並進行 堆疊。然而，打線設備（bonder )的體積較大以及導線W 1358120 的設置需有一定的高度及距離，故需使用間隔材13來增 加晶片12及14之間的尚度及距離’以利打線設備的移動 及導線W的設置，但也因此降低了半導體晶月模組封裝體 1的集積度（integration )。除此之外，打線設備進行打線 接合時，晶片12及14會承受打線的力量，故晶片12及 14的厚度不能太薄以避免損壞（例如晶片的厚度不能小於 50微米），因而無法進一步縮減半導體晶片模組封裝體1 的堆疊尺寸。 再者，由於晶片12及晶片14是使用打線接合方式電 性連接，故晶片12及14需在堆疊後，才能進行打線接合 以電性連接於基板11，並無法分別打線接合於基板11上 再進行堆疊，因而降、低製程的適應性（adaptability )且延 長了製程的時間。此外，打線接合的方式亦容易由於導線 斷裂而損壞產品，以致降低產品的良率及可靠度。 因此，如何提供一種半導體晶片模組，能夠提供另一 種半導體晶片堆疊的方式，而更能縮小尺寸、增加製程的 適應性、提高產品的良率及可靠度，實為當前重要課題之 【發明内容】 有鑑於上述課題，本發明之目的為提供一種能縮小尺 寸、增加製程的適應性、提高產品的良率及可靠度的半導 體晶片模組及其製造方法。 為達上述目的，依本發明之一種半導體晶片模組包含 覆晶單元以及一第二覆晶單元。第-覆晶單元-有 〜3^晶狀1—玻璃“板，第—晶片覆晶接合於第 4:電路？。第二覆晶單元具有〜第二晶片及-第二: 曰:路板，弟二晶片覆晶接合於第二玻 日曰早兀與第二覆晶單元相互貼合。 弟设 依本發明之〜種半導體晶片模 牵s D〇 厚度係小於100微米。 、、 復日日早元的總 依本發明之-種半導體晶片模址更包 板’第—覆晶單元及第二覆晶單元i模組二電路 =路:第-玻璃電路板及第二玻璃電:二連 電路板。 只負莖直模組 為達上述目的’依本發明之一種半導體曰 造方法，包含以覆晶接合方式將一第 ：片拉紐的製 第一破璃電路板；以覆晶接合方式將^二:性連接於-於一第二玻璃電路板；貼合m單C性連接 兀，以及減薄第一晶片、或第二曰卑〜覆晶單 或第二玻璃電路板。 5 破螭電路板、 承上所述，依本發明之半 係f由將多個覆晶單元相互姑合，I覆晶單造方法 由復晶接合而與玻璃電路板電性連接。由於_片是藉 並非以打線接合方式進行電性連結肋互_ ^的晶片 間不需外加間隔材，進而能縮小堆疊尺寸。：且：晶片之 晶單元可分別製造再相互堆疊，而能增加製程的由=覆 此外’覆晶單元的結構強度較打線接合更高，有產口 1358120 的良率及可靠度之提升。此外，覆晶單元所具有之玻璃電 路板及晶片，由於非使用打線接合，故可以經過加工，例 如減薄而縮小厚度，使得覆晶單元的總厚度可小於100微 米，進而大幅降低堆疊尺寸並提升集積度。此外，藉由本 發明之覆晶單元實質垂直設置於模組電路板，而較習知水 平設置於模組電路板之方式更能降低堆疊尺寸並提升集 積度。 【實施方式】 以下將參照相關圖式，說明依本發明較佳實施例之半 導體晶片模組及其製造方法，其中相同的元件將以相同的 參照符號加以說明。 圖2A為本發明較佳實施例之半導體晶片模組2的示 意圖，半導體晶片模組2包含一第一覆晶單元F1及一第 二覆晶單元F2。 第一覆晶單元F1具有一第一晶片F11及一第一玻璃 電路板F12,第一晶片F11覆晶接合於第一玻璃電路板 F12。第二覆晶單元F2係具有一第二晶片F21及一第二玻 璃電路板F22，第二晶片F21覆晶接合於第二玻璃電路板 F22。第一覆晶單元F1與第二覆晶單元F2相互貼合，例 如可藉由黏合的方式貼合。 在本實施例中，第一晶片F11及/或第二晶片F21可為 一裸晶，且第一晶片F11及/或第二晶片F21可為一記憶體 晶片（Memory Chip )、或一處理器晶片、或一繪圖處理晶 1358120 片、或一影音處理晶片、或一特殊應用晶片（ASIC )、或 一通訊處理晶片。另外，本實施例不限制第一晶片F11及 第二晶片F21之數量，可為一個或為多個，並且多個第一 晶片F11或第二晶片F21可為一多核心中央處理單元 (Multi-core CPU )。 第一玻璃電路板F12與第二玻璃電路板F22是於玻璃 板上形成電路層5由於玻璃材質的熱膨服係數與晶片 F11、F21相近，因此較不用去考慮製程或環境之溫度變化 ^ 所造之熱應力影響。另外，由於玻璃板的平整度高（接近 晶圓等級），優於陶瓷基板、金屬基板或樹脂基板，.因此 採用黃光製程時，所形成的電路圖案的精度較高，且電路 層上的接合墊之間或導線之間的距離（line space ).，可以 小至15微米。再者，玻璃的導熱也比陶瓷或樹脂來得好， 可幫助晶片Fll、F21的散熱。再加上，玻璃是透明材質， 正面反面均可使用，並且光線可穿過，有助於晶片· F11、 φ F21後續的電性修補製程（例如雷射銲接）。 本實施例之覆晶單元F1及F2可具有多種貼合的態 樣，例如在本實施例中，第一覆晶單元F1與第二覆晶單 元F2可藉由第一晶片F11與第二玻璃電路板F22相互貼 ^ 合、或藉由第二晶片F21與第一玻璃電路板F12.相互貼 合，於此係以第一晶片F11與第二玻璃電路板F22利用黏 著膠（圖中未示）相互貼合為例。 另外，如圖2B所示的半導體晶片模組2a，與半導體 晶片模組2不同的是，兩覆晶單元F1及F2是藉由第一晶 片F11歲常— ΰ Τ79Ί、弟二玻璃電路板F22相互貼合，以及藉由第二晶 /] ΓΖ 1 ife L ^ 一曰片/、弟一玻璃電路板F12相互貼合。更細節地說，第 相：設的非主動表面與第二玻璃電路板们2之—表面 非主並貼合，較佳為平行貼合設置；第二晶片F21的 人，康^面與第一破璃電路板F12之—表面相對設置並貼 口 1 乂仏為平行貼合設置。 另夕k 曰片γ 如圖2C所示的半導體晶片模組2b，鱼半導體 :二不同的是，兩覆晶單元F1及F2是藉由第-晶 晶片模級相互貼合。如圖2D所示的半導體 F12盥宽/设日日單兀F1及F2是藉由第一玻璃電路板 〜玻璃電路板F22相互貼合。 了】夕卜 a μ ...，如圖2Ε所示的半導體晶片模組2d，盥半導體 晶片扠級2 从3 . 干令筱 一玻璃♦不同的疋，第二玻璃電路板F22之厚度小於第 過減薄ί:板而F1!’:厚度’由於第二玻璃電路板F22有經 王 弟—破璃電路板F12,未經過減薄製程，故 电路板F22之厚度小於第一玻璃電路板F12,之厚 度。 _圖3顯不本發明另—實施態樣的覆晶單元覆晶單 :F3可為第一覆晶單元幻或第二覆晶單元μ的變化態 羡。覆晶早凡F3包含多個晶片F31及一玻璃電路板F32， ，等晶i_F31均覆晶接合於玻璃電路板阳。特別的 疋復曰曰單兀F3更可包含—平坦化層阳，其係設置於玻 离包路板F32上，以及晶片ρ3ΐ的周緣，平坦化層ρ33並 連結b日片F31與破璃電路板F32。平坦化層们3可與晶片 10 1358120 F31的上表面齊平或不齊平。平坦化層F33可有助於晶片 F3 1之加工’例如在該等晶片F31或玻璃電路板P'32減薄 的製程中，平坦化層F33可提供晶片F31及玻璃電路板F32 支撐或緩衝的力量，有助於利用機械研磨或化學機械研磨 (CMP)來減薄玻璃電路板F32時，避免傷害晶片F31或 使玻璃電路板F32裂開。 平坦化層F33可例如由樹脂形成，其中可包含光固化 樹脂、熱固化樹脂、冷卻固化樹脂或其他高分子材料。進 行減薄製程時’該等晶片F31可與平坦化層F33 —同被研 磨或蝕刻減薄。在減薄後，晶片F31及玻璃電路板F32的 總厚度可小於100微米，較佳則可為介於2〇〜δ〇微米。 凊參照圖4Α所示，本發明另—較佳實施例之半導體 晶片模組4包含複數個覆晶單元F4及—模組電路板41。 該等覆晶單元F4之兩相鄰的覆晶單元以例如為一第—覆 晶單元及一第二覆晶單元。各覆晶單元F4具有至少 片F41及一玻璃電路板]p42，至少—曰 日日 於破璃電路板F42上，於此是以一晶片

:路板F42為例。各覆晶單元F4相互貼合，例如2 F者層相互貼合，財實施般以晶片F 4丨與玻璃 。相互貼合為例。當然，覆晶單元F4 勺包反 ^圖2E的貼合態樣。模红電板4 了匕3圖2B 或石英、或金屬、或樹月旨、或高分子^貝:包切t :如為玻璃電路板、樹脂電路板 電:、陶：’亚可 软性带处， 瓦电路板、導雷靼+ 板，於此模組電路板41是以坡壤電路板為例 1358120 覆晶單元F 4與桓細命^ 中，覆晶單元F4可藉由叫板41電性連接。在本實施例 組電路板41電性連接=電材料42或—導電元件與模 + 材料42可例如為一導電膏、 或一導電膠、或一導雷Λ 尾（Conductive Bump)、或一坦 料（Solder)，本實施例係 1 J係Μ導電材料42為 導電 料42係以焊料為例，煜 屯何 坏枓例如為錫膏。另外，導電元件 可例如為一導線或一敕性+ f电路板，其中軟性電路板可包含 一覆晶溥膜（C0F )封梦处 装、，，。構或一膠帶自動接合（TAB ) 封裝結構m料刷電路（Fpc)。 覆晶卓元F4是以邊续（」 ,, 緣（edge)而表面接合於模組電路 板。错由表面接合，玻璃電路板H2上 =電路板41上之電路層以性連接路夢 由電路層CUC2與模組電路㈣電性連接。 错 實質垂吉之覆日日早兀F4之玻璃電路板F42係 每貝：直杈組電路板41，與習知 度。其中. 具、且4的尺寸亚提高其集積 表示依實 甩才反F42係貫質垂直模組電路板41是 時可容:=設置電路板F42於模組電路板41 外， 〜有衣私上的決差，故以實質垂直來声__。 % :電路板F42可先藉由膠體而將邊緣黏合二組電 柯科0 ^以協助定位並提升結構強度，然後才利用導恭 讀^行玻璃電路板F42及模組電路板41的電性連. h照圖4B所示’其係顯示另一態樣之半導體晶片 ’與半導體晶片模組4.不同的是，半導體晶片模組 12 ^58120 之破料路板F4r厚之玻璃電路板州’較其他覆晶單元η 製程，而玻璃電路^ 璃電路板1742’是未經過減薄 電路板F42、F42，=4=r^’又或者是玻璃 相同。另外，半導^曰 是減薄後的厚度不 f助基板B1貼合於-覆晶單元F4之晶片F41，辅反m ’ Μ可例如為一無電路層的基板或一玻璃片 如的厚度可大於破璃電路板F42。玻^路板輔场基板 請參照圖5所示，其係顯示半導體晶片模組 楦片模組之態樣，其係包含複數個覆晶單元f5 L 且电路板51且覆晶單兀F5與模組電路板$ 接。其中，覆晶單元F5之拮術牲外办、， 兔〖生連 相同，故不再贅过 / 與所述之覆晶軍元F4 &Π故不再贅述，亚且由於圖式比例的_，圖 導電凸塊於晶片F51與玻璃電路板收之二 略板5!具有-電路層C3,電路 杈、、且电 挪⑶、一電源匯流排。32、一定料匯流 一排C34。當然，於此僅為舉 ^控制 其他匯流:或其他訊號走線-路二二 辨⑶、定址匯流排C33及控制匯流排匯流 請參照圖，，其係顯示另'態樣之半導體晶片模 =，其係包含複數個覆晶單元F6、—模.組電路板Μ及 :路板63。其中，覆晶單元F6與模組電路板61之技術 '散與上述貫施例之覆晶單元F5及模組電路板Η相同， 故不再贅述。特別的是，本實施例之模組電路板 於電路板63之一表面631，且與電路板63之反 61連結 電性連接。本實施例是藉由模組電路板61將覆日^層C4 模址化，並應用於電路板63，半導體晶片桓设日日早兀F6 一超高容量的.快閃記憶體裝置。在本實施例中，可為 托之.玻璃電路板F62與電路板63的主要平面餘=晶單元 =設置，而能縮小半導體晶片模“的尺寸二二H 度。另外，本實施例之半導體晶片模文= 板61設置於雷故化α上 人拉組電路 可以且有複板63為例’當然，半導體晶片模組6也 級電路板61皆@ 电路扳63，且各模 $與複數個覆晶單元F6電性連接。 圖7 ”、、未發明較佳實施之— 造方法的流程Η # “ 裡千導體曰曰片模組之製 圖’其中包含步驟SOI至步驟s〇4 , _ 例之製造方法k制“ ^驟SG4。本實施 ' ^ 疋衣坆圖2A至圖2E所示之半導髀曰ΰ y 版2〜2d為例，以下請同 =曰曰片桓 明製造方法。 口 ZA主圖2E及圖7以說 步騾SO!為以覆晶接合方式將至少— 性連接於1〜玻璃f路板F12。 0^Fllt 步驟S〇2為以覆 入 性連接於一第/至少—第二晶片F21電 運接t弟二玻璃電路板F22。

步雜SG3為貼合第—晶片F 輿第二晶片t 5第—玻璃電路板F12 或弟-'玻坤電路板F22。 步驊S〇4為減薄第一晶片、或 電路板、或第二玻璃電路板。W 4 1第一玻璃 14 °^0 〜本實施例之製造方法的步驟SOI〜S03已於前述實施例 、月半導體晶月模組2〜2d時一併敘明’故於此不再贅述。 步驟S04則於後詳述。 圖.8A至圖8G頒不本發明較佳實施例之—種半導體晶 片模組之另一製造方法的流程。如圖8A所示，首先，以 覆晶接合方式將至少一第一晶片F71電性連接於一第一玻 噚電路板F72。本實施例是以複數個第一晶片F71覆晶接 合至破璃電路板F72為例。然後，形成一平坦化層F73於 第一晶片F71之周緣。平坦化層F73係設置於第一玻璃電 路板F72上，以及第一晶片F71的周緣，並連結該等第— 晶片F71及第一玻璃電路板F7>。平坦化層F73可助於第 曰曰片F71或弟一玻璃電路板卩72之減薄加工。需注意的 疋，平坦化層F73的設置與否可依據需求而實施或省略。 、如圖8B所示，製造方法更包含減薄第一晶片F71。藉 ^減薄第一晶片F71的非主動表面，可使第一晶片 厚度γ、於50微米，較佳為介於1〇微米至4()微米。減薄 方式可例如研磨（包含化學機械研磨或機械研磨）、敛刻 或拋光。其中，由於玻璃電路板F72上設置有複數第〜晶 片F71 口此，進行減薄製程時即可同時減薄該等第〜晶 片F71此外，平坦化層F73可提供晶片F71及玻璃 板F72支撐或緩療 兒峪 支衝的力里，有助於避免’減薄製程傷害晶 F71或使玻璃電政妃列0日 日月 兔路板F72裂開。減薄後，較佳者為平垣 層F73與第一晶片ρ7ΐ的上表面齊平。需注意的是， 步驟也是可以在無平坦化層⑺的情況下實施的。另外專 15 ^58120 減薄步驟可依據需求而實施或省略。 如圖8C所示，製造方法更包含黏合一輔助基板52於 該等第一晶片F71，圖8C中顯示的第一晶片F71與第一 - 破璃電路板F72為圖8B所示的第一晶片F71蛊坌、丄士 '、不〜玻璃 . 電路板F72經過翻轉。在本實施例中，輔助基板旮2可作 為第—晶片F71及第一玻璃電路板F72的載板，於此並不 限於輔助基板B2的種類及材質，例如可選用易脫離可 透光、絕緣或導電的基板。需注意者’此步驟可化4 _ %據需求 - 而實施或省略。 如圖8D所示，製造方法更包含減薄第一坡璃恭 ’免路板 F72。藉由辅助基板B2的支持，可有助於減薄第一破璃恭 路板F72，並有助於避免第一玻璃電路板F72裂開戈損壞· 第一晶片F71。當然，第一玻璃電路板F72亦可在無辅助 基板B2的情況下進行減薄。在本實施例中，減薄後，第 一晶片F71及第一玻璃電路板F72的總厚度可小於微 米，較佳可介於20微米至80微米之間。另外，減薄第一 玻璃電路板F72之步驟可依據需求而實施或省略。 如圖8E所示，製造方法更包含以覆晶接合方式將至 少一第二晶月F81電性連接於一第二玻璃電路板F82,並 包含減薄第二晶片F81。需注意者，減薄第二晶片观可 依據需求而實施或省略。另外，製造方法更包含形成-平 坦化層F83於第二破續電路板ρ82上，平垣 3 減薄第二^ F81^形成。此外’製造方法更包含貼合 第二晶片州及第1續電路板⑺。 16 F82如圖8F所示，製造方法更包含減薄第二玻璃電路板 〇 。、第—晶片F71、第一玻璃電路板F72與輔助基板B2 $作為第二晶片F81及第二玻璃電路板F82的載板。藉由 持曰片F71、第一玻璃電路板F72與，甫助基板B2的支 :可有助於減薄第二玻璃電路板F82，並有助於避免第 玻掏电路板F82裂開或損壞第二晶片F81。當然，第二 坡璃電路板F82亦可在第二晶片F81連結第一玻璃電路板 F7i之珂，就先進行減薄。藉由減薄，第二晶片F81及第 二玻璃電路板F82的厚度可小於1〇〇微米，較佳為介於2〇 微米至80微米之間。另外，本實施例之製造方法亦可視 實際產品需求而包含移除辅助基板B2，例如於複數個晶片 與玻璃電路板已完成相互貼合後，不需再進行減薄製程 時，即可移除輔助基板B2。 再者，本實施例之製造方法亦可包含切割第一破璃電 路板F72及第一玻璃電路板F82，以形成複數個半導體晶 片模組7，如圖8G所示。例如依據各第一晶片F71或第 二晶片F81來進行切割，其中各第一晶片F71及各第二晶 片F81可排列整齊以方便切割，切割完即可形成四個半導 體晶片模組7以提供後續的應用，切割後的各半導體晶片 模組7可包含至少一第一晶片F71、部分的第一玻璃電路 板F72、至少一第一晶片F81及部分的第二破璃電路板 F82。其中，第一晶片F71及第一玻璃電路板F72可稱為 第一覆晶單元F7，第二晶片F81及第二玻璃電路板pm 可·稱為第二覆晶單元F8。 17 另外’本實施例之製造方法亦可包含將第一玻 板阳及第二玻璃電路板F82電性連接於—模組電路板略 另外，本貫施例：製造方法亦可以表面接合方式將第 5离電路板F72及第二玻璃電路板殿板垂直設置於模f 路板:由於此製造方法已-併詳述於上述實施例，故^ 不再資述。 綜上所述，依本發明之半導體晶片模組及其製造 係藉由將多個覆晶單元相互貼合，且覆晶單元的晶 由覆晶接合而與玻璃電路板電性連接。由於本發明的晶61 並非使用打線接合方式進行電性連結並相互堆最，故曰曰 之間不需間隔材，進而能縮小堆疊尺寸。並且：於各；晶 Μ可分別製造再相互堆疊’而能增加製程的適應性。此 外，覆晶單兀的結構強度較打線接合更高，有助於產。 良率及可靠度之提升。此外，覆晶單元所具有之玻璃^ 板及晶片，由於非使用打線接合，故可以經過加工，例如 減薄而縮小厚度，使得覆晶單元的總厚度可小於ι〇 求，進而大幅降低堆疊尺寸並提升集積度。此外，藉 發明之覆晶單it實質垂直設置於·電路板，而較^知水 平設置於模組電路板之方式更能降低堆疊尺寸並提升集 積度。 以上所述僅為舉例性，而非為限制性者。任何未脫離 本發明之精神與範疇，而對其進行之等效修改或變更，均 應包含於後附之申請專利範圍中。 1358120 【圖式簡單說明】 圖1為一種習知使用打線接合的半導體晶片模組的不 意圖； 圖2A至圖2D為依據本發明一較佳實施例之半導體晶 片模組的覆晶單元具有不同貼合態樣的示意圖； 圖2E為依據本發明一較佳實施例之半導體晶片模組 具有不同厚度之玻璃電路板的示意圖； 圖3為依據本發明一較佳實施例之半導體晶片模組具 有平坦化層的示意圖； 圖4 A、圖4B及圖5為依據本發明一較佳實施例之半 導體晶片模組之覆晶單元與一模組電路板電性連接之不 同態樣的示意圖； 圖6為依據本發明一較佳實施例之半導體晶片模組之 模組電路板與一電路板電性連接的示意圖； 圖7為依據本發明一較佳實施例之半導體晶片模組之 製造方法的流程圖；以及 圖8A至圖8G為依據本發明一較佳實施例之半導體晶 片模組之被造方法的示意圖。 【主要元件符號說明】 I :半導體晶片模組封裝體 II :基板 12、14、F31、F41、F51 ' F61 :晶片 13 ·間隔材 19 1358120 15 :封膠 2、2a〜2d、4、4a、5、6、7 :半導體晶片模組 41、51、61 :模組電路板 42 :導電材料 63 :電路板 631 :表面

Bl、B2 :輔助基板

Cl、C2、C3、C4 :電路層 • C31 :資料匯流排 C32 :電源匯流排 C33 :定址匯流排 C34 :控制匯流排 FI、FI’、F7 :第一覆晶單元 Fll、F71 :第一晶片 F12、F12’、F72 :第一玻璃電路板 I F2、F8 :第二覆晶單元 F21、F81 :第二晶片 F22、F82 :第二玻璃電路板 • F3、F4、F4’、F5、F6 :覆晶單元 ' F32、F42、F42’、F52、F62 :玻璃電路板 F33、F73、F83 :平坦化層 S01〜S04:半導體晶片模組之製造方法的步驟 W :導線 ' . 20

Claims (1)

1358120 十、申請專利範圍： 1、一種半導體晶片模組，包含： β 一第一覆晶單元，具有一第一晶片及一第一玻璃電路 板，該第一晶片覆晶接合於該第一玻璃電路板；以 及 ' 一第二覆晶單元，具有一第二晶片及一第二玻璃電路 板，該第二晶片覆晶接合於該第二玻璃電路板，該 第一覆晶單元與該第二覆晶單元相互貼合。 • 2、如申請專利範圍第1項所述之半導體晶片模組，其中 該第一覆晶單元與該第二覆晶單元係藉由該第一晶片 與該弟二晶片相互貼合。 3、如申請專利範圍第1項所述之半導體晶片模組，其中 該第一覆晶單元與該第二覆晶單元係藉由該第一晶片 與該第二玻璃電路板相互貼合、或藉由該第二晶片與 該第一玻璃電路板相互貼合。 _ 4、如申請專利範圍第1項所述之半導體晶片模組，其中 該第一覆晶單元與該第二覆晶單元係藉由該第一玻璃 電路板與該第二玻璃電路板相互貼合。 ‘ 5、如申請專利範圍第1項所述之半導體晶片模組，其中 '該第一覆晶單元更具有一平坦化層’設置於該第一晶 片之周緣。 6、 如申請專利範圍第1項所述之半導體晶片模組，其中 該第一覆晶單元的總厚度係小於1〇〇微米。 7、 如申請專利範圍第1項所述之半導體晶片模組，其中 21 1358120 ‘ 該第二玻璃電路板之厚度小於該第一玻璃電路板之厚 • 度。 8、 如申請專利範圍第1項所述之半導體晶片模組，其中 該第一晶片及/或該第二晶片為一裸晶。 9、 如申請專利範圍第1項所述之半導體晶片模組，其中 _ 該第一晶片及/或該第二晶片為一記憶體晶片、或一處 理器晶片、或一繪圖處理晶片、或一影音處理晶片、 或一特殊應用晶片、或一通訊處理晶片。 • 10、如申請專利範圍第1項所述之半導體晶片模組，更包 含： 一模組電路板，該第一覆晶單元及該第二覆晶單元與 該模組電路板電性連接。 11、如申請專利範圍第10項所述之半導體晶片模組，其 中該模組電路板之材質包含玻璃、或石英、或金屬、 或樹脂、或高分子材料、或陶瓷。 _ 12、如申請專利範圍第10項所述之半導體晶片模組，其 中該模組電路板具有一電路層，該電路層包含一資料 匯流排、或一電源匯流排、或一定址匯流排、或一控 制匯流排。 ~ 13、如申請專利範圍第10項所述之半導體晶片模組，其 中該第一覆晶單元或該第二覆晶單元藉由一導電元 件或一導電材料與該模組電路板電性連接。 14、如申請專利範圍第13項所述之半導體晶片模組，其 中該導電元件為一導線或一軟性電路板，該導電材料 22 1358120 為一導電膏、或一導電膠、或一導電凸塊.、或一焊料。 15、 如申請專利範圍第10項所述之半導體晶片模組，其 中該第一玻璃電路板及該第二玻璃電路板係實質垂 直該模組電路板。 16、 如申請專利範圍第15項所述之半導體晶片模組，更 包含： 一電路板，該模組電路板連結於該電路板之一表面。 17、 如申請專利範圍第16項所述之半導體晶片模組，其 中該第一玻璃電路板及該第二玻璃電路板與該電路 板實質平行設置。 18、 一種半導體晶·片模組的製造方法，包含： 以覆晶接合方式將至少一第一晶片電性連接於一第一 玻璃電路板； 以覆晶接合方式將至少一第二晶片電性連接於一第二 玻璃電路板； — 貼合該第一晶片或該第一玻璃電路板與該第二晶片或 該第二玻璃電路板；以及 減薄該第一晶片、或該第二晶片、或該第一玻璃電路 板、或該第二玻璃電路板。 23