TWI358111B - Crack resistant semiconductor package and method o - Google Patents

Description

1358111

九、發明說明： 【發明所屬之技術領域】 本發明關於一種半導體封裝件及其 是有關於一種主要可避免例如破裂或局 在封裳件内擴展之新的半導體封裝件。 【先前技術】 具有許多電子裝置整合於單一基材 行各種操作。為了達成這個目的，係使 方法’以及將半導體元件中的每個元件 小尺寸的元件。 藉由研發半導體元件的封裝技術可 量的半導體系統。為了滿足市場需求， 由打線接合連接（wire bonding)轉變為 覆晶接合連接（flip-chip bumping)。 再者，已經有一種可藉由降低封裝 子應用裝置大小以完成晶圓級半導體封 繪示半導體封裝件100，此半導體封裝 導逋晶片完成晶圓級封裝後係被個別地 元120係形成於半導體基材110上。積 電極端125係電性連接於重佈導$ conductive Uyer)140 的一端。重佈導電 數層介電詹130與132而部分露出的— 下層金屬層150以及焊料凸塊160，以 製造方法，且特別 部裂片之物理缺陷 的半導體元件能進 用各種高科技製造 微型化以發展出更 提供高積體與高容 半導體封裝技術已 能實現晶片尺寸之 面積而減少每個電 裝的方法。第1圖 件1 0 0在複數個半 隔開。積體電路單 體電路單元120之 !：層（redistribution 層140具有藉由複 端，並電性連接至 作為連接外部之電 1358111

極端。 因為半導體元件已朝向輕、薄、短、小發 半導體晶片或半導體封裝件以非常小的尺寸加 厚度形成時’會因機械碰撞而其變得易碎。 明確來說，當半導體封裝件以晶圓級製造 如第1圖之個別封裝件時，諸如細微破裂17〇 172之物理缺陷或失敗可能在切割線X附近生 這種缺陷报可能在後續製程之半導體晶片 幅降低半導體晶片或半導體封裝件之結構穩定 有個嚴重的問題就是結構缺陷的擴展會導致半 法操作。 明確來說，於晶圓級半導體封裝件中，當 配置在諸如印刷電路板(PCB)之外部基材上時 片之背面可被暴露出。接著，當進行機械衝擊 或物理衝擊測試時’因為半導體晶片的邊緣部 以增加破裂或局部裂片的可能性。 半導體曰曰片或半導體封裝件之機械或結構 晶圓級封裝製程的可靠度，Μ為半導體元件 薄、短、小過程中的一種阻礙。 2本發明提供一種新的半導顔 抵抗内部嫩# Μ 、陷或外部衝擊之高結構 ；^發明Ε 一目的在提供一種製违 展，所以當 上非常薄的 且被分割成 或局部裂片 故。 中擴展而大 性。再者， 導體元件無 半導體晶片 ’半導體晶 之掉落測試 分易碎，所 缺陷降低了 在發展輕、 ，其具有可 0 半導體封裝 6 1358111 件的方法，其避免諸如破裂之缺陷擴展並且能石 本發明的其他目的與特徵將於下文中闡述 根據本發明的一個態樣，本發明提供一種 導體封裝件，包含：一半導體基材，具有一積韻 以及一破裂擴展防止單元（crack-propagation • unit)，該破裂擴展防止單元至少部分形成在該 之該積體電路單元的周圍，並以與該半導體基 之一非均質材料（heterogeneous material)所填充 ® .藉由以該非均質材料填充垂直穿透該半導 溝槽而形成該破裂擴展防止單元，其中該非均 該半導體基材材料相異。再者，該溝槽可沿著 材之積體電路單元的周圍以封閉曲線或封閉 成’其可具有規則的剖面結構或可在垂直面有 再者’可形成該破裂擴展防止單元以部分覆蓋 單元之邊緣部分，而部分保護該積體電路單元 根據本發明的另一個態樣，本發明提供一 • 體封裝件的方法，包含下列步驟：至少部分形 該半導體基材之該積體電路單元的周圍；以及 趙基材材料柏1 > , 相異之一非均質材料填充該溝槽。 可利用乾式钱刻、濕式蝕刻或藉由部分切 • 基材而在該丰違 卞等體基材上形成該溝槽。較佳地 溝槽中的該非, 择均質材料係與該半導體基材材料 係數、張力與斑从 黏性之物理或機械特性上相異， 料例如為環氧樹月旨（ep〇xyresin)。 爱保抗衝擊。 〇 防破裂的半 電路單元； preventing 半導體基材 材材料相異 ► ° 體基材之一 質材料係與 該半導體基 多角形狀形 不同寬度。 該積體電路 〇 種製造半導 成一溝槽於 以與該半導 割該半導體 ’填充在該 在諸如彈性 該非均質材 7 在填充溝槽之後，可，笔71_ φ ^ , 了薄化該半導體基材的底表面 出一破裂擴展防止單元並減 减少封裝件的整體厚度。 根據本發明的另一個能 態樣，本發明提供一種半導 裝件，包含：一半導趙某从 椅’包含一積體電路單元； 一破裂擴展防止單元，其中分# Μ 、 該破裂擴展防止單元係用 出該半導體基材之該積體電 _ 電路早疋以及覆蓋該半導體 之該側邊與底表面，此外 通 卜係利用與該半導體基材材料 之一非均質材料填充該破 供凡通破裂擴展防止單元。 根據本發明的另一個能样 1固I、樣，本發明提供一種製造 體封裝件的方法，包含. _ .形成一溝槽於該半導體基材 個早兀疋件的切割線周圍， +導體基材包含複數個 電路單兀’薄化該半導體 &材之該底表面以露出該溝 施加與該半導體基材材料 卄相異的一非均質材料至該半 基材的底表面與該溝槽； 以及切割該半導體基材成每 體電路單元。 較佳地，於具有積體雷 菔電路單疋之半導體基材的表 附一支持構件之後，可泽丨丨田ix* 和用抛光該半導體基材之其他 以薄化該半導體基材。該 X方法更包含在切割該半導體 之前’利用薄化該半導體臬 瓶暴材之底表面以移除形成在 導體基材之底表面的材料。 明碟來說，根據本發明之晶圓級半導體封裝件可 該半導體封裝件的結構與機械密度與耐久性，並大幅 產品的可靠性。再者1的半導體封裝件可免於 (wrapping)’使得此封裝件可在後續諸如固定封裝件 以露 體封 以及 以露 基材 相異 半導 之每 積體 槽； 導體 個積 面貼 表面 基材 該半 改良 改善 捲曲 之製 8 p358111 程中輕易攜帶，以增加產率以及一般可減少製造成本。再 者，可改善易碎材料的抗衝擊性，使得在封裝製程中可使 用各種材料。 【實施方式】 本發明將配合後附的圖式做詳細的闡述，圖式係繪示 出本發明的較佳實施例。

在根據本發明的半導體封裝件中，具體來說為晶圓級 半導體封裝件，具有一種破裂擴展防止單元，用以避免例 如破裂的物理缺陷朝向半導體晶片的内部擴展，該方法利 用形成一溝槽或一深溝圍繞半導體晶片之接近劃線道的外 緣而當作切割部（sawing part)，以切割個別的半導體晶片 單元，以及以諸如環氧樹脂之樹脂填充該溝槽或深溝的内 部，使得可改進該半導體封裝件的防衝擊能力。

因此，當進行切割或分隔製程以在晶圓級半導體封裝 製程中隔開個別的半導體晶片時，雖然有細微的破裂或部 分裂片發生，但是可大幅避免此缺陷在後續製程中的擴 展。再者，因為避免了破裂或部分裂片路徑，半導體晶片 或半導體封裝件可在製程進行、機械撞擊測試或使用者使 用時免於受損。還有，因為改進了半導體元件對機械衝擊 的耐久性，所以產品的可靠度也獲得顯著改善。 第2圖係根據本發明實施例之半導體封裝件200的剖 面圖。 半導體基材210係電性連接至積體電路單元220的電 9 ^358111 極端225以及焊料凸塊260，與後製程之外部電路連接， 其中在半導體製造的前製程中形成之積體電路單元220包 含例如電晶體或電極連線之各種電路元件。 焊料凸塊260係形成在與電極端2 25相異的位置上且 穿過重佈導電層240。重佈導電層240係以複數層介電層 230與232所覆蓋，以與外界隔離。下層金屬層250係形 成在焊料凸塊260與重佈導電層240之間，以改善焊料凸 塊260的接合性。

在重佈導電層與每個半導體晶片之焊料凸塊同時以晶 圓級形成之後，可分割半導體封裝件成個別的半導體晶片 單元。為了避免在半導體晶片單元之分割製程時發生諸如 破裂之缺陷的擴展，可在半導體封裝件之積體電路單元 220外側形成填充單元，也就是破裂擴展防止單元270,其 中該單元係至少部分穿過半導體基材2 1 0。

藉由至少部分或整個穿過該半導體基材210形成之一 溝槽，並以與該半導體基材210相異之一非均質材料填充 該溝槽而完成該破裂擴展防止單元270。該破裂擴展防止 單元270可沿著積體電路220之周圍附近的半導體晶片邊 緣而部分形成在積體電路單元220的周圍，或其可以封閉 形狀形成，如第3圖所示。封閉形狀的破裂擴展防止單元 2 70與形成在半導體基材210之邊緣的深溝形狀類似。 較佳地，可以與半導體基材210相異的材料填充該破 裂擴展防止單元270。明確來說，該材料在物理或機械特 性上與半導體基材210之材料相異，且該材料相較於半導 10 1358111

體基材210材料，具有優異的彈性、黏性與抗脆 有對外部撞擊之高抵抗性以及對諸如破裂之缺陷 性。為達成此目的，可填充諸如樹脂的高分子物 體基材210之溝槽結構中。本發明並不限制用於 擴展防止單元270之溝槽結構内部的材料種類， 地可使用依照半導體封裝製程特性之模材（mold 以填充溝槽。 再者，較佳地係使用與半導體基材210在熱 上相異的材料於破裂擴展防止單元270的材料中 因相對基材之熱壓力而產生的變形，並可當作防 之缓衝。為了此目的，破裂擴展防止單元270所 料可為具有可吸收機械撞擊之物理特性的第一物 熱膨脹係數與半導體基材210相同或相似之第二 外，可以各種具有不同物理特性的物質或合成物 擴展防.止單元270之溝槽内部。 破裂擴展防止單元270垂直穿過半導體基枋 部分延伸在半導體基材210之上表面，以當作可 層一側的保護層272，該薄膜層包含重佈導電層 電層230與232，這些層成為積體電路220之邊 上層區域。可如後附圖式般改變破裂擴展防止單 形狀。 在第2圖中，破裂擴展防止單元270在半導韻 的背面露出。即使溝槽並未完全穿透半導體基材 是藉由以半導體基材210之厚度方向部分形成溝 性，以具 有高耐久 質於半導 填充破裂 但是較佳 material) 膨脹係數 ，以避免 機械撞擊 使用的材 質，以及 物質。此 填充破裂 210，並 覆蓋薄膜 240與介 緣部分的 元270的 基材210 210，但 槽並接著 11 &光半導體基材 破裂擴展防 路單元220外側 導體晶片邊缘部 因此，在以 中、或固定個別 測試過程中，可 再者，半導 曲’其中捲曲係 的較輕、薄 '短 部電路板的過程 或半導體封裝件 隨著半導體 體元件中用於外 已經以銅/低介電 況的封裝製程時 破裂或分層可能 題可利用本發明 得解決或避免。 根據本發明 可在晶圓級封裝 件的方法可參照 第4圖顯示 前製程而形成積 2 1 0 之一側，gp 7 可使溝槽向外露中 止單元270形忐+ 路出。 ，以避免發生在曰 件之積體電 分的破裂缺陷可裒件之半 阳朝向周圍擴展。 個別封裝單亓^〜 晶圓級封穿株& 半導體封裝件裝件的過程 丨卞的過程中、或 確保半導體—、他機械衝擊 可褒件的穩定性。 體晶片或晶圓級车 發生在薄化半導二封裝件可免於捲 、小的過程中=片以使半導體晶片變 七甘从从达 因此，可在將其固定在外 或其他後續製程中， Τ易於攜帶半導體晶片 〇 元件之積體,

度與的操作速度增加，半導 部連線（例如，煜M 碎科）的終端電性連線結構 常數之介電物質薄 貝得片結構所取代。在此情 由於低介電物質的易脆性，部分裂片、 在電性連線單元中發生。然而，上述的問 之半導體封裳件的破裂擴展防止結構而獲 之半導體封裝件，姑到_ 午破裂擴展防止單元270 製程中形成。無 舉例來說，製造半導體封裝 第4圖至第9圖。 半導體基材210,其中經由製造半導體之 體電路單元。在此實施例中，&了方便說 12 1358111

明，將以兩個半導體晶片為例，但是此技藝之人士應瞭 晶圓上之複數個半導體晶片亦可利用。利用晶圓級封裝 程，每層重佈導電層24 0係形成在半導體基材210之積 電路單元上且經由介電層而露出一部分。在後續製程中 用於個別分隔晶片的切割部 X係位在單元半導體晶片 間。 溝槽或深溝形成在每個半導體晶片之積體電路的 緣，並鄰近切割部X，如第5圖所示。溝槽或深溝可利 乾式蝕刻或濕式蝕刻而形成。或者，溝槽或深溝可利用 械方法之部分切割而形成。 溝槽或深溝可以層狀形成，其在垂直方向具有相同 度，但是也可以如第5圖所示，以非層狀形成。例如， 半導體基材210之頂表面處施以異向乾式蝕刻而形成層 溝槽270a之後，可再以同向的濕式蝕刻形成非層狀溝 2 7 0b。或者，可利用改變濕式蝕刻與乾式蝕刻的程序或 合這兩種蝕刻而改變溝槽或深溝的剖面形狀。 如上述般，可改變溝槽或深溝的形狀以有效地改良 對物理或機械缺陷的耐受力，這些缺陷通常發生在半導 晶片或半導體封裝件中。 在溝槽或深溝形成在半導體基材210之後，溝槽或 溝的内部可以與該半導體基材210相異之一非均質材料 充，以完成如第6圖所示之破裂擴展防止單元270。 接著，如第7圖所示，半導體基材210之背面可依 求而拋光薄化。由於部分的破裂擴展防止單元270露出 解 製 體 將 之 邊 用 機 寬 從 狀 槽 結 其 體 深 填 需 13 1358111

所以半導體基材的拋光背面 210’可確保對外部撞 部撞擊之耐久性。 接著，焊料凸塊260係形成積體電路單元上以 接一部份之重佈導電層24 0，如第8圖所示。在焊 260形成之前，可較佳地進一步形成下層金屬層以 佈導電層2 40與焊料凸塊260之間的接合性。 最後複數個晶圓級半導體封裝件係切割成個別 件200a與200b，如第9圖所示。 此實施例中，於形成重佈導電層240之後與形 凸塊260之前，可形成破裂傳道避免單元270。不 視需求而改變形成破裂傳道避免單元2 70的次序。 根據本發明所完成之半導體封裝件不僅可成功地應 圓級封裝，而且可應用在單一半導體封裝或分層半 裝。 第10圖至第13圖為根據本發明之半導體封裝 擴展防止單元270的各種形狀。該破裂擴展防止單 可為沙漏形狀，其中該破裂擴展防止單元270中兩 度在第10圖之垂直剖面來看係相同；或為漏斗形狀 僅在一端的寬度較寬。或者，該破裂擴展防止單元 每端的寬度皆不同，而在内部形成階梯狀，如第1 示。如上所述，藉由改變破裂擴展防止單元270之 底端的形狀，使得破裂擴展防止單元270可避免生 導體封裝件之頂表面或底表面的物理缺陷向内部擴 再者，該破裂擴展防止單元270的頂部可進一 擊或内 電性連 料凸塊 改進重 的封裝 成焊料 過，可 再者， 用在晶 導體封 中破裂 元270 端的寬 ，其中 270在 2圖所 頂端或 成在半 艮。 步延伸 14 1358111 至部分覆蓋鄰近的積體電路單元，如第13圖你_ _所不。透過此 結構’可有效避免在積體電路單元中發生的機 硕较片或破 裂之擴展。根據本發明之半導體封裝件，形虑* ^ Λ乂在半導體封 裝件頂表面上的槟部件（molding part)可以破gjj μ 较擴展防止 結構270取代° 第14圖為根捸本發明之半導體封裝件。丰 了令體封裝件 包含：一半導體基材210，包含一積體電路單 τ〜2 2 0，以及

一破裂擴展防止單元400;該破裂擴展防止軍 t 7〇使半導體 基材210之積體電路露出且覆蓋半導體基 L . 0的側面與 底表面，並由與該半導體基材21〇相異 一 、 〇 々兴&非均質材料所 填充》 240係形成在積體電路單 凸塊260係形成在重佈導 複數層介電層與重佈導電層 元220上。用於外部連線的焊料 電層240之一端。 作為相對外部模單元$矣& a 供早凡之表面層，破裂擴展防止 4〇0保護半導體基材210並同時避免破裂的發生或避免因

施加至半導艘基材210外部的物理揸擊而導致破裂擴展。 因為容易形成溝槽以及容易利用與晶圓級半導體封裝 製程中的半導體基材210材料柏^ ^ ^ , 何村相異的非均質材料填充該溝 槽，此部分將於後文中閱述’所以破裂擴展防止單元4〇〇 可有效實現具有防破裂之半導體封裝件。 體基材2 1 〇之—側形成 形成在不具有積體電路 如第15圖所不’可以僅在半導 破裂擴展防止單元400，使其不會 220的半導體基材210上。 15 1358111 根據第14圖實施例之製造半導體封裝件的範例方法 可參照第16圖至第22圖。 如第10圖所示’複數個積體電路單元可以晶圓級形成 在半導體基材210上，且接著可依需要形成重佈導電層 240 〇 溝槽Y係形成在用於切割半導體基材21〇之區域（X區 域）附近，其中藉由元件單元（積體電路單元）而以晶圓級形 成重佈導電層240’如第17圖所示。接著，因為溝槽γ不 需要類似前述實施例（例如，第2圖中的27〇)般以小尺寸 形成’所以就製程範圍來說是有利的。 可沿著積體電路之周圍並穿透半導體基材21〇而形成 溝槽Y，但是也可以一預定深度在半導體基材21〇内部形 成。 當支持構件300位在具有積體電路形成其上之半導體 基材210的頂表面時，係薄化半導體基材的底表面21〇,以 將溝槽露出’如第18圖所示。在此製程中，半導體基材 21〇的厚度變薄，此可較佳地縮減半導體封裝件的大小。 之後，破裂擴展防止單元400係形成在半導體基材之 底表面210與溝槽上’如第19圖所示。在前述的實施例 中，破裂擴展防止單元僅利用填充溝槽而形成❶然而，不 像前述的實施例，此實施例係藉由同時填充半導體基材之 底表面210,與溝槽而形成破裂擴展防止單元4〇〇。因此， 本發明的製造程序簡單，形成在半導體基材之底表面2丨〇, 的材料可保護基材，且可有效地避免由於半導體基材21〇 16 1358111 之切割製程所產生之破裂擴展。 較佳地，形成該破裂擴展防止單元的材料可與半導體 基材210之材料相異，也就是樹脂材料，例如環氧樹脂等。 例如，可以點膠、塗佈或印刷之方式將樹脂材料形成在半 導體基材之底表面210’上與溝槽内。 在破裂擴展防止單元400形成之後，支持構件係如第 20圖所示般移除，且下層金屬層250與焊料凸塊260係形 成在重佈導電層240之一部分上，如第21圖所示。

最後，具有破裂擴展防止單元4 00形成在其中的溝槽 Y區域係以每個積體電路單元切割，以分割半導體基材 210，如第22圖所示。本發明的另一種實施方式的製造半 導體封裝之方法更包含在切割半導體基材210之前，移除 形成在半導體基材之底表面 210’的破裂擴展防止單元 400，或拋光半導體基材之底表面210’。

雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍内，當可作些許之更動與潤飾，因此本發明 之保護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 本發明之圖式如下： 第1圖係晶圓級半導體封裝件範例的剖面圖； 第2圖係根據本發明實施例之半導體封裝件的剖面 圖； 17 1358111 第3圖係根據本發明實施例之半導體封裝件的平面 rsa · 園， 第4圖至第9圖係根據本發明實施例之製造半導體封 裝件之範例方法； 第10圖至第13圖係根據本發明實施例之半導體封裝 件之各種範例的剖面圖； 第14圖至第15圖係根據本發明另一實施例之半導體 封裝件的剖面圖；以及

第16圖至第22圖係第14圖之製造半導體封裝件之範 例方法的流程圖。

【主要元件符號說明】 100 半導體封裝件 110 半導體基材 130 介電層 132 介電層 140 重佈導電層 120 積體電路單元 150 金屬層 160 焊料凸塊 200 半導體封裝件 210 半導體基材 220 積體電路單元 225 電極端 230 介電層 232 介電層 240 重佈導電層 250 金屬層 260 焊料凸塊 270 破裂擴展防止單元 272 保護層 270a ' 270b 溝槽 400 破裂擴展防止單元 2\0, 底表面 18

Claims (1)

1358111 圍範利 材 基 封體 專體導 導半 申半一 UDul 種 件 裝 含 包 及 以 元 單 路 ϋ 體 積 1 有 具 元 單 止 防 展 擴 裂 破 充 圍填 周所 的料 元材 單 質 路均 電非 體一 積 該 之相 材料 之 異 基材 體.的 導材 半基 該體 在導 成半 形該 分與 部以 少並 至 裝 封 體 導 半 之， 述槽 g A% 所溝 項一 1 含 第包 圍 元 範單及 利止 專 防 請展中 申擴材 如裂基 2 以 導 半 該 與 以 破體質 該導均 中半非 其該 一 ， 在之 件成異 形相 透料 穿 材 直 的 垂材 基 材料所填充。 .如申請專利範圍第2項所述之半導體封裝件，其中該溝 槽之一垂直剖面係為不同寬度。 4.如申請專利範圍第1項所述之半導體封裝件，其中該破 裂擴展防止單元係部分覆蓋該積體電路單元之邊緣部 份。 如申請專利範圍第1項所述之半導體封裝件，更包含： 一焊料凸塊，形成在該積體電路之…頂表面上，用 於電性連接外部。 19 1358111 6. 如申請專利範圍第5項所述之半導體封裝件，更包含： —重佈導電層，用於電性連接該焊料凸塊至該積體 電路之一電極端。 7. 如申請'專利範圍第1項所述之半導體封裝件，其中該破 裂擴展防止單元係由環氧樹脂所形成。

8.如申請專利範圍第1項所述之半導體封裝件，其中該破 裂擴展防止單元係在該半導體基材之該頂表面與該底 表面上露出。 9. 一種半導體封裝件，包含：

一半導體基材，包含一積體電路單元；以及 一破裂擴展防止單元，露出該半導體基材之該積體 電路單元並覆蓋該半導體基材之側邊與底表面，且由與 該半導體基材的一材料相異之一非均質材料所形成。 10.—種製造一半導體封裝件之方法，包含： 形成一溝槽，至少部分圍繞一半導體基材之一積體 電路單元的周圍：以及 以與該半導體基材之材料-相異的一非均質材料填充 該溝槽。 20 1358111 11.如申請專利範圍第10項所述之方法，其中可利用乾式 蝕刻、濕式蝕刻或部分切割該半導體基材而形成該溝 槽。 12.如申請專利範圍第10項所述之方法，其中係利用差異 化該溝槽之一垂直剖面的寬度以形成該溝槽。

13.如申請專利範圍第10項所述之方法，其中填充該溝槽 之該非均質材料為環氧樹脂。 14.如申請專利範圍第10項所述之方法，更包含： 於填充該溝槽内部後，薄化該半導體基材之一底表 面。 15.如申請專利範圍第10項所述之方法，更包含：

形成一重佈導電層，以電性連接該積體電路之一頂 表面上的一電極端；以及 形成一焊料凸塊，以電性連接至該重佈導電層之一 端。 16.如申請專利範圍第10項所述之方法，更包含： 於填充該溝槽之内部後，切割該半導體基材成每個 積體電路單元》 21 1358111 17.—種製造一半導體封裝件之方法，包含： 形成一溝槽於一切割線（sawing line)附近，用於切 割一半導體基材成一元件單元（deviceunit)，該半導體 基材包含複數個積體電路單元； 薄化該半導體基材之一底表面以暴露出該溝槽；

形成與該半導體基材之材料相異的一材料於該半導 體基材之該底表面與該溝槽上；以及 切割該半導體基材成每個積體電路單元。 18.如申請專利範圍第17項所述的方法，其中該半導體基 材之薄化可利用貼附一支持構件於該半導體基材之具 有該積體電路的表面，以及接著拋光該半導體基材之其 他表面。

19.如申請專利範圍第17項所述之方法，其中該形成與該 半導體基材材料相異的該材料於該半導體基材之該底 表面與該溝槽上的步驟令係利用點膠、塗佈或印刷一樹 脂材料。 2 〇.如申請專利範圍第1 7 ·項所述-之方法，更包含： 在切割該半導體基材之前，利用薄化該半導體基材 之該底表面以移除形成在該半導體基材之該底表面上 22 1358111