TWI356985B - Timing control apparatus - Google Patents

Description

1356985 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種控制裝置，尤其是有關於一種用 於控制電源啟動/關閉之時序控制裝置。 【先前技術】 使用多組電壓源已成為電子系統設計常見技巧，藉由多 重電壓源架構，可讓系統中之核心功能在較低電壓下工 鲁 作，來減低耗能，至於高電源則只保留給系統中絕對必要 的部份，例如外部界面和1/0。雖然這種設計很省電，但是 多組電壓源間之開啟與關閉時序必須適當安排，來依序$ . 應/切斷電子系統電源。 傳統上是使用一微控制器來控制多組電壓源間開啟與 關閉時序’但是微控制器價格高，並不利於降低電子系統 之整體成本。因此，極需有一種成本低又能達成上述時序 控制β的之裝置。 【發明内容】 為旎以低成本實現上述時序控制目的，本發明提出了一 種時序控制裝置’其中該時序控制裝置係用以控制複數個 電源之啟動/關閉時序，該裝置包括：複數個延遲電路分別 輕接該些個電源；複數個放電電路分別輕接該些個延遲電 路，以及複數個開關電路分別耦接該些個放電電路。 【實施方式】 5 1356985 參閱第1圖所示為具有本發明第一實施例時序控制裝 置之電子系統圖。於本實施例中，時序控制裝置101係 用以依序供應或切斷一中央處理器102之復數電塵源。然 在其他之實施例中，時序控制裝置101亦可用於控制其他 電子兀件之複數電壓源。此外，此複數電壓源可有相同之 電壓大小或不同之電壓大小。 根據本實施例，電子系統100包括一時序控制裝置 101 一、中央處理器102、第一電麼源1〇4、第二電壓源1〇6、 第二電絲_以及—切換開關11Ge其令切換開關 :以切換總電源Vcce時序控制裝置101則係用以控制第 第一和第二電壓源104、106和108供應電壓和切斷龛 時序藉以以一特定時序提供或切斷給中央處理器 之複數電壓源。 參閱第2圖所示為根據本發明第一實施例時序控制裝 置之詳細電路之—電子系統圖。財實施例中，時序控制 裝置101包括三組電阻電容延遲電路用以分別連接第一電 壓源104、第二電塵源1〇6和第三電慶源1〇8，藉由不同之 電阻電容大小來提供不同之延遲時間，使得第一、第二和 第三電壓源1G4、1G6和1G8可依—特料序提供電壓給中 央處理器102。 *透過切換開關11 〇開啟電源（Vcc)後，電源（v“）透 過電阻R卜R2和R3分別對電容。卜C2和C3進行充電， 藉由不同之電阻電容大小調整電容。卜C2和c3充滿電之 時間’使得時序控制裝置1〇1之三輸出點12〇、122和124 分別在不同時間點到達開啟第-、第二和第三電壓源104、 1356985 106和108之電壓值’並透過此三電壓源提供中央處理器 102所需之電壓。此外’當透過切換開關11()切斷電源（Vcc) 與電子系統100之連接後，電容Cn、C2和C3透過電阻IU、 R2和R3進行放電，使得三輸出點12〇、122和124上之電 壓下降’關閉第一、第二和第三電壓源1〇4、1〇6和1〇8供 應電壓給中央處理益102。根據本實施例，由於電阻電容延 遲電路之特性’造成開啟和關閉第一、第二和第三電壓源 104、106和108之時序是相同的，亦即先開啟之電壓源會 > 先被關閉’而後開啟之電壓源則後關閉。 參閱第3圖所示為具有本發明第二實施例時序控制裝 置之一電子系統200圖。為了達到不同的開啟和關閉竜壓 - 源時序，第二實施例與第一實施例最大之不同點在於對每 . 一組電阻電谷延遲電路均提供一額外之放電電路，同時以 一切換開關控制此放電電路之動作。例如在由電阻R1和電 容C1所組成之延遲電路側另形成由電阻R11所構成之放電 電路，且此放電電路耦接一切換開關S1控制此放電電路之 > 動作。 根據第二實施例，當透過切換開關110將電源（Vcc)與 電子系統200之連接後，電源（Vcc)導通切換開關S4，造成 切換開關S1、S2和S3之閘極接地，因此切換開關s J、S2 和S3保持關閉狀態，電阻RU、R22和脱所分別構成之 放電電路並不動作。此時，電源（Vcc)透過電阻和 R3分別對電容C1、C2# 〇進行充電，藉由不同之電祖電 容大小調整電容C1、C2和C3充滿電之時間，使得第一、 第二和第三電壓源1〇4、1〇6和⑽依一定時序提供中央處 7 1356985 理器102電壓。而另一方面，當切換開關110切斷電源（Vcc) 與電子系統100之連接後，切換開關S4之閘極接地而保持 關閉狀態，此時電源Vcc導通切換開關SI、S2和S3，使 得電阻R11、R22和R33所分別構成之放電電路開始動作。 此時，電容C1透過電阻R1和R11，電容C2透過電阻R2 和R22以及電容C3透過電阻R3和R33進行放電，使得第 一、第二和第三電壓源104、106和108依一定時序停止提 供電壓給中央處理器102。在本實施例中，電阻Rli、r22 和R33分別構成電容C卜C2和C3之額外放電電路，因此 第一、第二和第三電壓源104、106和108之關閉時序，可 藉由改變電阻Rll、R22和R33之大小從新設定。 電阻電容延遲電路之充放電方程式如下所示： 充電 V=Vcc(l-exp(-T/T)T=RC 1 放電 V=Vcc(exp(-T/T) t=RC 其中V為各輸出點120 ' 122和124上之電壓。Vcc為 電壓源大小。C為各電容Cl、C2和C3之電容值。R為連 接各電容Cl、C2和C3之電阻值，例如對電容ci而言， 為電阻R1和R11之並連值’對電容C2而言，為竜p且1 R2 和R22之並連值，對電容C3而言，為電阻R3和R33之並 連值。在此一實施例中，若假設各輸出點120、122和124 上開啟第一 /二/三電壓源所需之輸入之電壓值為〇.5 Vcc 則開啟之延遲時間T=0.69xRxC ’反之關閉之延遲時間亦為 T=0_69xRxC。其中，開啟及關閉之延遲時間可由充放電公 式分別推導得之。切換開關電路可為一 M〇s電晶體，或 可為任何一種可藉由高低電位控制之開關。 8 1356985 參閱第4圖所示為具有本發明第三實施例時序控制裝 置之一電子系統圖。其中電子系統400所使用之切換開關 410為脈衝開關，此時會於開關410與時序控制裝置1〇1 間加入一正反器412,藉以將切換開關410輸出之脈衝訊號 轉換成固定之高低信號。 雖然本發明已以一較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離.本發明之精 神和範圍内，當可作各種之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、優點與實施例 能更明顯易懂’所附圖式之詳細說明如下： 第1圖所示為具有本發明第一實施例時序控制裝置之 一電子系統圖。 第2圖所示為根據本發明第一實施例時序控制裝置之 詳細電路圖。 第3圖所示為具有本發明第二實施例時序控制裝置之 一電子系統圖。 第4圖所示為具有本發明第三實施例時序控制裝置之 一電子系統圖。 9 1356985 【主要元件符號說明】 100、200、400電子系統 101時序控制裝置 102中央處理器 104第一電壓源 106第二電壓源 108第三電壓源 110、410、SI、S2、S3、S4 切換開關 120、122、124 輸出點 Cl、C2、C3 電容

Rl、R2、R3、Rll、R22、R33 電阻 412正反器

10

Claims (1)

1降日修正本 201丨年8月16日修正1 十、申請專利範圍： 1. 一種時序控制裝置，其中該時序控制裝置透過一第一 兑換元件與-電源福接，並產生複數掏電n給一系統， 其中該時序控制裝置係甩以控制該複數個電壓源之啟動/ 關閉時序，該時序控制裝置包括： 複數個延遲電路分別輕接該些個電壓源以及透過該第 一切換元件與該電源耦接； 複數個放電電路分別輕接該些個延遲電路，其中每一該 些個放電電路包括一第二切換元件；以及 -第三巧換元件具有—第一端點和一第二端點，其中該 _ -端點輕接該練和每—該些個放電電路之該第二切換 70件，該第二端點㈣—接地電壓，纟中在該第—切換元 件中斷該時序控制裝置與該電源之_，該第三切換元 件會被中斷來使得該電源導通該第二切換元件來控制該此 個延遲電路經由該些個放電電路進行放電，以及在該第一 切換元件將該時序控制裝置與該電源_後，該第三切換 兀件會被導通來使得該接地電壓中斷該第二切換元件之導 通來控制該電源對該些個延遲t路進行充電。 2.如申請專利範圍1所沭 、 \ 攻的時序控制裝置，其中該電源 遣過該些個延遲電路分㈣個電 3·如申請專利範圍1所述的時序控制裝置，”該第一 切換元件控制該電源與料個延遲電路之連接。 丄 2011年8月16曰修正替換頁 4·如申請專利範圍丨 些延遲電路包括—第一電述的時序控制裝置，其中每一該 —該些放電電路更包括一 /、第一電容彼此串連，而每 一第二電阻。 5.如申请專利範圍4所、+ 電阻之電阻值與該第一電容 些電壓源之啟動時間與該第“ ’序控制裝置’其中每-該 之電谷值有關。 些電=:?:::的:序控繼，其--該 之電—容電阻值、”增 切換、元件利範圍1所述的時序控制裝置，其中.該第〆 切換7C件為一脈衝開關。 8.如申請專利範圍7所 反㈣序控觀置，更包括一正 弟切換兀件與該些個延遲電路。 切換-專利1&圍1所述的時序控制裝置，其中該第二 切換兀件為一 M0S電晶體。 !〇. -種時序控制裝置，其中該時序控制裝置透過一 件與一電源輕接’並產i複數個電壓源給一系 :，中严控制裝置係用以控制該複數個電壓源之啟 動/關閉時序，該時序控制袭置包括： 12 1356985 2011年8月16日修正替換頁 複數個延遲電路，其中該電源透過該些個延遲電路耦接 k二個電壓源，其中每一該些延遲電路包括一第一電阻與 一第一電容彼此串連； 複數個放電電路分別耦接該些個延遲電路，其中每一該 些放電電路包括一第二電阻和一第二切換元件；以及 一第三切換元件具有·一第一端點和一第二端點，其中該 第端點耦接該電源和每一該些個放電電路之該第二切換 元件，該一第二端點耦接一接地電壓，其令在該第一切換 元件中斷該時序控制裝置與該電源之輕接後，該第三切換 70件會被巾斷來使得該魏導通該第二切換元件來控制該 些個延遲⑽經由該錢放電電路進行放電，以及在該第 刀換7G件將該時序控制裝置與該電源鶴接後，該第三切 換凡件會破導通來使得該接地電壓中斷該第二切換元件之 導通來控制該電源對該些個延遲電路進行充電。 如申咕專利範圍1 0所述的時序控制裝置，其中該 第一切換元件控制該電源與該些個延遲電路之連接。 如申吻專利範圍1 0所述的時序控制裝置，其中每 一該些電壓源之啟動時間與該第-電阻之電阻值盥該第一 電容之電容值有關。 13.如申。月專利範圍1〇所述的時序控制裝置，其中 一該些電屢源之關閉時間盥 '、 町门/、孩第一電阻之電阻值、該第二 電阻之電阻值與該苐一雷六 一 矛電各之電容值有關。 13 1356985 2011年8月〗6日修正替換頁 14·如申請專利範圍10所述的時序控制裝置，其中該 第一切換元件為一脈衝開關。 正二二範圍14所述的時序控制裝置，更包括- —切換元件與該些個延遲電路。 14 1356985 OOI—I 咖年8脊63修正替換頁 第丨外4號馨]察肩飯£ §

MS οπ 1356985

第號蔚ij案卜年《月修正 001 ZOI—I

og姝 MS ΟΠ 1356985 頁 換 錄 修 car 16 V 修 CXD j# ίι 專號 4*

MS OOZ Oil 1356985 __第?flp攸f號專到案碎相修正 鞞8.月16日修正替換頁 csls (ηδ) nBHi蜮灰务 SI-I- 90τ. 003- σ ΟΟΛ :Η 寸 ϋ^^Γ 4 TOT υυΛ 01寸 α υαΛ \c> ο