TWI354995B

TWI354995B - System for displaying images by utilizing vertical

Info

Publication number: TWI354995B
Application number: TW096146316A
Authority: TW
Inventors: Ching Hone Lee
Original assignee: Chimei Innolux Corp
Priority date: 2007-01-05
Filing date: 2007-12-05
Publication date: 2011-12-21
Also published as: TW200830321A; US20080165169A1; US7920668B2; CN101303838A; CN101303838B

Description

1354995 九、發明說明：【發明所屬之技術領域】本發明係有關於顯示影像之技術’尤指一種利用一縱向移位暫存器來產生非重疊輸出訊號以顯示影像之系統。【先前技術】一般來說’液晶顯示器（liquidcrystal display，LCD)係利用電場來控制液晶材料的發光特性以顯示影像，而液晶顯示器通常包含一液晶顯示面板以及一驅動電路，該液晶顯示面板係具有以矩陣型樣來排列之液晶單元（cell)，該驅動電路係用來驅動該顯示面板。閘線（gateline)以及資料線（dataline)係以互相垂直的方式 • 排列在該液晶顯示面板之内，液晶單元則安排在閘線以及資料線的父又點位置。液晶顯示面板包含複數個圖素電極以及一共用電如此來’可將電場用於各液晶單元，各圖素電極係經由一切換裝置（例如-薄膜電晶體（TFT))的源極端或祕端連接到一相對應的資料線’各薄膜電晶體的一閘極端則連接到相對應的閘線。驅動電路包含一閘驅動器以及一資料驅動器，該閘驅動器藉由 1354995 依序使用-掃描訊號於該閑線來依序驅動液晶顯示面板的液晶單儿，當該閘線偵測到該掃描訊號時，該資料驅動器便將一視訊訊號應用於各自的資料線上，如此一來，藉由應用—電場於液晶顯 •示面板内之該液晶單_圖素電極以及該共用電極之間圖像便 ' 可被顯示，電場便按照輸入的視訊訊號來應用。在利用裝置以產生該掃描訊號時’動態移位暫存器的使用率係最為頻繁，請參照第1圖，第i圖為習知移位暫存器電路1〇〇的 _ 不意圖。移位暫存器電路100·包含有六個動態移位暫存器 • 110〜160’各動態移位暫存器具有相同的内部電路，如第2圖所示， - 第2圖中之電路的功能係為熟習此項技術者所悉知，故在此不多加头述。睛同時參照第1圖以及第2圖，各動態移位暫存器具有三個輸入端（IN、C1以及C2，）以及一輸出端（ουτ)，動態移位暫存器110在輸入端ΓΚ接收一輸入訊號（例如一啟動訊號） STV，其他的動態移位暫存器120〜160接收前一個動態移位暫存鲁器的該輸出訊號作為它自己的輸入訊號，舉例來說，動態移位暫存器120接收動態移位暫存器11〇的輸出端〇υτ所輸出的該輸出訊號來作為動態移位暫存器120的輸入訊號。各動態移位暫存器 110〜160的輸入端C1以及C2接收時脈訊號’兩個相鄰的動態移位暫存器各自在輸入端C1以及C2擇一接收時脈訊號CK1以及 CK2 ’舉例來說’動態移位暫存器11〇在輸入端C1接收時脈訊號 CK1以及在輸入端C2接收時脈訊號CK2,而動態移位暫存器120 在輸入端C1接收時脈訊號CK2以及在輸入端C2接收時脈訊號 1354995 CKl、輸入訊號STV、時脈訊號CK1以及CK2以及輸出訊號G1〜G6 的波形如第3圖所示。如第3圖所示，兩相鄰之動態移位暫存器的輸出訊號（例如 G1以及G2)係重疊（overlap)，在一些應用上，輸出訊號必須不能重疊，所以，如果上述之移位暫存器電路1〇〇係以一縱向移位

暫存器電路來實現，那便必須一附加電路來藉由該縱向移位暫存器電路依據移位暫存器電路1〇〇所產生的這些重疊輸出訊號來產生非重疊（non-overlapped)輸出訊號。請參照第4圖，第4圖為用來分開重疊輸出訊號之邏輯電路400的示意圖。如第4圖所示，邏輯電路400包含有一反及（NAND)閘41〇以及一反向器42〇，反及閘410接收三個輸入訊號，三個輸入訊號係為兩個相鄰動熊移位暫存器的輸出訊號（G1以及G2)以及一訊號ΕΝβ，彼明^ 的邏輯電路400的輸出訊號XI等於“GlxG2xENB”。請參照第5

圖，第5圖為移位暫存器電路1〇〇的三個輸出訊號（例如^、阳以及G3)、訊號ENB以及兩個非重疊訊號XI以及χ2的波形_、意圖。此處需要兩個邏輯電路來分開輸出訊號G1、、 …Μ及G3，該第一邏輯電路接收訊號G1、G2以及ENB，在時序t2到時序的期間内，當三個訊號G1、G2以及ENB係均位於一高邏輯準° 該第一邏輯電路產生一高邏輯準位的輸出訊號χι， ’ J技，該第二邏輯電路接收訊號G2、G3以及ENB，在時序t3到時庠一町斤t4的期門内’當三個訊號G2、G3以及ENB係均位於一高邏輯準位: 二邏輯電路產生一高邏輯準位的輸出訊號X2，如此一來，讀第 +，便可產 1354995 生非重豐的輪出XI以及Χ2 ’所以，可以利用邏輯電路4〇〇來產生更多的非重疊輸出訊號。然而’各邏輯電路需要一電壓位準移位器來將訊號ENB電壓位準從3V轉換成8.5V’當使用較多的邏輯電路時，便需要更多的電壓位準移位H，但是，附加的電壓位準移位器將導致更多的耗電量。

【發明内容】依據本發明—實施例其揭露示之紐，其包含有-補移位暫存ϋ。該_移位暫抑包含有—取樣單元、一數值保有單加及-第―賴魏。絲樣單元絲接於一連續輸入訊號以及__位暫存器之―第—輸人端，絲依據該第 -端所接收之H輸人訊號來取樣輯續輸人訊號以產生一籲取樣值。該數值保有單元係輕接於該取樣單元，用來保有該取樣值。該第-邏輯電路係输於該動態移位暫存器之一第二輸入端、該數值財單元以及該動態移位暫存器之-輸«，用來依據該保有之轉似及輸域帛二輸人狀n人訊號以產生輸出到該輸出端之輸出訊號。 1354995 一數值保有單元以及一第一邏輯電路。該取樣單元係耦接於一連續輸入訊號以及該動態移位暫存器之一第一輸入端，用來依據該第一端所接收之該一第一輸入訊號來取樣該連續輸入訊號以產生一取樣值’該取樣單元包含至少一 MOSFET電晶體，該MOSFET 電晶體係具有藉由該第一輸入訊號來控之之一閘極。該數值保有單元係耦接於該取樣單元，用來保有該取樣值，該數值保有單元該數值保有單元包含-電㈣’該電容科、具有_第—端輕接於 -電壓準位以及-第二端减於該取樣單元該第—邏輯電路係搞接於該動祕㈣存ϋ之_第二輸人端、缝值财料以及該動態移位暫存器之-輸出端，絲當藉由該數值保有單元所保有之該取樣值具有__特定邏輯值時，允許輸人該第二輸人端之一第二輸入訊號以調整輸出到該輸出端之輸出訊號。依據本發明另—實施例其揭露來顯示影像之系統，其包含有:縱向移辦翻電路，㈣產生非重疊訊號。該縱向移位接:Ϊ包含有複數個動態移位暫翻，其係以串列方式來連 St位暫存器包含有:-取樣單元、-數值保有單元以動·離移位^電路。該取樣單元係雛於—連續輸人訊號以及該 —i-輪第—“用來依據該第—端所接收之該保有單元，^ ^樣雜續輪人峨城生值。該數值值係在-第樣單元’用來保有該取樣值，其中該取樣路係輕接於該動態出訊號。該第一邏輯電子器之—第二輸入端、該數值保有單元 £: S ) 9 1354995 以及該動態移位暫存器之-輸出端，用來依魏保有之取樣值以及輸入該第二輸入端之一第二輸入訊號以產生一第二輪出訊號。其中除了-初始之動態移位暫存器外之各動態移位暫存器接^先前之動態移位暫存器之該第-輸出訊號以作為目前之連續輸入訊 •號’以及兩個相鄰動態移位暫存器接收兩個時脈訊號一輸入訊號以及該第二輸入訊號。總之，本發明所揭露之動態移位暫存器不需要一附加的電· 準移位，也就是說，相較於習知技術，耗電量能有效的減少，此外，相較於習知技術，本發明之動態移位暫存器只需更少的電晶體，如此一來，成本便大大地降低。 . 【實施方式】 @參”’、第6 g ’第6縣依據本發明第—實施例之動態移位暫鲁子器600的功月b方塊圖。如第6圖所示，動態移位暫存器_包含一取樣單元、一數值保有單元_以及-第-邏輯電路㈣，在 :輸入至輪入端In2的連續輸入訊號制，然後，數值保輪嶋撕細娜，最後，第财X 050參考該保有的取樣值以及在輸入端in2所輸入的時出輸出訊聽到輸出端⑽，請注意，附加的輪出端NXT係由動態移位暫存器㈣所產生而雛於數值保= 1354995 元630的輸出端，附加的輸出端NXT另外的應用將在稍後詳述β δ月參照第7圖，第7圖為第6圖所示之動態移位暫存器6〇〇之 • 第一實施例的電路示意圖。如第7圖所示，取樣單元62〇係以一 • M0SFET電晶體622來實現，MOSFET電晶體622在該汲極端接收一連續輸入訊號Sin以及在該閘極端接收時脈訊號CK1，該閘極係亦為動態移位暫存器600的輸出端乜丨，取樣單元62〇係作為 ^ 一開關用來利用時脈訊號CK1作為一取樣時脈以取樣連續輸入訊號Sin，在本實施例中，取樣單元620藉由一 N-MOSFET電晶體來實現’所以當時脈訊號CK1位於一高邏輯準位時，MOSFET電晶體622便會導通，以允許連續輸入訊號Sin通過，如此一來，便具有傳送到之後的數值保有單元630的一取樣值，在本實施例中，數值保有單元630係藉由一電容器632來實現，電容器632之一端耦接於電壓位準Vss以及其另一端耦接於M0SFET電晶體622 的該源極端，當由MOSFET電晶體622的源極端所產生的該取樣鲁值取代連續輸入訊號Sin的該電壓準位時，電容器632將被充電或放電，因此，該電壓準位將保有該取樣值，之後，該保有的電壓準位（意即該取樣值）便由之後的邏輯電路65〇所接收，在本實施例中，第一邏輯電路650包含一反及閘81〇以及一反向器82〇 , 反及閘810係接收該保有的電屢準位以及在輸入端的時脈訊號 CK2 ’而反向器820係耗接於輸出端。請一同參照第7圖以及第8圖，第8圖為連續輸入訊號Sin、 11 1354995 時脈訊號CK1以及CK2以及輸出訊號s〇以及取丁的波形示音圖。從時序tl到時序t2的_ ’時脈訊號㈤會控制取樣單元 620位於-高邏輯準位，如此-來，M〇SFET電晶體622會導通，以允許連續輸入訊號Sin (從時序tl到時序t2的期間亦位於一高邏輯準位）通過下-個元件，從時序tl到時序G的期間，數值保有單元630 (亦即電容器632)會持續的充電，因此，在時序〇時’ MOSFET f晶體622會關閉’而電容器632會藉由連續輸入訊號Sin理想地完全充飽電，從時序t2到時序t4的期間，當該時脈訊號cki位於一低電壓準位時（MOSFET電晶體622仍然關閉），該電壓位準將藉由數值保有單元63〇來保有在一高電壓位準，然後，第一邏輯電路650從前一個元件（亦即數值保有單元 630)以及時脈訊號CK2接收該高電麼準位，在時序口到時序的期間内，時脈訊號CK2具有一高電壓位準期間，第7圖中也包含輸出端NXT的輸出訊號的波形示意圖，當取樣單元62〇取樣到連續輸入訊號Sin的一高邏輯準位時，在時序tl輸出訊號Νχτ便從低邏輯準位轉換成高邏輯準位，之後，輸出訊號NXT便藉由數值保有單元630來維持在一高邏輯準位，值到時序t4取樣單元620 執行下一個取樣運作，如第7圖所示，反及閘810以及反向器820 的結合扮演一及（AND)閘的角色，所以，很明顯的只有當該保有的電壓位準以及時脈訊號CK2同時位於一高邏輯準位時，輸出訊號So才會具有一高邏輯準位，如此一來，在時序t2到時序t4 的期間’輸出訊號So具有一高邏輯準位期間會對應到時脈訊號的高邏輯準位期間。 12 1354995 請參照第9圖，第9圖為第6圖所示之動態移位暫存器600之第二實施例的電路示意圖。第9圖所示之電路圖與第7圖相似，主要的差異係第一邏輯電路650的架構，在本實施例中，第一邏輯電路650包含有一第一切換電路910、一第二切換電路920以及一反向器930,第一切換電路910包含有一 N-MOSEFT電晶體912 以及一 P-MOSFET電晶體914，而N-MOSEFT電晶體912以及一 P-MOSFET電晶體914係平/f亍連接以及同時在源極端接收時脈訊號CK2以及在及極端產生一輸出訊號，第二切換電路920係以一 N-MOSFET電晶體922來實現，第一切換電路91〇以及第二切換電路920同時受數值保有單元630所保有的該電壓位準所控制，具體來δ兒，當該保有的電壓位準係位—高邏輯準位時，因為反向器930，所以在節點NR的該電壓位準將反向而位於一低邏輯準位，如此一來，便導致N-MOSEFT電晶體912以及P-MOSEFT 電晶體914會導通以及N-MOSEFT電晶體922關閉，以允許在輪入端Ιη2的時脈訊號CK2通過該輸出端0UT，而當該保有的電壓位準係位於-低邏輯準位時，因為反向器，所以在節點服的該電壓位準將反向而位於一高邏輯準位，如此一來，便導致 N-MOSEFT電晶體912以及P_M〇SEFT電晶體914會關閉以及 N-M0SEFT電晶體922導通，以允許低邏輯準位％通過該輪出端，如此一來，請再參照第8圖，在時序t2到時序t4的_内，當該保有的電鮮位位於-高電壓位準時’開啟第—切換電路_ 以允許時脈訊號CK2通過該輪出端，如此一來，在時序'〇到時序 W的期間’輸出減S。具有-高邏輯準位_會對_時脈訊號 13 丄354995 CK2的高邏輯準位期間。在某些情況下，連續輸入訊號Sin的該電壓位準可能無法非常精確’意即連續輸入訊號Sin可能不是位於一絕對的高邏輯準位 (〜'即1 )或疋一絕對的低邏輯準位(意即’因此，需要一附加的邏輯電路來位移該連續輸入訊號的電壓準位，請參照第10圖，第 10圖為依據本發明第二實施例動態移位暫存器1000的功能方塊鲁圖。如第1〇圖所示’動態移位暫存器1〇〇〇包含有一第二邏輯電路1010、一取樣單元1020、一數值保有單元1030以及一第一邏輯電路1050，動態移位暫存器1000與第6圖所示之動態移位暫存器600相似，然而，動態移位暫存器1〇〇〇具有一附加的邏輯電路 (忍即該第一邏輯電路1010)來在一輸入端In3位移該輸入訊號的電壓準位以產生連續輸入訊號Sin ’然後取樣單元1〇2〇依據從輸入端Ini所接收的時脈訊號CK1來取樣所接收的連續輸入訊號 Sm，數值保有單元1030係被用來保有先前的取樣單元1〇2〇所產 _ 生的該取樣值，第一邏輯電路1050係用來藉由參考數值保有單元 1030所保有的該取樣值以及輸入到輸入端In2的時脈訊號CK2來輸出輸出訊號So到輸出端OUT，相似的，附加的輸出端Νχτ係由動態移位暫存器1000所產生而耦接於數值保有單元1〇3〇的輸出端’附加的輸出端NXT另外的應用將在稍後詳述。請參照第11圖，第11圖為第10圖所示之動態移位暫存器1〇〇〇之第實施例的電路示意圖。如第11圖所示，一 P-MOSEFT電晶 14 (S ) 1354995 體1012以及—N-M〇SFET電晶體1014的結合可作為一反向器係為熟習此項技術者所悉知，故在此不多加贅述，在動態移位暫存器1000的輸入端ω所接收的輸入訊號係經由邏輯電路1〇1〇而轉換成數位化的連續輸入訊號Sin，所以，連續輸入訊號Sin將藉由取樣單元1020來處理，而且不是位於相等於電壓位準VDD的一絕對高邏輯準位就是位於相等於電壓位準Vss的一絕對低邏輯準位’此外’與N-MOSFET電晶體1014串聯的一 N-MOSFET電晶體1016係作為一致能控制器，如第11圖所示，取樣單元1020以一:N-MOSFET電晶體1〇22來實現，N-MOSFET電晶體1020以及 1022的閘極均耦接輸入端Ini，也就是說只有當取樣單元1020在取樣資料時N-MOSFET電晶體1020才會導通，如果N-MOSFET 電晶體1016關閉，包含有p_MOSEFT電晶體1012以及 N-MOSFET電晶體1〇14的反向器無法像一正常反向器那般的運作’換言之，當取樣單元1〇2〇沒有取樣資料時，反向器的功能便會失效。因為上述之反向器將該輸入訊號的邏輯準位反向，所以需要適合的電路架構來滿足訊號的需求，如第11圖所示，附加一電容器 1032 ’包含在數值保有單元1030内的反向器1〇4〇用來保證端點 NXT的輸出係正確無誤，在本實施例中的第一邏輯電路1〇5〇而言，第一邏輯電路1050包含有一反或閘1110以及一反向器n2〇, 很明顯的只有當數值保有單元1 〇 3 〇所保有的該電壓位準位於一低邏輯準位以及同時時脈訊號CK2位於一高邏輯準位時，輸出訊號 15 1354995 將位於一高邏輯準位’數值保有單元1〇3〇保有的該電壓位準位於一低邏輯準位也就是說當取樣單元62〇在取樣時輸入端化3所接收的輸入訊號位於一高邏輯準位，如此一來，第u圖卡的電路所對應之波形示意圖係如同第8圖所示以及輸入訊號sin代表在輸入端In3所接收的輸入訊號。請參照第12圖’第12圖為為第1〇圖所示之動態移位暫存器 1〇〇〇之第二實施例的電路示意圖。第12圖所示之電路與第η圖鲁所示之電路想似，主要的差異係第一邏輯電路1050的架構，在本實施例中，第一邏輯電路1050包含有一第一切換電路121〇、一第二切換電路1220以及複數個反向器1230以及1240，第一切換電路1210包含有一 N-M0SEFT電晶體1212以及一 P-MOSFET電晶體1214,而N-M0SEFT電晶體912以及一 P-M0SFET電晶體914 係平行連接以及同時在源極端接收時脈訊號CK2以及在汲極端產生一輸出訊號，第二切換電路1220係以一 N-MOSFET電晶體1222 # 來實現，第一切換電路1210以及第二切換電路1220同時受數值保有單元1〇3〇所保有的該電壓位準經由反向器1230以及1240之後來控制，具體來說，當該保有的電壓位準係位於一低邏輯準位時（意即在輸入端in3所接收之輸入訊號的相對應電壓位準位於高邏輯位準），因為反向器1230以及1240，所以在節點NR的該電壓位準將位於一低邏輯準位，如此一來’便導致N-MOSEFT電晶體1212以及P-MOSEFT電晶體1214會導通以及N-MOSEFT電晶體1222關閉，以允許在輸入端In2的時脈訊號CK2通過該輸出端 16

Claims

1354995 I 100年7月26日修百十、申請專利範圍： 1. 一種用來顯示影像之系統，其包含有：一動態移位暫存器，係包含有：一取樣單元’柄接於一連續輸入（incoming)訊號以及該動態移位暫存器之一第一輸入端，以及用來依據該第一輸入端所接收之該第一輸入訊號來取樣該連續 - 輸入訊號以產生一取樣值； φ 一數值保有（holding)單元，耦接於該取樣單元，用來保有該取樣值；一第一邏輯電路’耦接於該動態移位暫存器之一第二輸 ' 入端、該數值保有單元以及該動態移位暫存器之一 - 輸出端，用來依據該保有之取樣值以及輸入該第二輸入端之一第二輸入訊號以產生輸出到該輸出端之一輸出訊號，其中該第一邏輯電路包含有： ^ 一第一開關，耦接於該取樣單元、該第二輸入端以及該輸出端，用來依據該取樣單元之一反向訊號以控制该第二輸入訊號是否通過該輸出端；以及一第二開關，耦接於該輸出端，用來依據該取樣值以選擇性地通過-賴位準至簡出端；以及一第二邏輯電路，耦接於該動態移位暫存器之一第三輸入端以及該取樣單元，該第二邏輯電路包含一反向器，該第二邏輯電路絲接收—第三輪人訊號以及 25 1354995 7月26日修正替換頁透過該反向器電麼準位偏移該第三輪入訊號以產生該連續輸入訊號；其中當該取樣值係位於一第一準位時，該第二開關係關閉且該第一開關係導通，以允許該第二輸入訊號通過；以及當該取樣值係位於一第二準位時，該第二開關係導通且該第一開關係關閉，以允許該電壓位準通過。 2. 如專利申請範圍第1項所述之系統，其中該第一邏輯電路在該取樣值以及該第二輸入訊號之一反向訊號上執行一反或 (NOR)運算以產生該輸出訊號。 3. 如專利申請範圍第2項所述之系統，其中該反向器包^一 P-MOSFET電晶體以及一 N-MOSFET電晶體，以及該第二邏輯電路另包含有：一 P-MOSFET電晶體’其係具有一;:及極輕接至該反向器之該 P-MOSFET電晶體、一源極耦接於一電壓準位以及一閘極係藉由該第二輸入訊號或者該第一輸入訊號之一反向訊號來控制。 4. 如專利申請範圍第1項所述之系統，其中該反向器包含一 P-MOSFET電晶體以及一 N-MOSFET電晶體，以及該第二邏輯電路另包含有： 26 1354995 I 100年7月26日修正替換$ - P-MOSFET電晶體，其係具有—沒極_接至該反向器之該 P-MOSFET電晶體、一源極輕接於一電壓準位以及一閘極係藉由該第一輸入訊號或者該第一輸入訊號之一反向訊號來控制。 5. 如專利申凊範圍第1項所述之系統，其中該動態移位暫存器另包含有一反向器，該反向器電連接於該第二邏輯電路以及該取樣單元之間，用來反向輸入至該取樣單元之該連續輸入訊號，以及该第-邏輯電路在該取樣值以及該第二輸人訊號上執行一及（AND)運算。 6. 如專利申凊範圍第5項所述之系統，其中該第二邏輯電路包含一 P-MOSFET電晶體以及一]SMVIOSFET電晶體，以及該第二邏輯電路另包含有： - P-MOSFET電晶體，其係具有一沒極耗接至該反向器之該 P-MOSFET電晶體、一源極耦接於一電壓準位以及一間極係藉由該第二輸入訊號或者該第一輸入訊號之一反向訊號來控制。 7. 如專利申請範圍第1項所述之系統，其中該動態移位暫存器另包含有一反向器，該反向器電連接於該第一邏輯電路以及該取樣單元之間’用來反向輸入至該第一邏輯電路之該取樣值，該第一邏輯電路在該取樣值以及該第二輸入訊號之一反向訊號 27 1354995 100年7月26日修正替拖耳上執行一及（AND)運算。 8.如專辦請綱第7項所述之系統，其中該第二邏輯電路包含一 P-MOSFET電晶體以及一 _〇SFET電晶體，以及該第二邏輯電路另包含有： - P-MOSFET電晶體’其係具有一沒_接至該反向器之該 P-MOSFET電晶體、-源極輕接於—電壓準位以及一開極係藉由該第二輸入訊號或者該第一輸入訊號之一反向訊號來控制。 9·如專利申請範圍第1項所述之系統，其中該取樣單元包含至少一 MOSFET電晶體，其係具有藉由該第一輸入訊號所控制之一閘極。 10.如專利申請範圍第9項所述之系統，其中該取樣單元係藉由具有一 N-MOSFET電晶體以及一 P-MOSFET電晶體之一傳輸閘來執行，該N-MOSFET電晶體以及該P-MOSFET電晶體其中之一電晶體具有藉由該第一輸入訊號來控制之一閘極。 u·如專利申請範圍第1項所述之系統’其中該數值保有單元包含一電容器，該電容器係具有一第一端耦接於一電壓準位以及— 第二端耦接於該取樣單元。 28 1^^4995 12. 如專利申請範圍第1項所述之系統，其^ 取樣值以及該第一輸入訊號上執行一及（and)運算。 13. 如專利申請範圍第〗項所述之系統，另包含有—顯示面板，其中該動態移位暫存器絲接於該顯示面板以及用來驅動該顯示面板。 14. 如專利申請範圍第13項所述之系統，另包含有一電子裝置，其中該電子裝置包含有該顯示面板以及該動態移位暫存器。 15. 如專利申請範圍第14項所述之系統其中該電子裝置係一行動電話、數位照相機、個人資料助理（pDA)、筆記型電腦、桌上型電腦、電視機、車用顯示器（car display)或可攜式dvd 播放器。 • I6· 一種用來顯示影像之系統，其包含有：一動態移位暫存器，係包含有：一取樣單元，搞接於一連續輸入（incoming)訊號以及該動態移位暫存器之一第一輸入端，以及用來依據該第一輸入端所接收之該第一輸入訊號來取樣該連續 . 輸入訊號以產生一取樣值，該取樣單元包含至少一 • MOSFET電晶體，該MOSFET電晶體係具有藉由一受控於該第一輸入訊號之一閘極； 29 1354995 100年7月曰修正替換頁一數值保有單元，耦接於該取樣單元，用來保有該取樣值，該數值保有單元包含一電容器，該電容器係具有一第一端耦接於一電壓準位以及—第二端耦接於該取樣單元；以及一第一邏輯電路，耦接於該動態移位暫存器之一第二輸入端、該數值保有單元以及該動態移位暫存器之一輸出端，用來當該數值保有單元所保有之該取樣值具有一特定邏輯值時，允許輸入至該第二輸入端之一第二輸入訊號調整該輸出端所輸出之一輸出訊號，其中該第一邏輯電路包含有：一第一開關，耦接於該取樣單元、該第二輸入端以及該輸出端，用來依據該取樣值以控制該第二輸入訊號是否通 .過該輪出端；以及一第二開關，耦接於該輸出端，用來依據該取樣單元之一反向訊號以選擇性地通過一電壓位準至該輸出端；其中當該取樣值係位於一第一準位時，該第二開關係關閉且該第一開關係導通，以允許該第二輸入訊號通過；以及當該取樣值係位於一第二準位時，該第二開關係導通且該第一開關係關閉，以允許該電壓位準通過。專利巾私圍第16項所述之系統，另包含有—顯示面板，其中該動態移位暫存器係搞接於該顯示面板以及用來驅動該 30 17. 1354995 顯示面板。 18. 甘如專射請範圍第17項所述之系統，純含有-電子裝置’ 八中遠電子裝置包含有觸示面板以及該動態移位暫存器。 19. 如專利申請範圍第28項所述之系統，其中該電子裝置係一行動電話、數位_機、個人㈣助理（PDA)、筆記型電腦、桌上型電月旬、電視機、車用顯示器（car display)或可播放器。 20. —種用來顯示影像之系統，其包含有： -縱向移位暫存器電路，用來產生非重疊訊號其係包含有：複數個動態移位暫存器，其係以串列方式來連接，各動態移位暫存器包含有： -取樣單元，耦接於-賴Kin_ing)訊號以及該動態移位暫存器之一第一輸入端，以及用來依據該第一輸入端所接收之該第一輸入訊號來取樣該連續輸入訊號以產生一取樣值；一數值保有單元’耦接於該取樣單元，用來保有該取樣值’其中該取樣值係在一第一輸出端輸出以作為一第一輸出訊號；以及一第一邏輯電路，耦接於該動態移位暫存器之一第 31 1354995 100年7月26日修正替換頁二輸入端、該數值保有單元以及該動態移位暫存器之一輸出端，用來依據該保有之取樣值以及輸入該第二輸入端之一第二輸入訊號以產生一第二輸出訊號，其中該第一邏輯電路包含有：一第一開關，耦接於該取樣單元、該第二輸入端以及該輸出端，用來依據該取樣值以控制該第二輸入訊號是否通過該輸出端；以及 —第二開關，耦接於該輸出端，用來依據該取樣單元之一反向訊號以選擇性地通過一電壓位準至該輸出端；其中當該取樣值係位於一第一準位時，該第二開關係關閉且該第一開關係導通，以允許該第二輸入訊號通過；以及當該取樣值係位於一第二準位時，該第二開關係導通且該第一開關係關閉，以允許該電壓位準通過；其中除了一初始之動態移位暫存器之外的每一個動態移位暫存器接收先前一個之動態移位暫存器之該第一輸出訊號以作為目前之連續輸入訊號，且兩個相鄰動態移位暫存器接收兩個時脈訊號以作為該第一輸入訊號以及該第二輸入訊號。如專利申請範圍第20項所述之系統，另包含有一顯示面板， 32 22. 22. 其中該縱向移位暫存器顯示面板。 100年7月26日修正替換頁係輕接於該顯示面板以及用來驅動該 23. 如專利申請範圍第22項所述之系統，其中該電子寰置係-行動電。舌數位照相機、個人資料助理（pDA)、筆記型電腦、桌上里電月I電視機、車用顯示器（咖此卿）或可攜式題^ 播放器。 24. —種用來顯示影像之系統，其包含有：一動態移位暫存器，係包含有：一取樣單元，耦接於一連續輸入（inc〇ming)訊號以及該動態移位暫存器之一第一輸入端，以及用來依據該第一輸入端所接收之該第一輸入訊號來取樣該連續輸入sfl5虎以產生一取樣值；一數值保有（holding)單元，耦接於該取樣單元，用來保有該取樣值；以及一第一邏輯電路’耦接於該動態移位暫存器之一第二輸入端、該數值保有單元以及該動態移位暫存器之一輸出端’用來依據該保有之取樣值以及輸入該第二輸入端之一第二輸入訊號以產生輸出到該輸出端之 33 •輪屮却哚^ λ, j 色修正替換頁一 5 ’ /、中該第-邏輯電路包含有：一開關，輪於該取樣料、該第二輸人端以及該輪出端’用來依據該取樣值以控制該第二輸入訊號疋否通過該輸出端；以及第一開關’耗接於該輪出端，用來依據該取樣單元之一反向訊號以選擇性地通過一電壓位準至該輸出端；其中當該取樣值係位於一第一準位時，該第二開關係關閉且該第一開關係導通，以允許該第二輸入訊號通過；以及當該取樣值係位於一第二準位時，該第二開關係導通且該第一開關係關閉，以允許該電壓位準通過。、圖式: 34 1354995 81

5 εο J ςο 90 -ο 廻ϊ 1354995

1354995

s 1354995

1354995 ❿ CM c3

1354995 009 0& §

SI S竦 1354995

1354995

— CM 卜 ·£ ^ ^ (¾ X 〇〇 U U ^ 2, < S ) 1354995

1354995 002 OSOI 00001 OSI 22

SUJ MOI块 1354995

1354995 000 Γ }no OSS I 厂 on + I -CNJOJCNJl ss> t> CNJlcvlI yz It OSOI l_ Ί A- 圏圓 S2I竦 OSI — It 1XZ Δ osl I li. CNJCNJO < It CNJSI ssa ΞΙ I 7 αα>051 §1——I 2:01 9SI ssaΔ SI 1354995 ln〇 000 Γ §1

osi OS l I < If — OSI Is -ΐ>§Ιi\ ssa ΞΙ ms I I I — 7 §!>051 OS CNJSI 寸一2 9101 ssaA i SI 1354995 1Π0 0001 I

SI οοοοΐΛ οιηΟΙ OSI 函寸^—Η竦 ΞΙ I 9101 ss> A II 1354995 ιηο 0001 qqa

CN1UI 0 uocsls ss>οεοι A SI βι-οϊ 9101 ss>A 1354995 ooool

5 s εο 5 ΰ 90 醒91竦 1354995

竦

c\j 2 1354995

醒〇〇嫉 1354995

0061 M6m