[go: up one dir, main page]

TWI354332B - - Google Patents

Download PDF

Info

Publication number
TWI354332B
TWI354332B TW093115475A TW93115475A TWI354332B TW I354332 B TWI354332 B TW I354332B TW 093115475 A TW093115475 A TW 093115475A TW 93115475 A TW93115475 A TW 93115475A TW I354332 B TWI354332 B TW I354332B
Authority
TW
Taiwan
Prior art keywords
insulating film
substrate
plasma
treatment
gas
Prior art date
Application number
TW093115475A
Other languages
English (en)
Other versions
TW200509256A (en
Inventor
Takuya Sugawara
Yoshihide Tada
Genji Nakamura
Kazuhide Hasebe
Shigeru Nakajima
Tomonori Fujiwara
Shigenori Ozaki
Toshio Nakanishi
Masaru Sasaki
Seiji Matsuyama
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200509256A publication Critical patent/TW200509256A/zh
Application granted granted Critical
Publication of TWI354332B publication Critical patent/TWI354332B/zh

Links

Classifications

    • H10P14/68
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D64/01338
    • H10D64/0134
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H10P14/6532
    • H10D64/01342
    • H10D64/01344
    • H10D64/01346
    • H10P14/6319
    • H10P14/69392

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)

Description

1354332 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是有關於絕緣膜改性的方法。更詳細來說,是 關於在由 CVD ( Chemical Vapor Deposition :化學氣相層 積法)等所形成的絕緣膜上,將根據含有惰性氣體之處理 氣體電漿的照射工程,搭配理想的情況在5 00 °C〜1 2 00 t 的高溫下,更理想的話是在6 0 0 °C〜1 0 5 0 °C的高溫下的熱 回火工程,藉此將絕緣膜改性效果提升的方法。根據本發 明的改性方法,是利用此改性所得到的膜,利用在所謂 Μ 0 S F E T ( Metal-Oxide-Semiconductor Field Effect Transistor)的閘極絕緣膜或記憶裝置的容量(capacitor )的電極間絕緣膜的情況下,可特別地適用》 【先前技術】 本發明是可廣泛適用於半導體裝置、液晶裝置等之電 子裝置材料的製造上,在此爲了方便說明,以半導體裝置 之MOSFET的閘極絕緣膜形成技術及其背景爲例來說明 〇 在以矽爲起始之半導體到電子裝置材料用基材上,施 予氧化膜爲起始之絕緣膜的形成 '由CVD (化學氣相層 積法)等之成膜、蝕刻等種種的處理。 近年來的半導體裝置的高性能化,說是以M0SFET 爲始在該裝置的細微化技術上所發展而來的並不爲過。現 在以更高性能化爲目標改善Μ Ο S FET的細微化技術。近 (2) (2)1354332 年來隨著半導體的細微化以及高性能化,(例如:漏電電 流這方面)對於更高性能的絕緣膜的需求顯著地提高。這 是因爲即使是在以往比較積集度低的裝置中,不會造成實 質上問題程度的漏電電流,在近年來的細微化及/或高性 能化的裝置’會消耗大量的電力。特別是,對於近年來興 起所謂的行動辦公室(以任何時間地點皆以網路連繫之電 子裝置爲媒介的資訊化公司)之攜帶型電子機器的發展上 ,低消耗電力裝置是必須的,因此漏電電流的減低成爲極 重要的課題。 典型的例子來說,在開發第二代MOSFET上,隨著 上述之細微化技術的進步,閘極絕緣膜的薄膜化瀕臨界限 ,而浮現必須克服的重大課題。亦即,在製程技術上,雖 然現在閘極絕緣膜所使用的矽氧化膜(Si 02 )可以做到極 限(1〜2原子層標準)薄膜化,但是到2nm以下膜厚的 薄膜化的情況時,根據量子穿隧效應的漏電電流成指數函 數增加,這是電力消耗增大的問題點。 現在,I T (資訊技術)市場是由桌上型個人電腦或是 家庭電話等固定式電子裝置(由插座供給電力的裝置), 進入到網路等任何時間地點都可使用「行動辦公室.網路 公司」的潮流。因而,在不久的將來’會是以行動電話或 者汽車導航糸統等攜帶終端爲主流。這種攜帶終端,除了 要求本體是高性能裝置,並且具備在上述固定式裝置中並 不是被認爲非常必要之小型、輕量電池等驅動的情況下, 也可耐長時間使用的機能。所以’在攜帶終端上,一方面 (3) (3)1354332 謀求高性能化,一方面減低消耗電力成爲極爲重要的課題 〇 在典型方面例如’在開發第二代MOSFET上,追求 局性能之矽L SI的細微化時,漏電電流增大,會產生消耗 電力也增大的問題。在此’爲了追求性能及減少電力消耗 上’必須於MOSFET不使增加閘極漏電電流而使特性提 升。 爲了因應實現如此高性能且低消耗電力之MOSFET 的須求’提出各種的手法(例如,用s i 〇 n ( Silicon Oxynitride )做爲閘極絕緣膜),其中有力的手法之—, 是High-Κ (高介電率)材料,亦即使用比Si〇2介電率更 局的材料開發閘極絕緣膜。藉由使用這種H i g h - K材料, Si〇2 換算膜厚之 EOT ( Equivalent Oxide Thickness)可以 比物理的膜厚薄。亦即,使用與s i 〇 2同E Ο T之物理的厚 膜成爲可能的一件事、並可期待消耗電力大幅地減低。現 在可舉出比Si〇2介電率高的材料如Hf〇2、Al203、Ta205 ' Zr〇2等作爲這種High-K材料。 (非專利文獻1 ) M. A. Cameron, S. Μ. George, Thin Solid Films, j48 ( 1999) ’ pp.90-98 tlZr〇2 Film growth by chemical vapor deposition using zirconium tetra-tert-butoxide” (非專利文獻2 )
Sadayoshi Horii ’ M a s a y u k i A s a i, Hironobu Miya, K a z u h i k o Yamamoto and M a s a a k i Niwa Extended (4) (4)1354332
Abstracts of the SSDM, Nagoya > 2002, pp.172-173 “Improvement of Electrical Properties for H i gh- K Dielectrics Grown by MOCVD via Cyclic Remote Plasma Oxidation” (非專利文獻3 )
Katsuyuki Sekine > Yuj i Saito, Masaki Hirayama and Tadahiro Ohmi ’ j. Vac. Sci, Technol. A 17 ( 5 )’ Sep/Oct 1 999 pp. 3 1 2 9 - 3 1 3 3 "Silicon nitride film growth for advanced gate dielectric at low temperature employing high-density and low-energy ion bomb a r d m e n t ’’ (非專利文獻4 )
Takuya Sugawara, Toshio Nakanishi , M a s a r u
Sasaki ’ Shigenori Ozaki, Yoshihide Tada, Extended Abstracts of Solid State Devices and Materials, 2 002 pp.714-715 "Characterization of Ultra Thin Oxynitride Formed by Radical Nitridation with Slot Plane Antenna Plasma” 但是,使用這種被期待爲特性優良的High-K材料之 絕緣膜,實際以 CVD 法(Chemical Vapor Deposition:化 學氣相層積法)等成膜的情況時,爲了使面內的均一性向 上提升,而在比較低溫成膜,所得到的膜中懸鍵( d a n g 1 i n g b ο n d )或S i - 0結合(低氧化物),成膜的原材 料中所含的碳等存在多數,而難以得到良好的特性(參考 -9- (5) (5)1354332 文獻【]】)。因此,爲了將此般膜質惡化的原因去除, 將High-K材料實用化極爲重要。解決此問題的手段,是 在絕緣膜上施予利用熱回火的改性處理,嘗試使膜特性改 善(參考文獻【1】),但在利用熱回火之改性處理上, 因高溫製程所引起的絕緣膜的結晶化而使特性劣化,或者 在絕緣膜-矽界面上:因矽的氧化所引起電氣的膜厚增大 (實效的介電率低下),產生這類等的問題。 做爲解決利用此熱回火之改性處理伴隨課題的方法, 提出利用在基板溫度4 0 0 °C的程度可以改性處理之電漿之 絕緣膜的改性處理。(參考文獻「2」)。依據此電漿進 行絕緣膜的改性處理,在低溫下修復低氧化物的弱結合, 使形成強固的S i -0結合,藉由使膜中的碳燃燒而可得到 良好的電氣特性之事成爲可能,但現在所報告的電漿的形 成方法中,有著因高電子溫度所引起的電漿損害、或大面 積化困難等的問題(非專利文獻1,2 )。 針對於此,近年來提出利用平板天線及微波之電漿形 成方法,當做以閘門絕緣膜形成爲目的之電漿處理方法。 這種方法是將He、Ne、Ar、Kr、Xe等之惰性氣體與含有 氧或者氮的氣體一起由設於被處理基板上部的環狀淋氣板 供給至被處理基板與淋氣板之間的空間,再由設於淋氣板 的上部具有槽孔之平板天線(S]〇t Plane Antenna : SPA )的背後照射微波,且經由天線而導入微波,利用此微波 於上述空間惰性氣體激起電漿的方法。利用此電漿形成氧 自由基0*或氮自由基N*,提出將矽基板表面氧化或氮化 -10- (6) (6)1354332 之技術。依據此方法所形成的電漿由於電子密度高,即使 在低的基板處理溫度下也會產生多量的自由基。再者,由 於電子溫度低,在其他之電漿形成方法上會是問題的電漿 性損害會被減低。更進一步地,傳播平板天線的微波是在 大面積均等地形成電漿,因此對於300mm晶圓或大型 TFT顯示裝置用基板等之大面積基板上的應用這方面是極 佳的(非專利文獻3,4 )。 依據使用這種技術,電子裝置用基板表面即使是在 4 00 °C以下的低基板溫度下,也可形成大量的自由基。此 技術在上述之氧化膜,氧氮化膜形成的應用之外,也有望 使用在絕緣膜的改性處理上,實際上利用此電漿在絕緣膜 改性上的相關硏究也有,但僅在利用電漿的改性上尙未獲 得充份的改性效果。 【發明內容】 本發明的槪括目的是提供一種解決上述以往技術的缺 點之創新的有用的絕緣膜的改性方法。 (用以解決課題的手段) 根據本發明,是一種將電子裝置用基材表面上所成膜 的絕緣膜改性的方法。上述之改性方法是提供一種基板處 理方法,其特徵爲:將根據含有惰性氣體之處理氣體之電 漿照射於該絕緣膜的工程,與在該絕緣膜上施予熱回火的 工程搭配組合而成的。 -11 - (7) (7)1354332 根據本發明,例如,在MOSFET的閘極絕緣膜或記 憶體裝置所使用的容量的電極間絕緣膜改性方法上,可將 單是電漿處理的改性,以及單是熱回火處理的改性不足的 改性效果,搭配利用電漿處理的改性方法及熱回火處理的 改性方法,使其向上提升。 根據本發明,例如,藉由將電漿處理之改性處理及熱 回火處理之改性處理搭配組合,而縮短各改性處理工程的 處理時間,並可抑制因長時間的電漿處理時或長時間的熱 回火處理時所產生絕緣膜的特性劣質化的問題。 根據本發明,可以搭配組合以去除絕緣膜中的碳爲目 的,利用依照含有惰性氣體及氧原子之處理氣體之電漿, 於絕緣膜進行電漿處理的工程 '及膜中的低氧化物或懸鍵 等之弱結合在藉由熱的緩和作用下,而強固地結合之改性 、以及以抑制在Ρ型MOSFET的閘極電極的硼的穿透效 應爲目的’在含有氮原子氣體的空氣下進行絕緣膜的熱回 火處理工程。 根據本發明’以絕緣膜的熱回火處理結晶化的抑制及 在Ρ型Μ 0 S FET之閘極電極的硼的穿透效應的抑制爲目 的’使用含有氮原子處理氣體電漿,在絕緣膜進行電漿處 理的工程’與以去除膜中的碳’膜中的低氧化物或懸鍵等 之弱結合在藉由熱的緩和作用,而強固地結合之改性爲目 的’在含有氧原子氣體的空氣下進行絕緣膜的熱回火處理 工程互相搭配組合。 根據本發明’例如’在絕緣膜的表面,於根據含有惰 -12- (8) (8)1354332 性氣體之處理氣體之照射電漿而進行改性工程,上述電發 是藉由在平板天線上照射微波所形成的電漿。 【實施方式】 以下,爲因應必要,參照各個圖面以具體說明。
圖1A〜1H是顯示做爲本發明之應用方法的代表例之 N 型 MOSFET 的製造工程’圖2是顯示利用前述的微波及平板天線 之電漿形成裝置3 2之 一例的垂直方向的模式剖面圖。圖3是顯示在熱回火 可使用之熱處理單元3 3之一例的垂直方向的模式剖面圖 (N型MOSFET製作上的應用) 圖1是顯示本發明的應用方法的代表例,N型 MOSFET的製造工程。參照圖1A〜1H,在圖1A的工程是 使用P型的矽基板21,電阻率1〜30Qcm,面座標(1〇〇 )。在矽基板上被施予利用STI或 LOCOS等之電極分離 工程2 1 D或硼(B )之穿透效應,在閘極絕緣膜2 2所成 膜的砂基板表面形成犧牲氧化膜20。 在圖1B的工程是閘極絕緣膜成膜前的洗淨。一般是 利用 A P Μ (氨、雙氧水、純水的混合液)及Η Ρ Μ (鹽酸 、雙氧水 '純水的混合液)及DHF (氫氟酸、及純水的混 合液)所組合的RCA洗淨,來去除犧牲氧化膜20及污染 -13- (9) (9)1354332 要素(金屬或有機物、雜質)。必要時也會使用SPM (硫 酸及雙氧水的混合液)、臭氧水' FPM (氫氟酸' 雙氧水 、純水·的混合液)、鹽酸水(鹽酸及純水的混合液)、有 機鹼等。 在圖1C的工程形成閘極絕緣膜22»在本發明中並未 特別限定構成絕膜緣可以使用的材料,而是限於依據氣相 層積的絕緣膜’可以使用並無特別限制之由CVD ( Chemical Vapor Deposition :化學氣相層積法)、PVD (Physical Vapor Deposition :物理氣相層積法)等爲大 眾所知的氣相層積法所形成的膜。利用依據熱之自由基形 成反應之熱CVD法' 利用由電漿之自由基形成反應之電 漿CVD法、利用觸媒反應之熱絲式化學氣相層積法( HOT-WIRE CVD)、使用電子束蒸著或濺鍍等之技術所代 表的P V D法’做爲絕緣膜形成方法的具體例子。再者, 絕緣膜材料的例子偏好利用低介電率材料之Si〇2、SiON 、Si3N4、或者是 High-K 材料之 Ta205、Zr02、Hf〇2、 AI2〇3、La203、Ti02、Y2〇3 ' BST、Pr203、Gd203 ' Ce02 及這些物質的化合物等。 在圖1 D的工程進行閘極絕緣膜2 2的改性處理。改 性處理是利角微波及平板天線所形成電漿的改性處理,及 利用熱回火之改性處理搭配組合來實施的。電漿處理及熱 回火處理是任意組合的,可以舉出下列之各式各樣的組合 〇 閘極絕緣膜成膜—電漿氧化處理θ熱氮化回火處理 -14 - (10) 1354332 閘極絕緣膜成膜—電漿氮化處理—熱氧化回 絕緣膜成膜—熱氧化回火處理—電漿氮化處 膜成膜—熱氮化回火處理—電漿氧化處理 膜-電漿氮化處理—熱氮化回火處理—電漿 極絕緣膜成膜—熱氧化回火處理—電漿氮化 化處理利用上述之電漿處理及熱回火處理 而可以形成優良特性的絕緣膜。 圖1E的工程中,閘極電極用多晶砂23 1 C所形成的閘極絕緣膜22上做爲MOSFET 以CVD法形成多晶矽23之膜。將閘極絕緣 基板以 620°C加熱,並於基板上在 30Pa的 烷氣,在閘極絕緣膜上形成膜厚]50nm的 23之膜。 後,進行閘極電極2 3 A的光阻顯影、' 成MOS電容(圖1F),施予源極、汲極佈 2]A、汲極21B (圖1G)。其後,利用回火 通道、閘極、源極、汲極所佈値的硼(B ) 砷(As ))的活化。接下來是後段工程,由 介電率物質所形成的層間絕緣膜2 4的成膜 蝕刻、金屬配線2 5的成膜,經過搭配組合 可得到關於本樣態之MOSFET (圖1H )。 (利用電漿之改性處理方法) 以下詳細地說明利用使用微波及平板天; 火處理閘極 理閘極絕緣 鬧極絕緣膜成 氧化處理閘 處理-♦電榮氧 的任意組合, 被成膜。於圖 的閘極電極, 膜所成膜的矽 壓力下導入矽 電極用多晶矽 選擇蝕刻,形 値而形成源極 進行摻雜(在 、磷(P )、 T E 0 S等之低 、顯影、選擇 之後段工程, 之電漿之改 -15 - (11) (11)1354332 性處理方法。 圖2是使用上述之微波及平板天線之電漿形成裝置的 垂直方向的模式剖面圖。 參照圖2,此樣態之電漿基板處理裝置1 0,是具備有 支撐被處理基板W (例如,矽晶圓)之基板支撐台1 2的 處理容器1】。處理容器11內的氣體是由排氣通道11A及 1IB,經由未圖式之排氣幫浦被排出。基板支撐台12是具 有將被處理基板 W加熱之加熱器機能。在該基板支撐台 1 2的周圍,配置由鋁作成的氣體緩衝板26 (間隔板), 使氣體流動平均化。在氣體緩衝板2 6的上面,設有防止 金屬汙染的石英蓋28。 在處理容器1 1裝置上方,設有對應於基板支撐台1 2 上之被處理基板 W的開口部。此開口部是由石英或氧化 鋁等而成的介電體板1 3所關閉著。在介電體板1 3的上部 (處理容器1】的外側),配置著平板天線1 4。在此平板 天線1 4上,形成多數的槽孔,使導波管所供給的電磁波 透過。 在平板天線1 4的更上部(外側),配置著波長短縮 板1 5及導波管1 8。在處理容器1 1的外側,覆蓋著波長 短縮板1 5的上部,配置著冷卻板1 6。在冷卻板1 6的內 部設置冷媒流通的冷媒通路1 6a。 於此樣態之電漿基板處理裝置1 〇,設置產生電磁波 之電磁波產生器(未標於圖示)。在此電磁波產生器所產 生的微波,傳導導波管]8,被導入處理容器11。 -16 - (12) (12)1354332 使用圖2之樣態之電漿處理裝置〗0的情況時,例如 ,將被處理基板W設定於電漿處理裝置10的處理容器η 中,之後,經由排氣通道1]Α、11Β排出處理容器]】內 部的空氣,處理容器11的內部設定特定的處理壓。接下 來,由氣體供給口 2 2供給特定的氣體(例如,不活性氣 體與處理氣體)。 另一方面,在電磁波產生器所產生的數〇1^的周波數 的微波,通過導波管1 8被供給至處理容器Π。經由平板 天線】4、介電體板13,此微波被導入至處理容器11中。 藉由此微波激起電漿。此時,微波經由天線被導入,而產 生高密度、低電子溫度的電漿,再者,此電漿是在廣範圍 的領域下平均分佈,因而,利用圖2的基板處理裝置, 3〇〇mm晶圓或大型TFT顯示裝置用基板等之大面積基板 處理成爲可能。且因爲電漿的電子溫度底,可以進行避免 引起半導體裝置特性惡化之電漿性損傷的改質處理。 在動作時’上述處理容器50的內部的氣體,是經由 排氣管53被排至真空幫浦55的外部,因而設定特定的處 理壓。 由電漿所形成的自由基,是沿著被處理基板 W的表 面流到直徑方向,爲了快速往排氣管5 3排氣,而抑制自 由基的再結合,因而可以非常有效地一致地基板處理。 利用電漿之改性處理方法,可區分爲利用含有惰性氣 體及氧原子的氣體而成的氧電漿,及利用含有惰性氣體及 氮原子的氣體而成的氮電發。 -17 - (13) (13)1354332 在利用含有惰性氣體及氧原子的氣體的情況,產生大 量氧自由基,產生氧化反應。從而,使用有機金屬源做爲 原材料之化學氣相層積法(CVD )所形成的絕緣膜上施予 電漿氧化處理的情況時,是利用在絕緣膜含有多量之膜中 有機物(碳素原子)使其燃燒,可期待向上提升膜質的效 果。再者,利用膜中所存在的低氧化物的弱結合的氧化進 行修復,而使膜構造精密化,可期待特性的向上提升。然 而’只是在低溫進行的電漿氧化處理,膜中的構造緩和無 法進行,膜中的懸鍵無法完全地修補。再者,於 P型 MOSFET之硼的穿透效果無法抑制,因此利用氮化處理的 改性即爲必要。在此氮化處理,利用電漿氮化處理進行改 性的情況’是可以達到硼的穿透防止效果,由於電漿氮化 處理是在低溫下進行,膜的構造緩和不夠充分。因此,利 用熱氮化回火之改性處理即成爲必要。如此一來,基板處 理溫度低之電漿氧化之氧化處理搭配施予熱氮化回火處理 ,而可以達到充分地改性效果。 利用含有惰性氣體及氮原子之氣體的情況時,會出現 多量氮自由基,產生氮化反應。絕緣膜中含有氮原子而使 膜的介電率上升,所以可以合適地應用在Μ 0 S F E T的閘 極絕緣膜等。又,因施予氮化使絕緣膜的耐氧化性向上提 升’所以可以抑制於摻雜活性化回火時界面的氧化、而可 以抑制電氣的膜厚的增加。再者,在電容的電極間絕緣膜 施予氮化,且形成金屬電極時’上部金屬電極的氧化被抑 制,而可避免電極的剝落等問題。再者,藉由施予氮化, -18- (14) 1354332 於P型MOSFET之硼的穿透防止效果向上提升,而 制於P型MOSFET之臨界値電壓的散亂等的特性惡 然而,單是在電漿氮化處理要使膜中所含的碳燃燒是 能的。因此,利用氧化處理的改性是必要的,只有實 漿氮化處理及電漿氧化處理組合之改性,因是在低溫 下,膜的構造緩和並不充份,很難得到耐實用化的改 果。由於施予電漿氮化處理可使熱安定性向上提升, 此特性,在電漿氮化處理上搭配連續基板處理溫度高 氧化回火處理,而可得到充份的改性效果。 (利用熱回火處理之改性) 以下詳細說明利用熱回火處理之改性方法。 圖3是顯示於本發明之熱回火工程可使用之加熱 爐3 3之一例之垂直方向的模式剖面圖。 如圖3所顯示般,加熱反應爐3 3的處理室8 2是 所形成之真空容器。在處理室82內具備有加熱機構 卻機構,在圖3中被省略。 如圖3所顯示般,在處理室82中,於上部中央 著導入氣體之氣體導入管83,處理室82內與氣體導 83內是相通的。再者,氣體導入管83是連接著氣體 源8 4。而且,由氣體供給源8 4供給氣體至氣體導入: ,經由氣體導入管83使氣體導入處理室82內。此種 可以使用氧、氮、氨、惰性氣體等。 在處理室8 2的下部配置有載置晶圓W的載置台 可抑 化。 不可 施電 製程 性效 利用 之熱 反應 由金呂 或冷 連接 入管 供給 管83 氣體 87 〇 -19- (15) (15)1354332 在圖3所顯示的樣態中,利用與晶圓w同直徑大小 之靜電式卡盤(圖中未標示),將晶圓載置於載置台87 上。在此載置台87內’內接圖中未顯示之熱電源手段, 在載置台87上所載置的晶圓w的處理面可以調整至所希 望的溫度之構造所形成的。 此載置台87必要時是可以旋轉晶圓W之機構而成的 〇 圖3中,載置台8 7的右側的處理室8 2的側面設有爲 了取放晶圓W的開口部8 2 a,此開口部8 2 a的開閉是利用 閘閥98於圖中上下方向移動來進行的。在圖3中,閘閥 9 8的更右側是隣接著爲了搬送晶圓w之手臂(未標於圖 式)’搬送手臂是介由開口部82a進出處理室82,將晶 圓W放置於載置台87上’再將處理後的晶圓W由處理室 82搬出。 於載置台87的上方’配設有淋氣頭88。此淋氣頭88 是區劃載置台8 7與氣體導入管8 3之間的空間所形成的, 是由鋁等所形成的。 此淋氣頭88,在其中央上部是由氣體導入管83之氣 體出口 83a的位置所形成,與在淋氣頭88下部所設置的 氣體供給孔89相通,將氣體導入處理室82內。 利用熱回火之改性處理方法,可區分爲使用含有氧的 氣體的,及使用含用氮的氣體這二大區別情況。 使用含有氧的氣體的情況,是發生氧自由基產生氧化 反應。因而,本發明藉由使用以有機金屬源做爲原材料之 -20- (16) (16)1354332 CVD所形成的絕緣膜,施予氧化處理的情況,是利用氧 化在絕緣膜裡所含大量的膜中有機物(碳原子),使之燃 燒,而可期待膜質向上提升的效果。又,將膜中存在的低 氧化物的弱結合氧化而修復,使膜構造精密化,可期待特 性的向上提升。利用熱氧化回火處理得到這些效果是必須 要長時間的熱回火處理。但是,Hi gh-K物質多是對於熱 穩定性低的物質,在長時間的熱回火處理下,特性會惡化 。利用根據本發明之改性方法,舉例來說,事先進行短時 間的電漿氮化處理,對於長時間的熱回火處理可使熱安定 性向上提升,並且利用搭配組合短時間的電漿氧化處理及 短時間的熱氧化回火處理,而可以做到控制特性的惡化》 使用含有氮的氣體的情況,是發生氮自由基產生氮化 反應,氮氣體(N2)是對於熱安定的物質,只有氮氣體要 進行氮化反應是較困難的。在此氮化的情形是使用氨氣( nh3 )施予氮化處理的情況。在絕緣膜中含有氮原子,而 使膜的介電率上昇,所以於MOSFET的閘極絕緣膜可適 當地應用。再者,藉由施予氮化,絕緣膜的耐氧化性可向 上提升,可抑制摻雜之活性化回火時界面的氧化,而可抑 制電氣的膜厚的增加。又,於電容的電極間絕緣膜施予氮 化,在其上形成金屬電極的時候,上部金屬的氧化被控制 ,而可避免電極的剝落等的問題。又,藉由施予氮化,於 P型MOSFET之硼的穿透防止效果可向上提升,因而可以 抑制於P型]VIOSFET之臨界値電壓的散亂等的特性惡化 。再者,利用高溫製程使膜中的懸鍵等被修補,使絕緣膜 -21 - (17) (17)1354332 的特性向上提升。但是’單是在熱氮化回火處理中,使膜 中所含的碳燃燒是不可能的’在此利用氧化處理之改性即 成爲必要,但是搭配實施依據熱氮化回火與熱氧化回火的 改性,在H i g h - K物質的低熱安定性上是困難的。在此藉 由施予基板處理溫度低的電漿氧化之氧化處理與熱氮化回 火處理搭配組合,而可得到充分的改性效果。 再者,有關本發明之熱回火的溫度’理想是在500 °C 〜1200 °C,更理想是在600 °C〜1050 °C的溫度的範圍。 以下,根據實施例更具體地說明本發明。 (實施例) 圖4是本發明之一實施例’是顯示利用本發明被改性 的H fS i 0膜之I - V特性。於圖4中,縱軸是表示p型矽基 板、HfSiO膜、TiN (氮化鈦)閘極電極而成之N型MOS 電容之閘極漏電電流密度,縱軸是表示由多晶矽閘極電極 被輸入到絕緣膜所增加的電場。以下是顯示在本實施例所 使用之N型M0S電容的製作方法。 在與圖1 A、1 B施予相同處理之P型的矽基板上,依 據CVD法形成HfSiO膜。四氧乙基飴(HTB: (〇C2H5) 4)與矽烷(SiH4)各自以每lsccm、4〇〇sccm導入,壓力 保持在5 Opa。Η TB的流量是液體質量流量控制、矽烷的 流量是氣體質量流量控制。在此空氣中,將上述之圖1 Β 所示之矽基板以3 5 0 °C加熱,在基板上藉由將鈴與矽與氧 的反應種類使之反應,而形成H fS i Ο膜。在調整包含處理 (18) (18)1354332 時間之製程條件上,形成4nm之HfSiO膜。將HfSiO膜 再利用氧電漿及熱氮化回火,進行如下之改性。將基板以 400°C加熱,在晶圓上將惰性氣體及氧各別以每2000Sccm 、:I50sccm流入,壓力保持在I30pa。在此空氣中,經由 具有多數的槽孔的平板天線,以3 W/c nf的微波照射1 〇秒 ,而形成含有氧及惰性氣體的電漿,利用此電漿施予 HfSiO膜的氧化電漿處理,修復弱結合使形成強固的Si_〇 結合,藉由使膜中的碳燃燒,以期待膜特性的向上提升。 接著更利用膜的構造緩和及導入氮氣以期介電率的增加爲 目標,進行熱氮化回火處理。熱氮化回火處理是在圖3模 式所顯示之熱處理單元中搬入基板,在氮氣體中將基板以 1 〇〇〇 °C加熱,再放置1 5秒間。藉由進行這些製程,最後 形成具有電氣的膜厚2nm程度之良好特性的絕緣膜。接 下來,在圖1E所顯示之工程上做爲閘極電極之TiN成膜 ,經過在圖1 F中所顯示之顯影、蝕刻之工程,製作成如 圖1F之M0S電容構造。 如圖4所顯示般地,在實例1之僅有熱氮化回火處理 的樣本、實例2之僅有電漿氧化處理的樣本中,顯示漏電 電流高的數値,但在實例3所顯示之電漿氧化處理之後施 予熱氮化回火處理的樣本,其漏電電流減低。由此可知, 依據本發明進行絕緣膜的改性’比起利用熱回火處理之改 性或電漿處理之改性等以往之改性方法,可成功地獲得更 具效果的改性效果。 另外,在本實施例中,是使用H f S i 0做爲絕緣膜’在 -23- (19) (19)1354332 除此以外的絕緣膜施予同樣的處理也可實現同樣的效果。 又’在本實施例中,利用電漿氧化處理及熱氮化回火 處理做爲改性處理,除此之外可將電漿處理任意搭配組合 熱回火處理。 產業上之利用可能性 依據如上述之本發明,藉由在絕緣膜施予搭配組合電 漿處理及熱回火處理之改性處理’可提供良好特性之絕緣 膜之改性方法。 【圖式簡單說明】 圖1A〜1H是顯示做爲本發明之應用方法的代表例之 N型MOSFET的製造工程。 圖2是顯示利用微波及具有槽孔的平板天線(Slot Plane Antenna : S P A )的電漿形成裝置之—例的垂直方 向的模式剖面圖。 圖3是顯示在熱回火處理上可使用的熱處理單元33 之一例的垂直方向的模式剖面圖。 圖4是利用本發明所改性的HfSi〇膜的I〜V特性。 【主要元件符號說明】 2 1 矽基板 2 1 D 電極分離工程 2 1 C 穿透效應 -24- (20)1354332 22 閘極絕緣膜 2 0 犧牲氧化膜 23 多晶矽 2 1 A 源極 2 1 B 汲極 24 層間絕緣膜 2 5 金屬配線 1 0 基板處理裝置 W 被處理基板 12 基板支撐台 11 處理容器 1 1 A、B 排氣通道 26 氣體緩衝板 2 8 石英蓋 13 介電體板 14 平板天線 15 波長短縮板 18 導波管 16 冷卻板 16a 冷媒通路 22 氣體供給口 5 0 處理容器 53 排氣管 55 真空幫浦
-25 - (21) 加熱反應爐 處理室 氣體導入管 氣體供給源 載置台 開口部 閘閥 淋氣頭 氣體出口 氣體供給孔 -26 -

Claims (1)

1354332 第093115475號專利申請案中文申請專不j範圍修正本 民國100年7月14日修正 拾、申請專利範圍 ^ 1. 一種基板處理方法,屬於改性形成於基板上之絕緣 膜之基板處理方法,其特徵乃具有 將前述基板配置於處理容器內之工程、 和於前述處理容器內,導入包含稀有氣體和氧原子之 氣體的同時,於前述處理容器內,藉由天線,導入電磁波 ,生成電漿,經由前述電漿將前述絕緣膜,電漿氧化處理 而改性的工程、 '和將前述改性之絕緣膜,於氮氣氣氛中,以 60 0〜120(TC之溫度熱氮化退火處理之工程。 2. —種基板處理方法,屬於改性形成於基板上之絕緣 膜之基板處理方法,其特徵乃具有 將前述基板配置於處理容器內之工程、 和於前述處理容器內,導入包含稀有氣體和氧原子之 氣體的同時,於前述處理容器內,藉由天線,導入電磁波 ,生成電漿,將前述絕緣膜,電漿氧化處理的工程、 和於前述處理容器內,導入包含稀有氣體和氮原子之 氣體的同時,於前述處理容器內,藉由天線,導入電磁波 ,生成電漿,將前述絕緣-,電漿氮化處理加以改性的工 程、 和將前述絕緣膜以600〜1200 °C之溫度熱退火處理之 工程。 1354332 3·如申請專利範圍第1或2項之基板處理方法,其中 ,前述電磁波乃微波者。 4. 如申請專利範圍第3項之基板處理方法,其中,前 述天線乃由平面天線所成,於平面天線,導入微波,生成 ' 前述電漿》 5. 如申請專利範圍第2項之基板處理方法,其中,使 用於前述熱退火之氣體爲包含氧(02)、臭氧(〇3)、氮(Ν2) 鲁、氨(ΝΗ3)之任一者。 6 ·如申請專利範圍第1或2項之基板處理方法,其中 ’前述絕緣膜乃經由CVD (氣相成長法)所形成之膜。 7. 如申請專利範圍第1或2項之基板處理方法,其中 ,前述絕緣膜乃由Si02、SiON、Si3N4之低介電率材料或 A1203、La2〇3 ' Ti〇2 ' Y2〇3 ' BST、Pr203、Gd203、Ce02 、Hf02、HfSiO之高介電率材料選擇者❶ 8. 如申請專利範圍第4項之基板處理方法,其中,前 ®述平面天線乃具有複數之槽溝者。 9. —種基板處理方法’係改性形成於基板上之絕緣膜 之基板處理方法,其特徵係具有: 將前述基板配置於處理容器內之工程、 和將前述絕緣膜,在氣體環境中,以600〜1200。(:之 溫度,進行熱氧化退火處理之工程、 和於前述處理容器內’導入含稀有氣體和氮原子之氣 體之處理氣體的同時,於前述處理容器內,藉由天線,導 入電磁波,生成電漿’於前述熱氧化退火處理之前述絕緣 -2- 1354332 膜,照射前述處理氣體之電漿,進行電漿氮化處理而改性 之工程^ 10.—種基扳處理方法,係改性形成於基板上之絕緣 膜之基板處理方法,其特徵係具有: 將形成絕緣膜之基板配置於處理容器內之工程、 和將前述絕緣膜,在氣體環境中,以600〜1 200 °C之 溫度,進行熱氮化退火處理之工程、 和於前述處理容器內,導入含稀有氣體和氧原子之氣 體之處理氣體的同時,於前述處理容器內,藉由天線,導 入電磁波,生成電漿,將前述熱氮化退火之絕緣膜,經由 前述電漿,進行電漿氧化處理而改性之工程。 1 1.如申請專利範圍第9項或第10項之基板處理方法, 其中,前述絕緣膜乃經由CVD (氣相成長法)所形成之膜 〇 12. 如申請專利範圍第9項或第10項之基板處理方法, 其中,前述絕緣膜乃選自Si02、SiON、Si3N4之低介電率 材料,或 Al2〇3、La203、Ti〇2、Y203、BST、Pr203、 Gd203 ' Ce02、Hf02' HfSiO之高介電率材料者。 13. 如申請專利範圍第9項或第10項之基板處理方法, 其中,使用於前述熱氧化退火處理或前述熱氮化退火處理 之氣體乃包含氧(〇2)、氮(N2)、氨(NH3 )之任一者 〇 14. 如申請專利範圍第9項或第10項之基板處理方法, 其中,前述電磁波乃由微波所成,前述天線乃由平面天線 1354332 I 所成,於該平面天線導入微波而生成電漿 前述平面天線係具有複數之狹槽者。
-4-
TW093115475A 2003-05-30 2004-05-28 Method for modifying insulating film TW200509256A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003154812A JP4408653B2 (ja) 2003-05-30 2003-05-30 基板処理方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200509256A TW200509256A (en) 2005-03-01
TWI354332B true TWI354332B (zh) 2011-12-11

Family

ID=33487334

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093115475A TW200509256A (en) 2003-05-30 2004-05-28 Method for modifying insulating film

Country Status (6)

Country Link
US (2) US7655574B2 (zh)
JP (1) JP4408653B2 (zh)
KR (1) KR100887330B1 (zh)
CN (1) CN1930668A (zh)
TW (1) TW200509256A (zh)
WO (1) WO2004107431A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003231516A1 (en) * 2002-05-16 2003-12-02 Tokyo Electron Limited Method of treating substrate
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
TW200620471A (en) * 2004-08-31 2006-06-16 Tokyo Electron Ltd Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
JP2006203120A (ja) * 2005-01-24 2006-08-03 Toshiba Corp 半導体装置の製造方法
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7888217B2 (en) * 2005-10-20 2011-02-15 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7767515B2 (en) * 2006-02-27 2010-08-03 Synopsys, Inc. Managing integrated circuit stress using stress adjustment trenches
WO2007138937A1 (en) 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
US7691693B2 (en) * 2007-06-01 2010-04-06 Synopsys, Inc. Method for suppressing layout sensitivity of threshold voltage in a transistor array
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US20090108408A1 (en) * 2007-10-29 2009-04-30 Synopsys, Inc. Method for Trapping Implant Damage in a Semiconductor Substrate
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
JP4611414B2 (ja) 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8810000B2 (en) 2008-01-22 2014-08-19 Renesas Electronics Corporation Semiconductor device comprising capacitive element
JP2011124240A (ja) * 2008-03-31 2011-06-23 Tokyo Electron Ltd Mos型半導体メモリ装置、その製造方法およびコンピュータ読み取り可能な記憶媒体
JP4636133B2 (ja) * 2008-07-22 2011-02-23 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
JP5166297B2 (ja) 2009-01-21 2013-03-21 東京エレクトロン株式会社 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
JP2014531770A (ja) 2011-09-30 2014-11-27 インテル・コーポレーション トランジスタゲート用のキャップ誘電体構造
US9580776B2 (en) 2011-09-30 2017-02-28 Intel Corporation Tungsten gates for non-planar transistors
US9177867B2 (en) 2011-09-30 2015-11-03 Intel Corporation Tungsten gates for non-planar transistors
US8981435B2 (en) 2011-10-01 2015-03-17 Intel Corporation Source/drain contacts for non-planar transistors
WO2013085490A1 (en) 2011-12-06 2013-06-13 Intel Corporation Interlayer dielectric for non-planar transistors
US20140042152A1 (en) * 2012-08-08 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Variable frequency microwave device and method for rectifying wafer warpage
US9412847B2 (en) 2013-03-11 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned passivation of active regions
CN103730373B (zh) * 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
KR102263827B1 (ko) * 2014-03-21 2021-06-14 삼성디스플레이 주식회사 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
CN105336628B (zh) * 2015-09-25 2018-10-19 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
JP6597296B2 (ja) * 2015-12-25 2019-10-30 東京エレクトロン株式会社 基板処理方法
US10737575B2 (en) 2017-11-22 2020-08-11 Ford Global Technologies, Llc Power device parameter adjustment
KR20240111974A (ko) * 2023-01-11 2024-07-18 에스케이하이닉스 주식회사 셀렉터 및 이를 포함하는 반도체 장치의 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP3603611B2 (ja) * 1998-09-03 2004-12-22 セイコーエプソン株式会社 半導体装置の製造方法
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
JP4449226B2 (ja) * 2000-05-22 2010-04-14 東京エレクトロン株式会社 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
JP2002064144A (ja) * 2000-05-22 2002-02-28 Tokyo Electron Ltd タンタル酸化物膜を絶縁膜として有するキャパシタの製造方法
US6797560B2 (en) * 2000-05-22 2004-09-28 Tokyo Electron Limited Method of manufacturing a capacitor having tantalum oxide film as an insulating film
KR100414948B1 (ko) 2000-06-30 2004-01-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
DE60238389D1 (de) * 2001-01-25 2011-01-05 Tokyo Electron Ltd Verfahren zur herstellung von elektronikbauteilmaterial
JP4454883B2 (ja) 2001-04-26 2010-04-21 東京エレクトロン株式会社 半導体装置の製造方法
WO2003015151A1 (fr) 2001-08-02 2003-02-20 Tokyo Electron Limited Procede de traitement d'un materiau de base et materiau d'utlisation de dispositif electronique
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
AU2003231516A1 (en) 2002-05-16 2003-12-02 Tokyo Electron Limited Method of treating substrate
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2004079931A (ja) * 2002-08-22 2004-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004153037A (ja) * 2002-10-31 2004-05-27 Renesas Technology Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20060199398A1 (en) 2006-09-07
KR100887330B1 (ko) 2009-03-06
WO2004107431A1 (ja) 2004-12-09
JP2004356528A (ja) 2004-12-16
KR20060006096A (ko) 2006-01-18
JP4408653B2 (ja) 2010-02-03
TW200509256A (en) 2005-03-01
US7655574B2 (en) 2010-02-02
US8021987B2 (en) 2011-09-20
US20100105215A1 (en) 2010-04-29
CN1930668A (zh) 2007-03-14

Similar Documents

Publication Publication Date Title
TWI354332B (zh)
TWI228774B (en) Forming method of insulation film
JP5590886B2 (ja) 欠陥パシベーションのための高kゲート積層構造に対するフッ素プラズマ処理
CN101752244B (zh) 等离子体处理方法
CN100561687C (zh) 衬底处理方法及半导体装置的制造方法
TWI235433B (en) Oxide film forming method, oxide film forming apparatus and electronic device material
CN100561684C (zh) 基底绝缘膜的形成方法
CN100401478C (zh) 半导体器件的制造方法
SG176700A1 (en) Methods of forming oxide layers on substrates
WO2002058130A1 (en) Method for producing material of electronic device
JP5202320B2 (ja) 酸化膜の形成方法
JP2004193409A (ja) 絶縁膜の形成方法
JP4562751B2 (ja) 絶縁膜の形成方法
TW201034078A (en) Methods for forming conformal oxide layers on semiconductor devices

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees