[go: up one dir, main page]

TWI353036B - Damascene interconnection structure and dual damas - Google Patents

Damascene interconnection structure and dual damas Download PDF

Info

Publication number
TWI353036B
TWI353036B TW96101203A TW96101203A TWI353036B TW I353036 B TWI353036 B TW I353036B TW 96101203 A TW96101203 A TW 96101203A TW 96101203 A TW96101203 A TW 96101203A TW I353036 B TWI353036 B TW I353036B
Authority
TW
Taiwan
Prior art keywords
layer
dielectric layer
damascene process
dual damascene
underlying
Prior art date
Application number
TW96101203A
Other languages
English (en)
Other versions
TW200830461A (en
Inventor
Chun Jen Huang
Yu Tsung Lai
Jyh Cherng Yau
Jiunn Hsiung Liao
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to TW96101203A priority Critical patent/TWI353036B/zh
Publication of TW200830461A publication Critical patent/TW200830461A/zh
Application granted granted Critical
Publication of TWI353036B publication Critical patent/TWI353036B/zh

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1353036 九、發明說明: 【發明所屬之技術領域】 本發明係有關於銅内連線半導體製程領域,特別是有關於一 種改良之銅雙鑲嵌(copperdual damascene)製程,特別是使用到金 屬遮罩層(metalhardmask)之雙鑲嵌製程,可以在介層洞與下層導 線的對不準情形發生時,避免由於糊蓋層而同時在下層導線旁 產生姓刻凹穴(recess)缺陷。 【先前技術】 如熟習該項技藝者所知,鑲嵌内連線技術已經是目前半導體 工業絲形成積體電路中銅導線的主流技術。簡言之,鑲嵌内連 線結構的製作方法’是先在介電材料薄膜上敍刻出電路圖案,然 後再將銅金屬填入這個圖案凹槽中,而依在介電材料薄膜上蝕刻 電路圖案的方式來區分,雙鑲嵌技術又可再細分為溝渠優先 _ (benchArst)製程、介層洞優先(via-first)、部分介層洞優先 (partial-via-fkst)以及自行對準(self_aUgned)等不同種類的製程。 "月參閱第1圖至第5圖’其纟會示的是習知技藝的部分介層洞 優先(partial-via-fkst)雙鑲嵌製程之剖面示意圖。首先,如第1圖所 示,基材1上具有一底層或低介電常數介電層1〇。在低介電常數 介電層10中形成有下層銅導線12,並且覆蓋有一蓋層Μ,通常 是摻雜氮的碳⑽(SiCN)。接著依序在蓋層14上形成低介電常數 介電層I6、石夕氧蓋層18、金屬遮罩層2〇以及底部抗反射層(b〇tt〇m 7 ’在底部抗反射層22上形 ’定義出鑲嵌導線之溝渠圖 anti_refleetiveeoating,BARC)22 〇 然後 成光阻圖案30,其具有一溝渠開口 & 案(trench pattern) 〇 如第2圖所示,接著進行一乾餘刻製程經由光阻圖案如的 、編口 32蝴金屬遮罩層20直到魏蓋層!8,藉此在金屬遮 罩層如中定義形成-溝渠凹口 %前述的乾钮刻步驟一般停止在 夕氧蓋層18中接著,去除剩下的光阻圖案如以及底部抗反射 層22,暴露出剩下的金屬遮罩層2〇。 如第3圖所示’於基材丨上另沈積—底部抗反射層%,使底 :抗反射層38填滿溝渠凹口 36,並覆蓋在金屬遮罩層 20上。接 著’再於底部抗反射層38上形成—光阻圖案⑽,其具有一介層洞 開口 42 ’其位置恰好在溝渠凹口 36的正上方。上述的介層洞開口 42係利用習知的微影技術形成。接著,利用光阻圖案4〇作為触刻 遮罩’進行乾餘刻製程,經由介層洞開σ 42_底部抗反射層 38、矽氧蓋層18以及低介電常數介電層16,藉此在低介電常數介 電層16上半部形成部分介層洞via)46。 如第4圖所示,接著,利用氧氣電漿等方式去除剩下的光阻 圖案40以及底部抗反射層38,並且暴露出已定義有溝渠凹口 36 的金屬遮罩層20。 1353036 行-==示遮罩層2。作為_硬遮罩,進 18以及低八· 屬群層2G覆_的魏蓋層 形lit層16,直到暴露 =:以及部分介層洞46圖案轉移至低介電常數介 層_口66成雙鑲細❹,其包括—溝渠開口 %以及-介 「21!圖所示,接著再_—爛製程,此步驟通常又稱為 曰除步騍(Liner ]1_讀」或「LRM步驟」,經由介層洞 =^,將暴露㈣蓋層M絲,藉以暴露出下相導線a。 接下來,就可以繼續進行上層銅導線的製作,如阻障層的沈積、 ^屬的f鍍等挪,不私外魏。前朗來錯歸Μ _ 厂私通常是採用含氫靴錢氣體電漿,例如ch2f2或者chf3 電漿。 然而,隨著積體電路中的關鍵線寬越來越小,雙鑲嵌開口 5〇 的介層测π 66與下層銅導線u發生對轉的航也可能會越 來越嚴重,如第7圖以及第8 _示’但是,當發生對不準的情 况’會造成最後it行蓋層Μ的侧時,一併侵钱到下層銅導線U 旁邊的低介電常數介電層1Q,碱不必要的凹穴8G,造成後續阻 =層並不易填人凹穴8〇,因而影響到積體電路的電性表現以及可 靠度。此外,使用含氫的氟烷類氣體電漿,例如CH2F2或者chF3 9 1353036 •電浆,來去除蓋層14驗刻製程往往同時會造成難以清除殘留物 •(有可能是電漿氣體與金屬遮罩層反應之有機金屬衍生物)。 在相關的先前技藝中,美國專利第6905968號披露了一種雙 鑲嵌製程以及選擇性蝕刻介電層的方法步驟(pr〇cess f〇r SELECTIVELYETCmNGDIELECTRICLA聰),其主要是利用 NF3電漿或者CF4/N2電漿來侧疊設在TE〇s魏層或者氣推雜 φ石夕玻璃(FSG)上的碳氫摻雜(C,H-d〇ped)低介電常數石夕氧介電層 (k=2·5〜3) ’藉由νϊ?3電聚或者電漿對於下層TE〇s石夕氧層 •或者氟摻雜石夕玻璃的高钱刻選擇比,可以避免在上、下層介電/ .之間使用介電常數較高的餘刻停止層(通常為氮化梦)。然而,上述 .專麟於經由介層酬口所暴露出來的蓋層,則健教導以CH2F2 或CHF3電毅來去除’因此沒辦法解決殘留物的問題。 由上可知’在積體電路製造技術領域中確實需要一種改良之 •形成雙鑲嵌結構的方法,以改善這種由於對不準所導致的凹穴問 題以及去除蓋層14的侧製程所造成殘留物的現象。 【發明内容】 本發明之主要目的即在提供—種改良之雙鑲嵌製程方法可 以有效地驗上述習知鄕憎發生的問題。 • 根據本發明之較佳實施例’本發明提供-種鑲嵌製程,首先 10 k 1353036 • ^供基材’其具有_底層介電層、_形成在該底層介電層中之 ,下層導電層’以及一覆蓋住該下層導電層及該底層介電層的蓋 層,於該蓋層上沈積一介電層,於該介電層中蝕刻出一開口,暴 露出部分的該蓋’接著進行一襯墊層蝕除(L_製程,利用一四氟 化碳(CFO/三氟化氮(NF·3)氣體電漿,選擇性地蝕除經由該開口暴露 出來的該蓋層’以暴露出部分的該下料電層以及該底層介電 層,形成一介層洞開口,其中於該介層洞開口之底部,該下層導 φ 電層及該底層介電層之間的落差僅小於150埃。 根據本發明之較佳實施例,本發明提供一種雙鑲嵌製程,首 先提供一基材,其具有一底層介電層、一形成在該底層介電層中 之下層導電層’以及-覆蓋住該下層導電層及該底層介電層的蓋 層,再於該蓋層上沈積一介電層;再於該介電層上沈積一石夕氧層, 接著再於該矽氧層上形成一金屬硬遮罩,接著,於該金屬硬遮罩 及該矽氧層中蝕刻出一溝渠凹口,然後,經由該溝渠凹口,於該 • 矽氧層中以及該介電層中蝕刻出一部分介層洞開口,再將該溝渠 凹口以及該部分介層洞開口以蝕刻方式轉移至該介電層中,藉此 於該介電層形成一雙鑲嵌開口,包括一溝渠開口以及一介層洞開 口,其中該介層洞開口暴露出部分的該蓋層,最後,利用一四氟 化碳(CF4)/二氟化氮(nj?3)氣體電漿經由該介層洞開口钱除暴露出 來的該蓋層,以暴露出部分的該下層導電層以及該底層介電層。 • 本發明提供一種雙鑲嵌製程,首先提供一基材,其具有一底 11 1353036 .層介電層、一形成在該底層介電層中之下層導電I’以及一覆蓋 -住該下層導電層及該底層介電層的蓋層。接著於該蓋層上沈積一 介電層,再於該介電層上沈積一魏層,再於該石夕氧層上形成一 金屬硬遮罩’接著於該金屬硬遮罩中形成一溝渠凹口,然後,經 由該溝渠凹口,钱刻該石夕氧層與該介電層,形成一介層洞開口, 使其暴露出料的該蓋層,最後,進行一襯塾層錯(lrm)製程, 利用-不含氫的氟絲航合—含氮氣體電漿,選雜地錄經 #由該介層洞開口暴露出來的該蓋層,以暴露出部分的該下層導電 層以及該底層介電層。 本伽提供-種鑲嵌鱗線結構,包含有—紐,其具有一 底層介電層,-下層導,形成在該底層介電射一蓋層, •覆蓋在該下料電層及域層介電層上,—介,於該蓋層曰上, -介層洞開口’形成於該介電層與該蓋層中,其與 •並未對準(misaligned),因而暴露出部分的該下層導電“該底; .介電層,-金屬阻障層,覆蓋於該介層洞開口之内壁上並且覆蓋 該暴露出來_下層導電層蘭介電層,以及―銅金屬層, 在該金屬阻障層上,並填滿該介層洞開口。 —為了使貴審查委員能更進-步了解本發明之特徵及技術内 谷,請參閱以下有關本發明之詳細說明與附圖。然而所附圖式僅 供參考與輔助說明用,並非用來對本發明加以限制者。 12 1353036 【實施方式】 . π參閱第9 ®至第17圖’其%示的是本發明較佳實施例雙鑲 欣製程之剖面示意圖’其令仍沿用相同的符號來代表相同或類似 的元件或區域。需強調的是,本發明可以應用在溝渠優先 (trench-first)、介層洞優先(via彻)、部分介層洞優先㈣&丨仏彻) 等鑲嵌製程中,並不僅限於圖式中所揭露者。 φ 如第9圖所示,基材1同樣提供有-底層或低介電常數介電 層10。在低介電常數介電層10中形成有下層銅導線12,並且覆 •蓋有-蓋層Μ。根據本發明之較佳實施例,蓋層14係以換雜乳的 碳化石夕(SiCN)為其成分,厚度約為3〇〇至8〇〇埃(angstr〇m),較佳 約為500埃左右。但蓋層丨4亦可以是其它的材料,例如,氮化矽 (SiN)、氮氧化石夕(Si〇N)、碳化石夕(SiC)、碳氧化石夕(Sic〇)等。 接著,依序在蓋層14上形成低介電常數介電層16、1^〇8矽 籲氧蓋層118、金屬遮罩層2〇以及底部抗反射層22。根據本發明之 較佳實施例,金屬遮罩層20以氮化鈦(TiN)為其成分,但不限於 此,亦可以使用氮化鈕(TaN)等其它金屬。金屬遮罩層2〇的厚度 約介於250至450埃之間,較佳介於3〇〇至35〇埃之間。 根據本發明之較佳實施例,低介電常數介電層1〇、16可以是 具有有機矽酸鹽玻璃(organosilicate glass,OSG)等成分,這類有機 矽酸鹽玻璃係在二氧化矽或氧化矽中摻入碳或氫原子,使其具有 13 1353036 約介於2至3之間的低介電常數值。適合作為低介電常數介電層 10、16成分,例如應用材料(Applied Materials)公司的Black Diamond™系列或者Novellus公司的CORAL™等等。根據本發明 之較佳實施例,低介電常數介電層16的厚度約介於2500至4500 埃之間,較佳介於3000至3500埃之間。 根據本發明之較佳實施例,TEOS矽氧蓋層118可利用電漿加 強化學氣相沈積(plasma-enhanced chemical vapor deposition, _ PECVD)技術所沈積而成’具有較低碳含量,其中使用到四乙基氧 矽烷(tetraethylorthosilicate,TEOS)作為前驅物以及氧氣,且採用比 較高的氧氣對TEOS比值(O/TEOS ratio)。 « 根據本發明之較佳實施例,具有較低碳含量的TEOS矽氧蓋 層118其沈積可以利用以下的製程條件完成··壓力介於3至8托 耳’較佳約為5托耳;製程溫度在1〇〇至450°C之間,較佳在350 鲁 至之間;高頻無線電波功率(high-frequency RF power)約為 200至350瓦特,較佳在250至300瓦特之間,而在280瓦特最佳, 且持續提供約25秒左右;低頻無線電波功率(l〇w-frequency RF power)約為30至70瓦特,較佳在40至60瓦特之間,而在50瓦 特最佳;TEOS前驅物流量約為〇.2gm至5gm ;載氣使用氦氣,而 流量介於7500至9500 seem ’較佳為8500至9000 seem ;氧氣流 * 量介於 5000 至 10000 seem,較佳為 8000 seem。 ^53036 如第10圖所示,接下來在底部抗反射層22上形成一光阻圖 一 〇其具有一溝渠開口 32,定義出鑲嵌導線之溝渠圖案。 接著,如第11圖所示,進行一乾姓刻製程,經由光阻圖案3〇 的溝渠開口 32蝕刻金屬遮罩層20直到TE0S矽氧蓋層U8,藉此 形成一溝渠凹口 36 ^前述乾蝕刻停止在TEOS矽氧蓋層118中。 接著,利用氧氣電漿等方式去除剩下的光阻圖案3〇以及底部抗反 射層22。 如第12圖所示,然後於基材〗上沈積另一底部抗反射層兇, 且使底。卩抗反射層38填滿溝渠凹口 36。接著,再於底部抗反射層 38上形成一光阻圖案40’其具有一介層洞開口 42,其位置恰好在 溝渠凹口 36的正上方。上述的介層洞開口 42係利用習知的微影 技術形成。 如第13圖所示’接著利用光阻圖案40作為蝕刻硬遮罩,進 行一乾姓刻製程’經由介層洞開口 42依序向下蝕刻底部抗反射層 38、TEOSi夕氧蓋層118以及低介電常數介電層16,藉此在低介 電常數介電層16上半部形成部分介層洞46。 接著’如第14圖所示,利用氧氣電漿等方式去除剩下的光阻 圖案40以及底部抗反射層38。另外,亦可以使用h2/N2或 電漿來去除光阻圖案4〇以及底部抗反射層38。 15 1353036 行-2 15圖所示’再利用金屬遮罩層20作輕刻硬遮罩,進 ^刻製程,向下侧未被金屬遮罩層2〇覆蓋到的则石夕 ^8以及低介電常數介電層16,並經由部分介層祕繼續 電常數_ 16,直到暴_分_ μ,藉此將先 溝3“及料介相*轉輕齡電常數介電 θ ,形缝鑲嵌開口 5G,其包域關口 56錢介層洞開 口 66 〇 如第16圖所示’接著再利用一餘刻製程,經由介層洞開口 • 66 ’選擇性地將暴露出的蓋層14去除,藉以暴露出下層銅導線 12 ’但不會傷害到下層銅導線12旁邊的低介f f數介電層ι〇,因 此’不會形成不必要的凹穴。 根據本發明之較佳實施例,前述用來去除蓋層14的蝕刻製程 • 是採用不含氫的氟烷氣體,例如四氟化碳(CFO,以及一含氮氣體, 例如三氟化氮(NF3) ’所形成的混合氣體電激,其流量比例較佳約 為3:1,舉例來說,四氟化碳的流量可以是15〇sccm,三氟化氮約 為50 seem。根據本發明之較佳實施例’利用四氟化碳(eh)/二氣 化氮(NF3)所形成的電漿來去除蓋層14可以提供高的選擇比,使得 暴露出的蓋層14可以很快的被去除,而不會明顯餘刻在蓋芦μ ' 下方的低介電常數介電層10,如此一來’即可以解決介層祠開口 , 66與下層銅導線12對不準的問題。 1353036 此外,經過實驗驗證發現,若單單使用四氟化碳電聚,而不 使用二氟化氛來侧暴露出的蓋層14,雖然可以解決殘留物的問 題,但是其選擇比差’因此,健會有_凹穴形成在下層銅導 線12旁邊。由此可知,要避免飯刻凹穴產生,仍需配合三氣化氣 的使用。二氟化氮可以在银刻到低介電常數介電層1〇時,同時於 低介電常數介電層10表面上形成-薄的保護膜,因而能夠降低其 触刻速率。 根據本發明之其它較佳實施例,去除蓋層14的蝕刻氣體亦可 .以使用包括四氣化碳氧化氮、四氟化碳/二氧化氮、四氟化碳/ 氮氣等。但是四氟化碳/氨氣的組合則較不建議使用,這是因為氨 • 氣巾含有氫原子’可能在侧過程會產生不必要且難以清除的殘 留物。 • 接下來,繼續進行上層銅導線的製作,如阻障層的沈積、銅 金屬的電錄、化學機械研磨等步驟,形成如第17圖所示之雙鎮嵌 導線、.’。構1GG其包括覆蓋在溝渠開σ 以及介層;明口 66表面 的阻障層82、喪入在溝渠開口 56中的上層銅導線%以及嵌入在 介層洞開口 66的介層插塞96。最後,再於雙鑲嵌導線結構卿 以及低介電常數介電層表面上沈積一蓋層1〇4,例如推雜氮 ,的碳化石夕、碳化石夕、或氮化石夕等。其中’阻障層可以是欽、氮化 ,欽、担、氣化叙,或以上組合。 17 1353036 . 第18圖繪示的是第17圖中雙鑲嵌導線結構100的介層插塞 %與下層銅導線丨2之間界面的放大剖面示意圖。如s 圖所示, 本發月特適合應用在當介層洞開口 66與下層銅導線12發生對 =準的情況’而造成介層插塞96其有-部份必鮮在低介電常數 介電層10的表面上。因此,本發明在結構上的特徵是經由介層洞 66蝕刻掉暴露出的蓋層14後,由於使用高選擇比的四氣化碳/三 φ 氟化氮電漿,故不會明顯蝕刻低介電常數介電層10,僅有非常少 的低介電常數介電層10會被錄,形成一低於下層銅導線12上 表面的輕微下陷區域110,但是此輕微下陷區域11〇與下層銅導線 -12上表面之間的落差d可被控制在小於15〇埃内,落差d甚至可 控制在50埃内,因此不會影響到後續阻障層的沈積。實際的sem 照片’如第19圖所示。 以上所述僅林發明之較佳實施例,凡依本㈣申請專利範 • 圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 第1圖至第6圖繪示的是習知技藝的部分介層洞優先 (partial-via-first)雙鑲嵌製程之剖面示意圖。 第7圖及第8圖繪示的是介層洞與下層金屬導線對不準的情形。 ,第9圖至第17圖繪示的是本發明較佳實施例雙鎮嵌製程之剖面示 . 意圖。 ’ 1353036 第18圖繪示的是第17圖中雙鑲嵌導線結構100的介層插塞96與 下層銅導線12之間界面的放大剖面示意圖。 第19圖是本發明較佳實施例之SEM照片。 【主要元件符號說明】
1 基材 12 下層銅導線 16 低介電常數介電層 20 金屬遮罩層 30 光阻圖案 36 溝渠凹口 40 光阻圖案 46 部分介層洞 56 溝渠開口 80 凹穴 86 上層銅導線 100 雙鎮嵌導線結構 110 輕微下陷區域 10 低介電常數介電層 14 蓋層 18 矽氧蓋層 22 底部抗反射層 32 溝渠開口 38 底部抗反射層 42 介層洞開口 50 雙鑲嵌開口 66 介層洞開口 82 阻障層 96 介層插塞 104 蓋層 118 TEOS矽氧蓋層 19

Claims (1)

1353036
十、申請專利範圍: L 一種鑲嵌製程,包含有以下之步驟: 提供一基材,其具有一底層介電層、一形成在該底層介電層中 之下層導電層,以及一覆蓋住該下層導電層及該底層介電層的氮 化矽蓋層; 於該氮化矽蓋層上沈積一介電層; 於該介電層中蝕刻出一開口,暴露出部分的該氮化矽蓋層;以 進行一襯墊層蝕除(LRM)製程,利用一四氟化碳(CF4)/三氟化氮 (NF3)氣體電漿,選擇性地餘除經由該開口暴露出來的該氮化矽蓋 層’以暴露出部分的該下層導電層以及該底層介電層,形成一介 層洞開口’其中於該介層洞開口之底部,該下層導電層及該底層 介電層之間的落差僅小於150埃。 2.如申請專利範圍第1項所述之一種鑲嵌製程,其中該氮化矽蓋 層的厚度介於300至800埃(angstrom)之間。 3·如申請專利範圍第1項所述之一種鑲嵌製程,其中該介電層的 介電常數小於3。 4.如申請專利範圍第1項所述之一種鑲嵌製程,其中該介電層包 含有有機破酸鹽玻璃(organosilicate glass,0SG) 〇 20 1353036 ^如山申財利第丨項所述之—種鑲嵌製程,其中該介電層包 3有石反虱摻雜(C,H-doped)石夕氧介電層。 6. 如申6月專利範圍第1項所述之一種雙鑲叙製程,其中該襯塾層 餘除(LRM)製程’所利用之四氟化碳(CF4)與三氣化氮卿)氣體的 流量比為3:1。 7. —種雙鑲嵌製程,包含有以下之步驟: &供基材,其具有—底層介電層、—形成在該底層介電層中 之下層導電層’以及—覆蓋住該下料電層及該底層介電層的氮 化矽蓋層; 於該氮化石夕蓋層上沈積一介電層; 於該介電層上沈積一矽氧層; 於該矽氧層上形成一金屬硬遮罩; 於該金屬硬遮罩及該矽氧層中蝕刻出一溝渠凹口; 經由該溝渠凹口,於該矽氧層中以及該介電層中蝕刻出一部分 介層洞開口; 將該漢渠凹口以及該部分介層洞開口以姓刻方式轉移至該介 電層中,藉此於該介電層形成一雙鑲嵌開口,包括一溝渠開口以 及一.介層洞開口,其中該介層洞開口暴露出部分的該氮化矽蓋 層;以及 進行一襯墊層蝕除(LRM)製程,利用一四氟化碳(α?4)/三戴化氮 氣體電漿,選擇性地姓除經由該介層洞開口暴露出來的該氮 21 1 明 036 螓 化矽蓋層,以暴露出部分的該下層導電層以及該底層介電層。 4 δ·如申請專利範圍第7項所述之一種雙鑲嵌製程,其中該氮化矽 蓋層的厚度介於3〇〇至800埃(angstrom)之間。 9.如申請專利範圍第7項所述之一種雙鑲嵌製程,其中該介電層 的介電常數小於3。 % 川.如申請專利範圍第7項所述之一種雙鑲嵌製程,其中該介電層 包含有有機石夕酸鹽玻璃(organosilicate glass,OSG)。 U·如申請專利範圍第7項所述之一種雙鑲嵌製程,其中該介電層 ' 包含有碳氫#雜(C,H-doped)石夕氧介電層。 12, 如申凊專利範圍第7項所述之一種雙鑲欲製程,其中石夕氧層包 # 含有TEOS矽氡層。 13. 如申。胃專她u第7項所述之—種雙鑲嵌製程,其巾該金屬硬 遮罩包含有氮化鈦、氮化钽。 14·如申β專利補第7項所述之-種雙鑲嵌製程,其巾該襯塾層 ^⑽(LR峨& ’所_之四1化碳(CF4)與三|UtlUNF3)氣體的 流量比為3:1。 22 丄: 15.種雙鑲嵌製程,包含有町之步驟: 之下材’其具有一底層介電層、一形成在該底層介電層中 化石夕^層 x及—覆蓋住該下層導電層及該底層介電層的氮 於該氮化矽蓋層上沈積一介電層; 於該介電層上沈積一矽氧層; 於該石夕氧層上形成一金屬硬遮罩; 於該金屬硬遮罩中形成一溝渠凹口; 人由該輕凹σ,侧該魏層無介電層,形成—介層洞開 口’使其暴露出部分的該就化石夕蓋層;以及 ^行一襯墊層蝕除(LRM)製程,利用一不含氫的氟烷氣體混合 含氮氣體電漿,選擇性地韻除經由該介層洞開口暴露出來的該 氮化矽蓋層,以暴露出部分的該下層導電層以及該底層介電層。 16_如申請專利範圍第15項所述之一種雙鑲嵌製程,其中該氮化 石夕蓋層的厚度介於300至800埃(angstrom)之間。 Π.如申請專利範圍第15項所述之一種雙鑲嵌製程,其中該介電 層的介電常數小於3。 18.如申請專利範圍第15項所述之一種雙鑲嵌製程,其中該介電 層包含有有機石夕酸鹽玻璃(organosilicate glass,OSG) 〇 23 1353036 ‘ 19.如申請專利範圍第15項所述之一種雙鑲嵌製程 層包含有碳氫摻雜(C,H-doped)矽氧介電層。 20. 如申請專利範圍第15項所述之一種雙鑲嵌製程 介電層包含有碳氫摻雜矽氧介電層。 21. 如申請專利範圍第15項所述之一種雙鑲嵌製程 包含有TEOS矽氧層。 22. 如申請專利範圍第15項所述之一種雙鑲嵌製程 硬遮罩包含有氮化鈦、氮化钽。 23. 如申請專利範圍第15項所述之一種雙鑲嵌製程 氫的氟烷氣體包含有四氟化碳(CF4)。 φ 24.如申請專利範圍第15項所述之一種雙鑲嵌製程 氣體包含有三氟化氮(NF3)、一氧化氮、二氧化氮、 25.如申請專利範圍第15項所述之一種雙鑲嵌製程 導電層包含有銅金屬。 ,其中該介電 ,其中該底層 ,其中矽氧層 •7 ,其中該金屬 ,其中該不含 ,其中該含氮 氮氣。 ,其中該下層 24
TW96101203A 2007-01-12 2007-01-12 Damascene interconnection structure and dual damas TWI353036B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW96101203A TWI353036B (en) 2007-01-12 2007-01-12 Damascene interconnection structure and dual damas

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW96101203A TWI353036B (en) 2007-01-12 2007-01-12 Damascene interconnection structure and dual damas

Publications (2)

Publication Number Publication Date
TW200830461A TW200830461A (en) 2008-07-16
TWI353036B true TWI353036B (en) 2011-11-21

Family

ID=44818312

Family Applications (1)

Application Number Title Priority Date Filing Date
TW96101203A TWI353036B (en) 2007-01-12 2007-01-12 Damascene interconnection structure and dual damas

Country Status (1)

Country Link
TW (1) TWI353036B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059750A (ja) * 2015-09-18 2017-03-23 東京エレクトロン株式会社 被処理体を処理する方法
TWI681537B (zh) * 2019-05-30 2020-01-01 旺宏電子股份有限公司 半導體結構與連線結構的製作方法

Also Published As

Publication number Publication date
TW200830461A (en) 2008-07-16

Similar Documents

Publication Publication Date Title
US7767578B2 (en) Damascene interconnection structure and dual damascene process thereof
US9754882B2 (en) Interconnect structure having air gap and method of forming the same
US7553761B2 (en) Method of fabricating semiconductor device
US9349687B1 (en) Advanced manganese/manganese nitride cap/etch mask for air gap formation scheme in nanocopper low-K interconnect
US7998855B2 (en) Solving via-misalignment issues in interconnect structures having air-gaps
TWI271841B (en) Dual damascene with via liner and method for fabricating the same
CN100349281C (zh) 用于在半导体器件中形成互连线的方法及互连线结构
US20120256324A1 (en) Method for Improving Performance of Etch Stop Layer
JP2009302545A (ja) パターン形成キャップを用いるエアギャップ形成と一体化
CN100549820C (zh) 改善双镶嵌蚀刻轮廓的方法
TW200527594A (en) Manufacturing method of semiconductor device
CN100395880C (zh) 半导体结构及其制造方法
JP2007109894A (ja) 半導体装置及びその製造方法
TWI249789B (en) Two-step stripping method for removing via photoresist during the fabrication of partial-via dual damascene structures
TW202303759A (zh) 內連線結構的形成方法
CN101231968A (zh) 镶嵌内连线结构与双镶嵌工艺
TWI353036B (en) Damascene interconnection structure and dual damas
JP2007281114A (ja) 半導体装置の製造方法および半導体装置
JP3322651B2 (ja) 半導体装置の製造方法
US20070072412A1 (en) Preventing damage to interlevel dielectric
TWI543325B (zh) 金屬內連線結構以及製作金屬內連線結構的方法
KR101138082B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성방법
JP2006179645A (ja) 半導体装置及びその製造方法
TWI327353B (en) Semiconductor manufacturing process
JP2005217223A (ja) 半導体装置の製造方法