TWI353055B - Semiconductor manufacturing method - Google Patents
Semiconductor manufacturing method Download PDFInfo
- Publication number
- TWI353055B TWI353055B TW096106070A TW96106070A TWI353055B TW I353055 B TWI353055 B TW I353055B TW 096106070 A TW096106070 A TW 096106070A TW 96106070 A TW96106070 A TW 96106070A TW I353055 B TWI353055 B TW I353055B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor device
- substrate
- strain
- isolation region
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 62
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000010410 layer Substances 0.000 claims description 127
- 238000002955 isolation Methods 0.000 claims description 50
- 230000001939 inductive effect Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 46
- 229910052732 germanium Inorganic materials 0.000 claims description 26
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 26
- 230000005669 field effect Effects 0.000 claims description 11
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 7
- 229910052707 ruthenium Inorganic materials 0.000 claims description 7
- 239000002344 surface layer Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 3
- 230000000977 initiatory effect Effects 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000000034 method Methods 0.000 description 10
- 229910052715 tantalum Inorganic materials 0.000 description 8
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 8
- 239000004575 stone Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000238631 Hexapoda Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
- H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Description
1353055 . 九、發明說明： 本申請案是以曰本專利申請案第2006-043418號為基磔，Α内 容在此併入作為參考。 〃 【發明所屬之技術領域】 本發明是關於一種半導體裝置及其製造方法。 【先前技術】 圖7是一習知的半導體裝置之橫剖面圖。在半導體裝置ι〇〇 _ 中，一 SiGe蟲晶層102及一石夕遙晶層103 ’依序堆疊在一石夕基板 101上。矽磊晶層103包含由一源極/沒極區m和一閘電極=2 所構成的場效電晶體(以下稱為FET)110。FET110以其周圍形成的 . 淺溝渠隔絕(以下稱為STI)l〇4和其他元件分開。 ° H10-284722號（專利文件1)，及美國專利第61211〇〇號(專利文件 本發明相關之技術已揭露於例如日本公開專利公報第 在半導體裝置1GG中，SiGe蟲晶層1〇2施加雙軸應力在石夕蠢 晶層103上，因此引發矽磊晶層103的晶格應變。當
下降，例如漏電流增加。 5 1353055 【發明内容】 本發明’設置—種半導體裝置包含：基板；一設置 ΐίΐΐ，應變引發層；—設置在應變引發層上_層；一設 F日效電晶體；及—設置在場效電晶體周圍的隔離 以達於應㈣發層；其中，應變引發層和 C二的源極/汲極區是分開的，且引發發層中的場效電晶 體的通道部分之應變。 曰#ίΐϊί，的半導體褒置中’應變引發層引發♦層中場效電 。此構造使得FET載子的移動率顯著增 二=以FET和轉體的電紐會上升。且隔親穿财層以達 此ϋ發層、。因此，在這種半導體裝置的製程中，梦晶圓的f 八曰發生在被隔離區區隔出的區域。也就是說，整體看來，可 以避免梦晶圓大幅彎曲。所以碎射的晶格缺陷可以被抑制。 根據本發明’另提供—種包含__個場效電晶體的半導體裝置 ^製t法’包括如下步驟：在—絲板上形成—隔離區，包圍 =ίί效ΐ晶體的區域；在有隔離區的梦基板上，屋晶成長應 變^發層；在應變引發層上蟲晶成長—補；形成—位在石夕層中 的场效電晶體’且場效電晶體的雜/祕區和應變引發層分開； 其中:應變引發層引發;^層中場效電晶體的通道部分之應變。 藉由此-製造方法，係將該石夕層形成在該應變引發層上。因 此’在依此方法製造的半導體裝置中，應變引發層引發石夕層中fet 的，道部分之應變。藉絲使FET載子移神顯著增加，也就是 提南FET以及半導體裝置的電雖。應㈣發層及㈣在隔離區 形成之後才在魏板上形成’所卿晶圓㈣曲只發生在被隔離 區所區隔出的區域中。也就是說’整體看來，可以避免♦晶圓大 幅彎曲、。如此-來，石夕層中的晶格缺陷的出現就可以被抑制。 所以’本發明提供一種有較佳電特性的半導體裝置，及 造方法。 ~ 13.53055 【實施方式】 姑拔下參照例釋用的實施例詳細加以說明。熟悉本 發明不只限於以下為了說明目的而揭示的實施例。貫 以I制將參照附圖來詳細說明本發明例釋用的半導體裝置實 施例及其纽方法。在圖式中，相_要素賦傾樣的編號，所 以描述不會一再重複。 (第一實施例）
圖1疋依本發明第一個實施例之半導體裝置的橫剖面圖。半 導體裝置1包括一石夕基板1〇、一應變引發層2〇、一石夕層3〇、一 FET40、以及一隔離區50。 在石夕基板10上設置應變引發層2〇。在此實施例中，應變引發 層20是一鍺化石夕(SiGe)層。在應變引發層20上設置矽層30。應 變引發層20及矽層30是用磊晶成長的方式形成的磊晶層。應變 引發層20會對矽層30造成雙軸的應力，所以會引發出在矽層3〇 中的FET40的通道部分晶格應變。此雙轴應力平行於應變引發層 20及矽層30的交界面。 矽層30包括FET40在其中^ FET40包括一源極/沒極區42， 一 SD擴張區(輕度摻雜汲極(LDD)區)43，一閘電極44及一側壁 46。在這裡，源極/汲極區42和應變引發層20是分開的。 FET40可為N通道型FET或P通道型FET。雖然圖1只顯示 出單一的FET(FET40)，但是半導體裝置1可以同時包含N通道型 FET和P通道型FET。在此情況下，這些FET會用隔離區50互 相分隔，隔離區50將在以下加以說明。 隔離區50設置在FET40周圍。隔離區50穿透矽層30以達於 應變引發層20。尤其是在此實施例中，隔離區50穿透矽層30還 有應變引發層20,到達矽基板10的内部。隔離區50可以是一 STI。 從圖1可以很明顯的看出，應變引發層20在被隔離區50包圍的 區域中有約略一致的厚度。 7 1353055 現在參考圓2A到3B來說明一種半導體裝置〗的製造方 即依本發明第一實施例的半導體裝置製造方法。簡言之， 沬 包含以下(a)到(d)的步驟。 。 法 (a)在矽基板1〇上形成隔離區5〇，包圍著待形成FET4〇的區 (b) 在已經形成有隔離區50的矽基板1〇上，磊晶成長應變 發層20 ; ^ (c) 在應變引發層20上羞晶成長石夕層30 ;及
20八(ί在矽層3〇中)形成FET40,使源極/没極區42和應變引發層 更詳盡的說’首先在-石夕基板10a上形成淺溝渠構造的隔離 區50(見圖2A)，接著進行乾蝕刻製程以減少矽基板1〇&的厚度， 藉此方式使矽基板l〇a相對於隔離區5〇後退(見圖2B)。在此步 中，應使一部份的隔離區50保持埋在矽基板1〇a之甲。因此，在 石夕基板10上形成隔離區50,包圍著待形成FET4〇的區域。 也就，說，在形成隔離區50時，是先形成在矽基板1〇a的表 面層，接著再使石夕基板10a從表面層的一邊開始減薄。 在矽基板10上磊晶成長應變引發層20之後，矽層30用磊晶 成長的方式在應㈣發層2G上職(賴3A)。接著㈣極糾和曰 側壁46在石夕層30上形成(見圖犯)。然後源極/没極區Μ和SD擴 張區43也在矽層30上形成。如此就可得到圖1中的半導體裝置。 此實施例提供下列有利的功用。在前述的製造方法中，石夕層 在應變引發層20上。因此，在半導體裝置1 _，應變引 瓶W發在㈣3G _的FET4G的通道區晶格應變。這樣會 二FET4G的载子移動率，藉以提升FET4G和半導體裝置1 的電特性。 區!0穿透矽層30以達於應變引發層20。因此， 的製造過程中’石夕晶圓響曲只會發生在被隔離區 50所心出的各輯。換句話說，整黯來，可⑽切晶圓大 8 < Sj 1353055 幅度彎曲’所以树層3G巾的晶格缺陷的出财以被抑制。因此， 上述實施繼供了具有優越之電雜的半導體裝置丨，及其製造方 法。 、
應變引發層20係由SiC^所形成。該沿仏層 性可以引發FET40之通道區中的晶格應變。 W 隔離區50穿透石夕層30和應變引發層2〇，而達於石夕基板ι〇。 因此’應變引發層20被隔離區5〇完全分割。這種構造確保可以 避免刖述的晶®大巾S彎曲的問題制於本實施例中，隔離區5〇 達於石夕基板1G之内部，此—構造可以更進—树保前賴題不會 發生。 在形成隔離區50的過程中’隔離區5〇是形成在石夕基板1〇& 的表面層’然後使矽基板l〇a從表面層的一邊開始減薄。此方法 可輕易地讓隔離區50達於矽基板1〇之内部。 在被隔離區50包圍的區域中，應變引發層2〇的厚度約略一 致。此一構造可以促使應變引發層2〇適當的施加雙軸應力在矽層 30上。 在N通道型FET及P通道型FET同時設置於半導體裝置】 ，情況下’這種實施例可以提供—個更好的優點。不像&施加 早軸的應力，當雙減力加在㈣3〇上時，載子移鱗可以同時 在N通道型FET及P通道型FET中增加。 同時，習知半導體裝置除了圖7所示者外，還包含圖8和圖9 所示者。 圖8是顯示依專利文件丨的半導體裝置之橫剖面圖。半導體 裝置200包含一棚摻雜的矽磊晶層2〇2、一矽磊晶層2〇3、一 SiGe ，晶層204及一矽磊晶層205’依序堆疊在一矽基板2〇1上。同時， s又置一源極/汲極區211穿過這四層，即硼摻雜的矽磊晶層2〇2、 矽磊晶層203、SiGe磊晶層204及矽磊晶層20弘源極/汲極區21! 及閘電極212組成FET210。在FET210周圍形成STI206。 因此’於半導體裝置200中，源極/汲極區2Π位於SiGe磊晶 丄力3055. ^石夕^ 構造的目的之—是基於siGe層提供的電洞移動率 所以盖電二‘換句話說，别(}6層被用來當電洞的移動路徑’ ㈣丨在前述的半導體裝置1中，源極/汲極區42位於應 中。這種情況下，用離子植入來形成源極/汲極區42 石々爲坐ιΓ變引發層20的應力’此自然會降低應變引發層20在 賠:^ *施加雙軸應力的預期功能。由於此一原因，而在半導體 裝置1中:使應變引發層20和源極/汲極區42分開。
圖9是顯示依專利文件2的半導體裝置之橫刮面圖。在半導 體裝置300中’-由源極/沒極區311和一閘電極312所組成的p 通道型FET310，設置在一石夕基板3〇1上。源極/沒極區311由一 SlGe蟲晶層組成。在P通道型FET310周圍形成STI302。 茲參照圖10A到10C以說明製造半導體裝置3〇〇的方法。首 先，在矽基板301中形成STI302 (見圖1〇A)。接著，在矽基板3〇1 上形成閘電極312(見圖l〇B)。在矽基板301上待形成源極/汲極區 311的區域進行蝕刻，以形成凹陷區311a(見圖1〇c)。最後， 層在凹陷區311a蠢晶成長，以便形成源極/汲極區mi。如此就可 得到圖9的半導體裝置300。 在半導體裝置300中，源極/汲極區311施加單軸應力在石夕基 板301上。這導致P通道型FET31〇的電特性提升。然^，從另二 方面來看’單軸應力不僅無法使N通道型FET的電特性改盖，反 而會使電特性下降。因此，於製造半導體裝置300時，必彡^在以 光罩覆蓋於待形成N通道型FET的區域之狀態下，在待形成p通 道型FET的區域钱刻形成凹陷區311a。如此自然使得製造步驟數 和製造過程的複雜度增加。 相較於此，依本實施例，因為應變引發層20施加雙轴應力， 故N通道型FET和P通道型FET的電特性都可以增加。因^，不 致造成製造步驟數的增加。 (第二實施例） 10 1353055 圖4是顯示依本發明第二實施例之半導體裝置的橫剖面 半導體裝置2包含石夕基板10、應變引發層20、發層3〇、FET4〇 及隔離區50。矽基板1〇、應變引發層2〇、矽層3〇、及Fet的 構成和在半導體裝置1中所設置者的構成相似。 半導體裝置2和半導體裝置1的差別是在隔離區5〇的 詳言之，在半導體裝置1中，隔離區5〇穿越矽基板1〇和應 發詹2〇的交界面。相對於此，半導_置2的隔離區5〇 ^ 部和該交界面齊平。 响 兹參照圖5A到圖5C來說明一種半導體裝置2的製造方法， 即本發明第二實施_製造方法n造方法也包括前述 第一實施例的步驟⑻到步驟⑼。 更詳盡的說明，首先在矽基板1〇上形成一絕緣層s〇a(見圖 5二然，進订微影製程，以移除絕緣層5Ga上除了將要構成隔離 =0以外的部分(見圖5B)。因此，在魏板1〇上形成隔離區5〇， 以包圍待形成FET40的區域。 也就疋，’為了形成隔離區5〇，係先在石夕基板1〇上形成絕緣 層50a，而後再將其圖案化成隔離區5〇。 展如於在石夕基板1〇上遙晶成長應變引發層20之後，在應變引發 &1^上以遙晶成長的方式形成梦層30(見圖5C)。接著，形成 20 提供下列有利的效用。在此實施例中，應變引發層 使石夕層3〇中的FET40通道部分之晶格應變。藉此而 的電特性。奸__著增A ’俾提升FET4G和半導體裝置2 半導離區5G穿透碎層3G達於應變引發層2G。因此，在 區隔出的區域石夕晶圓的f曲只發生在隔離區5〇所 此，卵^b吳句話說’可避免石夕晶圓整體大幅的㈣。因 了電^晶格缺陷的出現即可被抑制。所以前述實施例提供 ‘良的半導體裝置2及其製造方法。隔離區50穿透矽 1353055 . ，應變引魏2〇到達石夕基板10。因此，應變引發層2〇被隔 。此種結構可進—步確實防止前财晶圓整體 赞生顯著考曲的問題。 巧離區5。_成過程中，*树基板1G上形成絕緣層 後將其圖案化成隔離區50。這種方法可輕易使隔離區5〇 違於矽基板10。此外’第一實施例的優點在此實施例中也可猝得。
β本發明的半導體裝置及其製造方法並不僅限於前述實施 ^列， =疋可加以各種變化。例如，在前述實施例中，雖然將隔離區5〇 设成穿透應變引發層20。但是只須隔離區5〇到達應變引發層2〇 即可，隔離區50並不一定要穿透應變引發層2〇。隔離區5〇的一 端部可設於應變引發層20之内，如圖6Α所示，或亦可和應變引 發層20與矽層30間的交界面齊平，如圖6Β所示。 “ 應變引發層20的材料不限於SiGe。只要是能引發FET40通 道中的晶格應變的材料都可以使用。 更進7"步言之’雖然只有雙轴應力用在前述實施例中’但雙 軸應力和單軸應力可以同時結合使用。在這種情況下，舉例來說， 在半導體裝置1或半導體裝置2中，源極/汲極區42可用一 siGe 磊晶層構成。 很顯然的’本發明並不僅限於上述實施例，而可在不脫離此 發明的精神及範圍被修正、改變。 12 1353055 . 【圖式簡單說明】 圖1是顯示依本發明第一實施例的半導體裝置之橫剖面 圖2A、2B是依序顯示第一實施例之半導體裝置的製造方法 之橫剖面圖； 圖3A、3B是依序顯示第一實施例之半導體裝置的製 的橫剖面圖； 成k方法 圖4是顯示依本發明第二實施例的半導體裝置之橫剖面 #圖5A到5C是依序顯示第二實施例之半導體裝置的°製造方法 之橫剖面圖； 屯 圖6A、6B是顯示依實施例之變形例的半導體裝置之橫 圖； 、¢3 圖7是一習知半導體裝置之橫剖面圖； 圖8是依專利文件1的半導體裝置之橫剖面圖； 圖9是依專利文件2的半導體裝置之橫剖面圖； _圖10A到10C是依序顯示如圖9所示半導體裝置的製造 之橫剖面圖。 戍 【元件符號說明】 1 :半導體裝置 2:半導體裝置 10 :矽基板 10a ·$夕基板 20 :應變引發層 30 :矽層
40 :包含 42、43、44、46 之整體 FET 42 .源極/及極區 43 : SD擴張區(輕度摻雜汲極(LDD)區) 44 :閘電極 46 I側壁 13 8^· 1353055 · 50 .隔離區 50a :絕緣層 100 :半導體裝置 101 :矽基板 102 : SiGe磊晶層 103 :矽磊晶層
104 ： STI
110 ： FET 111 :源極/汲極區 112:閘電極 * 2GG:半導體裝置 201 :矽基板 202:硼摻雜的矽磊晶層 203 :矽磊晶層 - 204: SiGe磊晶層 205 :矽磊晶層
206 ： STI
210 ： FET 211 :源極/汲極區 • 212:閘電極 300 :半導體裝置 301 :矽基板
302 ： STI
310:P通道型FET 311 :源極/汲極區 311a :凹陷區 312 :閘電極
Claims (1)
1353055 100年5月17日修正替換頁 96106070(無劃線） 十、申請專利範圍： U日㈣換頁 半導體裝置的製造綠，料導體含有—場 導體裝置的製造步驟包含： 在一矽基板上形成一隔離區，以包圍—待形成場效電晶體 區域； 在形成有該隔離區之該矽基板上磊晶成長—應變引發層； 遙晶成長一石夕層在該應變引發層上；以及 在該石夕層_形成該場效電晶體’且電晶體源極/汲極區和該應 變引發層分開； 其中，該應變引發層引發在矽層中的該場效電晶體通道部份 中的應變。 2. 如申請專利範圍第1項的半導體裝置的製造方法，其中，形成該 隔離區的步驟包括在該;^基板的__表層巾形成該隔縣，以及從 該表層減少該矽基板的厚度。 3. 如申睛專利範圍第1項的半導體裝置的製造方法，其中，形成該 隔離區的步驟包括在該碎基板上形成—絕緣層，以及將該絕緣層 圖案化成該隔離區。 15
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006043418A JP5096681B2 (ja) | 2006-02-21 | 2006-02-21 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200739906A TW200739906A (en) | 2007-10-16 |
| TWI353055B true TWI353055B (en) | 2011-11-21 |
Family
ID=38427327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096106070A TWI353055B (en) | 2006-02-21 | 2007-02-16 | Semiconductor manufacturing method |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20070194389A1 (zh) |
| JP (1) | JP5096681B2 (zh) |
| CN (1) | CN101079445B (zh) |
| TW (1) | TWI353055B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100902105B1 (ko) | 2007-11-09 | 2009-06-09 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그 제조 방법 |
| US8828840B2 (en) | 2011-01-12 | 2014-09-09 | Chinese Academy of Sciences, Institute of Microelectronics | Semiconductor device and method for manufacturing the same |
| CN102592966B (zh) * | 2011-01-12 | 2015-07-15 | 中国科学院微电子研究所 | 半导体器件及其制作方法 |
| CN119384008A (zh) * | 2024-10-21 | 2025-01-28 | 西安石油大学 | 全耗尽绝缘体上应变硅mos器件及其制备方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09219443A (ja) * | 1996-02-09 | 1997-08-19 | Nippon Steel Corp | 半導体装置の製造方法 |
| JPH10270685A (ja) * | 1997-03-27 | 1998-10-09 | Sony Corp | 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板 |
| JP3628472B2 (ja) | 1997-04-01 | 2005-03-09 | 沖電気工業株式会社 | Ｍｏｓｆｅｔ及びその製造方法 |
| US6121100A (en) * | 1997-12-31 | 2000-09-19 | Intel Corporation | Method of fabricating a MOS transistor with a raised source/drain extension |
| JP4258034B2 (ja) * | 1998-05-27 | 2009-04-30 | ソニー株式会社 | 半導体装置及び半導体装置の製造方法 |
| US6429061B1 (en) * | 2000-07-26 | 2002-08-06 | International Business Machines Corporation | Method to fabricate a strained Si CMOS structure using selective epitaxial deposition of Si after device isolation formation |
| US6903384B2 (en) * | 2003-01-15 | 2005-06-07 | Sharp Laboratories Of America, Inc. | System and method for isolating silicon germanium dislocation regions in strained-silicon CMOS applications |
| CN1277296C (zh) * | 2003-03-27 | 2006-09-27 | 台湾积体电路制造股份有限公司 | 具有应变硅锗层外延的场效应晶体管结构及其制造方法 |
| JP2005057147A (ja) * | 2003-08-07 | 2005-03-03 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2005327867A (ja) * | 2004-05-13 | 2005-11-24 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JP2005353831A (ja) * | 2004-06-10 | 2005-12-22 | Toshiba Corp | 半導体装置 |
| US7227205B2 (en) | 2004-06-24 | 2007-06-05 | International Business Machines Corporation | Strained-silicon CMOS device and method |
-
2006
- 2006-02-21 JP JP2006043418A patent/JP5096681B2/ja not_active Expired - Fee Related
-
2007
- 2007-02-16 TW TW096106070A patent/TWI353055B/zh not_active IP Right Cessation
- 2007-02-20 US US11/708,068 patent/US20070194389A1/en not_active Abandoned
- 2007-02-25 CN CN2007100058110A patent/CN101079445B/zh not_active Expired - Fee Related
-
2008
- 2008-10-03 US US12/285,414 patent/US7642151B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007227421A (ja) | 2007-09-06 |
| JP5096681B2 (ja) | 2012-12-12 |
| CN101079445A (zh) | 2007-11-28 |
| US7642151B2 (en) | 2010-01-05 |
| CN101079445B (zh) | 2011-07-13 |
| TW200739906A (en) | 2007-10-16 |
| US20090047767A1 (en) | 2009-02-19 |
| US20070194389A1 (en) | 2007-08-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4130652B2 (ja) | 半導体構造およびその製造方法 | |
| TWI327779B (en) | Strained dislocation-free channels for cmos and method of manufacture | |
| US7354806B2 (en) | Semiconductor device structure with active regions having different surface directions and methods | |
| CN100562972C (zh) | 使用含碳硅和锗化硅外延源/漏极的高性能应力增强金属氧化物半导体场效应晶体管及制造方法 | |
| JP5465630B2 (ja) | 高ゲルマニウム濃度のＳｉＧｅストレッサの形成方法 | |
| US7494902B2 (en) | Method of fabricating a strained multi-gate transistor | |
| US8253177B2 (en) | Strained channel transistor | |
| CN101523608B (zh) | 包括双应力源的n沟道mosfet及其制造方法 | |
| CN100345308C (zh) | 半导体元件及其制造方法 | |
| TWI333243B (en) | A tensile strained nmos transistor using group iii-n source/drain regions | |
| TW200822361A (en) | Improved CMOS devices with stressed channel regions, and methods for fabricating the same | |
| TW201133847A (en) | Semiconductor devices and method of forming the same | |
| US7612389B2 (en) | Embedded SiGe stressor with tensile strain for NMOS current enhancement | |
| TW200824007A (en) | Stressed field effect transistor and methods for its fabrication | |
| US8963255B2 (en) | Strained silicon carbide channel for electron mobility of NMOS | |
| JP6613483B2 (ja) | 異なる歪み状態を有するトランジスタチャネルを含んだ半導体構造を製造するための方法、及び関連する半導体構造 | |
| TWI353055B (en) | Semiconductor manufacturing method | |
| TW200539425A (en) | Integrated circuit with strained and non-strained transistors, and method of forming thereof | |
| US7157374B1 (en) | Method for removing a cap from the gate of an embedded silicon germanium semiconductor device | |
| TWI273707B (en) | Field effect transistors having a strained silicon channel and methods of fabricating same | |
| US7863141B2 (en) | Integration for buried epitaxial stressor | |
| KR20120044800A (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN101969047B (zh) | 用于制备应变沟道cmos的等效应变记忆方法 | |
| JP5695614B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |