TWI353049B - Substrate for semiconductor package with improved - Google Patents

Description

1353049 九、發明說明： 【發明所屬之技術領域】 本發明為關於一種針對半導體封裝之基板和具 有該基板的半導體封裝，而較特別地為針對一種半/導 體封裝之基板其可避免因曝露於接觸襯墊的焊錫圖 案開口的置放位置錯誤而彳能造成的缺陷之增加。 【先别技術】 、於半導體製造技術的進展中，讓半導體元件能於

適合之較短的時間十處理較多數據的半導體 被研究於發展上。 I -般而言’半導體封裝製造的製程為包含了有於 =度：晶圓上製造半導體晶片的半導體晶片製造 針對半導體晶片的電性整體性所作之晶粒分 封二；，針對已分類之半導體晶月封裝的 封裒製表，以及其他的多項製程等。 現行對於晶片尺寸大小的封裝’其發展的目把乃 對於封裝尺寸的要求為僅伯晶 ^ 105%。 巧1里1占日日片封裝本身的100%到 覆S丰1:寸大小的封裝之其-形式為已知的 體封裝技術，其為藉於半導胃晶片中之 凸塊直接地與在基板上之接 電，Wre 之接觸襯墊相互連接而通 Έ 如此可縮小封裝尺寸的夫f 導線架即可達到具有關電的連結:、’且不需要利用 6 1353049 半導體晶片的高度整合堆積意指大量地增加於 晶片上形成凸塊的數目，且因此造成於半導體晶片的 凸塊間之間距更小，凸塊間距離更近。 依據普通常見之技術，多個接觸襯墊為以平行的 方式被排列在基板上，其間並具有之極微小間距，且 焊錫阻抗臈為被形成用以覆蓋多個接觸襯墊。然後， 該焊錫阻抗膜會被定義圖案，以形成一開口，可讓多

個接觸襯墊同時曝露於外，而焊錫黏貼膜為被形成在 開口中並覆蓋住接觸襯签。在於開口中覆蓋輝锡黏貼 膜之後’為了利用焊踢所具有之聚集現象的優點，所 以將焊錫㈣膜熔化，其並被收集在每—接觸槪塾 處、，而就其本身而言，焊錫圖案為被形成在接觸觀塾 上並具有極微小的間距。 ’，、'、而’若當焊錫圖案為藉由上述之技術被形成 時’ -存在_題為’被安排在基板之最外邊的部分 之接觸襯塾上所形成之每—焊錫圖案的體積，盘被安 排在基板之非最外邊的部分 一 咬4刀之接觸襯墊上所形成之 母一焊錫圖案的體積為有所不同。 該問題發生的 膜之圖案來形成開 造成。 原因已知為因藉由定義焊錫阻抗 口時，其在位置上所發生的錯誤來 7 1353049 之最外邊㈣分的每-接觸襯塾上之每一焊銷的體 積。 然而，不可避免的位置錯誤將最可能地(假如是 不可避免地）發生於當藉由定義谭錫阻抗膜以形成開 口時’如此’即難以準_地控制排列於基板之最外邊 的部分的接觸襯墊上之每一焊錫的體積。此會導致當 晶片凸塊與接觸襯墊進行凸塊工程時缺陷的產生。 【發明内容】 a本發明之具體實施例為針對半導體封裝基板，其 有月匕力避免”於半導體晶片中之凸塊與接觸襯势在 相互連接而通電時，⑨最外邊部分的接觸襯塾上排列 之焊錫圖案之缺陷的形成。 ,本發明之具體實施例為針對一半導體封裝，且該 半導體封裝為具有一基板。 於一具體實施例中，根據本發明所述之半導體封 土板為包3有.一基板主體；一接觸襯墊的群組， 匕括有於基板主體上之多個接觸襯墊；分別地排列於 接觸襯塾群組兩邊的空白接觸襯墊；以及，覆蓋基板 主體上之烤錫阻抗®案和具有可使$自接觸襯墊曝 露出來的開口與接觸襯墊群組。 、 在半導體封裝的基板中，於接觸襯墊上方有被安 排佈置之焊錫圖案，且於空白之接觸襯墊上方有被安 8 )49 排佈置之空白烊錫圖案。 的第的基板中，焊錫圖案具有相同-致 同之第二^ 料㈣為具#與第—體積不 在半導體封裝的基板中，相鄰的接觸襯塾盘空白 = 被先後相接地安排佈置，並以相同_隔 空間依次排列。 在半導體封裝的基板中，本質上而言，空白之 觸襯墊與接觸襯塾為具有相同的大小尺寸。 在另一具體實施例中，依據本發明之半導 -包括有基板主體的基板，一接觸襯㈣ i括有於基板主體表面上被以特定的間隔平 個接觸襯塾，焊錫阻抗圖案為具有被 女排佈置與接觸襯塾相鄰近的空白接觸襯塾，以及空 白接觸襯墊所曝露出 】、硌出來的開口和接觸襯墊群組；焊錫 圖案的安排佈置為於個別的接觸襯塾上’·空白焊錫圖 ==置為於個別的空白接觸襯墊上;而凸塊為 與~錫圖案電性地連結在一起。 在半導體封裝中，相鄰的接觸觀塾和鄰接空白接 觸襯墊為安排在相同的間隔。 ，在半導體封裝中，相鄰的接觸襯墊和鄰接空白接 觸襯墊為安排在不同的間隔。 在半導體封裝中’每一焊錫圖案具有第一體積 而母:白焊錫圖案為具有第二體積。 在半導體封裝中，每一焊错岡安 圖案具有相同的體積與母—空白焊錫 f半導體封裝中，接觸襯墊與空白接觸襯塾具有 本貝上之相同大小尺寸。 【實施方式】 一第圖為平面圖，其顯示依照本發明之具體 實靶例的半導體封裝用基板。第2圖為顯示沿著第1 圖之Ι-Γ線所視之截面圖。 參照第1圖與第2圖，半導體封裝用基板為包 有基板主體11〇，接觸襯墊群組12〇，空白接觸襯塾 13〇’以及焊錫阻抗圖案14〇。 對於基板主體110，舉例來說，可能為一平面的 印刷電路板（或為一具有平板形狀之物件）^ 基板主體110為具有平板形狀之物件’其包括有 第表面112和與位在第一表面112相對位置之第二 表面114。 接觸襯墊群組120為被安排佈置在基板主體u〇 的苐一表面112上並包括有多個的接觸襯墊i22於其 中。多個的接觸襯墊122可被平行地安排佈置在第一 表面112上，且每一個接觸襯墊122均有如第1圖所示 之條狀形狀。 接觸襯墊群組120的每一個接觸襯墊122可被電 1353049 性地與在第二表面i 14上所形成的球狀底盤（未顯示） 連接，該第二表面114為與基板主體11〇的第一表面 112處於相對的位置上。焊錫球（未顯示）為被形成在 球狀底盤上以便互相能電性地連接。 接觸襯墊群組120的接觸襯墊122為被互相地以 相同的D3間隔被隔開，且接觸襯墊122所被隔開的 D3間隔均是保持相同的大小。舉例來說，接觸襯墊 122為被互相地以相同的D3間隔被隔開，而且每一個 接觸襯墊1.22為保持具有一相同的Wi寬度。 空白接觸襯墊130為被安排佈置於基板主體ι1〇 的第一表面112上。一些空白接觸襯墊13〇為被安排佈 置在如第1圖到第3圖中所示之接觸襯墊群組12〇的每 一邊，且為依據那一個空白接觸襯墊丨3〇而被形成在 接觸襯塾群組120的每一邊。然而，其也可能是一些 空白接觸襯塾130被安排佈置介於在接觸襯墊群組 120内之任何接觸襯墊122之間。 空白接觸襯墊130為被安排佈置在基板主體πο 的第一表面112上且為一島狀物。換言之，空白接觸 概墊130並未與球狀底盤（未顯示）或與第3圖中之接 觸襯墊122電性地連接在一起。然而，其也可能是依 據本發明的具體實施例而讓空白接觸襯墊130可被電 性地和球狀底盤（未顯示）或與接觸襯墊122連接在一 起。 1353049 每一個空白接觸襯墊130被安排佈置在接觸襯墊 群組120的每一邊，其被以相同之〇3間隔從最外邊之 接觸襯墊群組120的接觸襯墊122a被隔開，此處之間 隔為如上述已討論之介於在接觸襯墊群組12〇中的兩 先後相接的接觸襯墊122的距離。空白接觸襯墊13〇 可以具有與每一接觸襯墊122相同的形狀。舉例來 說’每一空白接觸襯墊13〇可被形成為具有寬度為W 之大小’該寬度與接觸襯墊122所具有的寬度是相同 的。然而，另外的可能是將空白接觸襯墊13〇形成具 有不同於接觸襯墊122之另外的形狀或寬度。 知錫阻抗圖案140被形成在基板主體第一表 面112上，並具有一開口 142，透過該開口可讓接觸襯 塾122與空白接觸襯墊13〇曝露於外。如上述之討論， 於基板主體110的第一表面玉12上所形成的為接觸襯 墊群組120,且具有接觸襯墊122與空白接觸襯墊13〇。 開口 142所處的位置為與焊錫阻抗圖案14〇有 關。該位置可能由於某些製程的偏差而有變化，可能 是因為利用特別的設備於焊錫阻抗圖案140上形成開 口 142所造成的結果。因為此—原因，於接觸概整群 組120外面之開口 142的兩個部份區域142&，i42b可能 會不相同°每―空白接觸襯塾130為被安排佈置於每 一 142a，142b的區域中。 舉例來說，如第1圖所示在接觸襯墊群組12〇左邊 1353049 之區域142a可被以比接觸襯墊群組12〇右邊之區域 142b較小的尺寸形成。 再參照第1圖與第2圖，焊錫圖案125為被安排佈 置在接觸襯墊122上面，且空白焊錫圖案135為被安排 佈置在空白接觸襯墊13〇上面。 每一焊錫圖案125為被形成在接觸襯墊122上 面，並具有一第一體積，其就本質上而言，所有的焊 錫圖案125均是相同的。 於本具體貫施例之一具體實施例中，在接觸襯墊 122上形成具有相同第一體積的焊錫圖案125的理由 是，因為空白接觸襯墊130係被安排佈置在接觸襯墊 群組120的兩側。 因為被安排佈置於接觸襯墊群組丨2〇外面的空白 接觸襯墊130中之區域142a，142b的尺寸大小可能不 同’於空白接觸襯墊130上面所形成之空白焊錫圖案 135為具有與第一體積不同的第二體積。同樣地，被 安排佈置在接觸襯墊群組120兩侧之空白谭锡圖案 13 5的體積也可能不同。然而，其亦有可能是所有的 空白焊錫圖案135均被形成具有與第一體積相同的體 積。 於本具體實施例之一具體實施例中，由於電性連 接到半導體晶片之凸塊部份為接觸襯墊122，且由於 空白接觸襯墊130並無電性連接到半導體晶片之凸 13 1353049 即使空白接觸襯塾13〇之空白焊锡圖案⑶的體積 疋不同的半導體晶片的凸塊連接缺陷也並不會因此 而發生。 第3圖為一橫向截面圖，其顯示依照本發明之具 體實施例的半導體封裝。 〃 參照苐3圖，半導體封裝300為包括有-基板100 以及一半導體晶片200。 基板100包括有基板主體U 〇。舉例來說，基板主 體110可能為一平面的印刷電路板（PCB)。平板狀的 板主體為包括有第一表面112，以及’位在第一表 面112相對位置之第二表面114。 接觸襯墊群組120為被安排佈置在基板主體u〇 的第一表面112上。接觸襯墊群組12〇並包括有多個的 接觸襯墊122。多個的接觸襯墊122可被平行地安排佈 置在第一表面112上。 择觸襯塾群組120的每一個接觸襯塾122可被電 性地與在基板主體110的第二表面114上所形成的球 狀底盤（未顯示）連接，焊錫球（未顯示）可被形成在球 狀底盤上以便互相能電性地連接。 舉例來§兒’接觸襯塾群組12 〇的接觸襯塾12 2為互 相地以相同的D3間隔被隔開，且接觸襯墊122所被隔 開的D3間隔均是保持相同的大小。舉例來說，接觸 襯塾12 2為被互相地以相同的d 3間隔被隔開，而且 1353049 母一個接觸概塾122為保持具有一相同的寬度。 一些空白接觸襯墊130為被安排佈置於基板主體 110的第一表面112上。且於接觸襯墊群組12〇的每一 邊。舉例來說’一個空白接觸襯墊13〇可被形成在如 第3圖中所示之接觸襯墊群組丨2〇的每一邊。 每一空白接觸襯墊130為被安排佈置在基板主體 110的第一表面112上且為一島狀物。舉例來說，該空 白接觸襯墊130並未和球狀底盤（未顯示）或與接觸襯 墊12 2電性地連接在一起。然而，其也可能讓空白接 觸襯墊130可被電性地和球狀底盤（未顯示）或與接觸 襯墊122連接在一起。 每一個空白接觸襯墊130被安排佈置在接觸襯塾 群組120的每一邊，其被以相同之〇3間隔從最外邊之 接觸襯墊群組120接觸襯墊122a被隔開，此處之間隔 為如上述已討論之介於在接觸襯墊群組12〇中的兩先 後相接的接觸襯墊122的距離。空白接觸襯墊13〇可以 具有與每一接觸襯墊122相同的形狀。舉例來說，每 一空白接觸襯墊130可被形成為具有寬度為w之大 小’該寬度與接觸襯墊122所具有的寬度是相同的。 焊錫阻抗圖案140被形成在基板主體11〇第一表 面112上，並具有一開口 142，透過該開口可讓接觸襯 塾122與空白接觸襯墊130曝露於外。如上述之討論， 於基板主體110的第一表面112上所形成的為接觸襯 1353049 墊群組120’且具有接觸襯墊丨22與空白接觸襯墊13〇。 開口 142所處的位置為與焊錫阻抗圖案14〇有 關。該位置可能由於某些製程的偏差而有變化，可能 疋因為利用特別的設備於焊錫阻抗圖案14〇上形成開 口 142所ie成的結果。因為此一原因，於接觸襯塾群 組120外面之開口 的兩個部份區域142a，142b可能 會不相同。每一空白接觸襯墊130為被安排佈置於每 一 142a ’ 142b的區域中。舉例來說，如第1圖所示， 在接觸襯墊群組120左邊之區域i42a可被以比接觸襯 塾群組120右邊之區域142b較小的尺寸被形成。 每一焊錫圖案125為被形成在接觸襯墊122上 面’且空白焊錫圖案135為被形成在空白接觸襯墊13〇 上面。 每一焊錫圖案125為被形成在接觸襯墊122上 面’並具有第一體積’其就本質上而言為所有的焊錫 圖案125均是相同的。於本具體實施例之一具體實施 例中’在接觸襯墊122上形成具有相同於第一體積的 焊錫圖案125的理由是，因為空白接觸焊墊13〇為被安 排佈置在接觸襯墊群組120的兩側。 因為被安排佈置於接觸襯墊群組120外面的空白 接觸襯墊130中之區域142a，142b的尺寸大小可能不 同’於空白接觸襯墊130上面所形成之空白焊錫圖案 135為具有與第一體積不同的第二體積。同樣地，被 1353049 安排佈置在接觸襯墊群組120兩側之空白焊錫圖案 135的體積也可能不同。 半導體晶片200包含有半導體晶片主體21〇。半導 體BB片主體210的升> 狀為一長方形之平行六面體（例 如，一形狀方正並具有六個表面）且包括有如第3圖所 示之一上方表面212和一下方表面214。 焊接襯墊220為被安排佈置在半導體晶片2〇〇的 下方表面214上。於本具體實施例之一具體實施例 中，焊接襯墊220的位置為被形成在相當於在基板1〇〇 之接觸襯墊群組120的接觸襯墊122之位置處。 凸塊230其可利用焊錫或黃金來製成；^被安排 佈置在焊接襯墊220上。於本具體實施例之一具體實 施例中，凸塊230為藉由有選擇性的方法電性地連接 到基板1〇〇的接觸襯墊群組120中之接觸襯墊122。由 於被安排佈置在接觸襯墊122上之所有焊錫圖案 125 ’其體積和形狀都是相同一㈣，所以在當凸塊 230與焊鍚@案125連接時，因為烊錫圖案125的形狀 和體積不同所可能造成的凸塊缺陷將因此而被避免。 如上所冴响，虽半導體晶片進行凸塊製程時，會 對於在基板所形成的接職塾上之凸塊料錫的安 排佈置進仃處理’如此每一得錫若具有不同體積所造 成的凸塊缺陷也將因此而被避免。 雖然本發明的特定具體實施例已於上述詳細文 17 1353049 字說明與圖示中被揭示，而於本發明中的技藝將可能 被體會成不同的改變、添加以及取代之型態。但凡是 其他未脫離本發明所揭示之精神下所完成的等效改 變或修飾，均應包含在下述伴隨之專利申請範圍内。 1353049 【圖式簡單說明】 第1圖係一依照本發明之具體實施例的半導體 封裝用基板之平面圖》 第2圖係一沿著第1圖之1.1，線所視之戴面圖。 第3圖係一依照本發明之具體實施例的半導體 封裝之截面圖。

100 基板 140 焊錫阻抗圖案 125 焊錫圖案 135 空白焊錫圖案 【主要元件符號說明】 H0 :基板主體 120 :接觸襯墊群組 122a :接觸襯墊 122 :接觸襯墊

142a、142b :開口 142的兩個部分區域 142 :開口 112:基板主體的第一表面 3〇〇 :半導體封裝 21〇:半導體晶片主體 130.空白接觸襯塾 14 :基板主體的第二表面 200 :半導體晶片 212 ·半導體晶片之上方表面 230 :凸塊 214 .半導體晶片之下方表面 220 :焊接襯塾

Claims (1)

1. !、申請專利麵·· .—種半導體封裝之基板，包括 一基板主體； -接觸襯墊群組’纟包含有於基板主體表面 <夕個接觸襯墊； 於基板主體相同的表面上之接觸襯墊群組 兩邊所形成的空白接觸襯墊；以及 於基板主體相同的表面上形成一具有開口 的焊錫阻抗圖案，且該開口可使空白接觸觀塾與 接觸襯墊群組曝露出來。 2·=申請專利範圍第1項之基板，其中每-接觸襯 均包含有焊錫圖案’並且於此每一空白 接觸襯墊為包含有空白焊錫圖案。 士申明專利範圍第2項之基板，其中每一焊錫圖 案為被形成具有第一體積，該體積對於所有焊錫 圖案本質上而έ均是相同的，且於此每一空白 焊錫圖案所被形成的第二體積會與第一體積有 所不同。 4. 如申請專利範圍第丨項之基板，其中接觸襯墊群 組的接觸襯墊為互相被平行地安排佈置，且於先 後相接的接觸襯墊之間為具有一已被決定的間 隔距離。 5. 如申請專利範圍第1項之基板，其中每一空白接 觸襯墊與每一接觸襯墊，本質上而言，為具有相 20 1353.049 同的大小尺寸。 6. —種半導體封裝，包括： 一基板’其包含有： 一基板主體； -接觸襯墊群組’其為由多個接觸襯墊所组 成，而接觸襯墊的排列為由已決定之二相鄰的接 觸襯塾之間的間隔，而被平行地安排佈 主體的表面上； 空白接觸襯整，被安排佈置在接觸襯墊群组 的兩邊； 一具有開口的焊錫阻抗圖案，其在基板主體 表面上被形成，且該開口可使多個的接觸概塾與 空白接觸襯墊曝露出來； 形成於空白接觸櫬墊上之空白焊錫圖案；以 一半導體晶片’包含有電性地互相連接的凸 塊和焊錫圖案。 7·如申專利㈣第6項之半導體封裝，其中介於 空白接觸_與鄰接空白接觸襯塾之接觸襯墊 之間的間隔，實質上與預定的間隔是相同的。 .:申明專利範圍第6項之半導體封裝，其中介於 二白接觸襯墊與鄰接空白接觸襯墊之接觸襯墊 之間的間隔’係與預定的間隔不同的。 21 9·如申請專利範圍第6項之半 焊錫圖案具有第一體積―裝’其中每- i〇 f有與第-體積不同之第二體積：白谭锡圖案則 申凊專利範圍第6項之 焊錫圖案與每一空白焊錫圖案子裝上：：每-的體積。 質上具有相同 U.=:請專利範圍第6項之半導體封裝，其中接觸 寸。與空白接觸襯墊’實質上具有相同的大小尺 22