TWI351742B - Semiconductor device and manufacturing method of t - Google Patents

Description

1351742 •九、發明說明： • •【發明所屬之技術領域】 • 本發明係闕於一種半導_駐罢《甘制， -種|右夕从/種千導體裝置及其製造方法，尤有關 之封裝件及其製ΐ::與半導趙元件之外形尺寸大致相同 【先前技術】 ρ近年來，以封裝技術而言已有csp(chip心 尺寸封裝）受到囑目。所謂csp係指具有之 、/尺寸”半導體元件之外形尺寸A致相同之小型封裝。 置即BGA(Bail Grid紅叫，球柵陣列）型半導體裝 一〃、SP之一種。此種BGA型半導體裝置係為在封裝件 面上將由鲜材等金屬構件所構成之球狀導電端子排 ，!複數個成格子狀’且與形成於封裝件之另—面上之 體元件電性連接者。 再者，將該種BGA型半導體裝置安裝於電子機器之 際’係藉由將各導電端子壓著於印刷基板上之配線圖案， 藉此而將半導體元件與裝設於印刷基板上之外部電路電 連接。 此種BGA型半導體裝置相較於在侧部具有突出之引線 接腳（lead pin)之 SOP(Small 〇utline Package，小外形 封震）或QFP(Quad Flat Package，四方扁平封震）等具 有可設置多數個導電端子，而且可小型化之優點&。.此 型半導體裝置係具有例如作為設於行動電話之數位相機之 影像感測器晶片之用途。 320068 5 l^DI/42 第13圖至第15圖係為顯示習知之半導體裝置之製造 -方法者，如第13圖所示，準備在半導體元件51上隔著絕 緣：52形成第1配線53，且以覆蓋前述第1配線53之方 式藉由接著層55將玻璃基板54接著之半導體基板，並形 成連接於前述第1配線53，而且隔著絕緣膜56而在前述 2 Ϊ體元件51之背面上延伸之第2配線57。然後，作為 二著各半導體70件51之邊界s(切割線（dicing line))將 前述半導體基板切斷之前階段，具有使用切割刀（仙_ blade)在半導體基板切入切割溝G之步驟。 再者，如第14圖所示，在包含前述切割溝6之半導體 基板背面形成由阻焊劑（solder resist)膜所構成之保護 膜58 ’其後如第15圖所示，經由預定之步驟而形成導電 端子59。最後，沿著邊界（稱為分割線或切割線（scribe line) )S分割玻璃基板54，藉以完成半導體裝置。 上述之技術係記載於以下之專利文獻丨。 鲁 （專利文獻1)日本特開2005-72554號公報 【發明内容】 [發明欲解決之問題]. 如第15圖所示，在習知之半導體裝置中，f有在由具 有吸濕性之樹脂所構成之保護膜58與接著層55之接觸部 A之耐濕性較弱’且水分等會浸人接著層與玻璃基板等 間，而使玻璃基板54等從半導體元件51剝落之虞。此外， 在使用切割刀物理性地形成切割溝G之形成面有細小的凹 凸，而會成為玻璃基板54與保護膜58之密著性降低之主 320068 6 1 要原因。 .[解決問題之方案】 因此，本發明之半導體裝置 形成於本道胁_丄 且心付儍马具有·弟1配線， 半導體元件Γ ;支樓體，隔著接著層而接著於前述 及前述接著ί，絕緣膜，從前述半導體元件之背面將側面 面予以覆蓋，12配線，連接於前述第 線’且隔著前述絕緣膜而延伸於前述半導體 之 广 ·及保護膜，形成在包含前述第2配線之半導體元件上。 以下：：，本發明之半導體褒置之製造方法之特徵為具有 ^驟·準備在表面上形成有第i配線之 著層將支樓體接著於前述半導體基板上之 耆:述複數辦導體元件之邊界將前述半導體基板之背 :進行餘刻之步驟；以從前述半導體元件之背面將側面及 别述接著層之侧面加以覆蓋之方式形成絕緣膜之步驟；形 成連接於别述第i配線，且隔著前述絕緣膜而延伸於前述 半導體元件之背面之第2配線之步驟；在包含前述第2配 線之半導體元件上形成保護膜之步驟；及沿著前述複數個 半導體元件之邊界而進行切割之步驟。 [發明之功效] 本發明係可藉由以從半導體元件之背面將侧面及前述 接著層之側面加以覆蓋之方式所形成之絕緣膜而使支撐體 與接著層之間之耐濕性提昇，因此可提升半導體裝置之可 靠性。 【實施方式】 320068 7 1351742

以下參照第1圖至第11圖說明本發明第丨實施形態之 •半導體裝置及其製造方法。 U 首先，如第1圖所示，準備半導體基板（半導體晶圓） la。另外，前述半導體基板la係藉由預定之半導體製程將 例如 CCD(Charge Coupled Device，電荷耦合裝置）或 CM〇s (Complementary Metal 0xide Semic〇nduct〇r，互補式金 屬氧化物半導體）之影像感測器、照度感測器、彩色感測 器、光二極體、CD(c〇mpact Disk，光碟）、

VersatUe Disc，數位多功能化光碟）、藍光（biue ay 用受光元件、半導體記憶體、或其他裝置元件形成在該半 導體基板la上者。而在該半導體基板la表面上隔著第i 絕緣膜2而形成複數個第1配線3。 —在此，前述第1配線3之形成方式為：在後步驟之切 ’於用以按每-半導體元件分割之邊界«稱為分 丄線或切割線）附近（亦即半導體元件之端部附近），係以八 =之方式具有預定之間隔而形成。另外，前述第“己 2未必需要以成對之方式形成，只要是在 具有預定間隔之方式配置者即可。 了迎以 褒置1配線3係為擴張至用以分割複數個半導體 之内部ί 與構成各半導體裝置 η。丨疋件電性連接。 成有在包含前述第1配線3之半導體基板“上係形 為保遵層（passivation)膜之第2絕緣膜4。 接著，如第2圖所示，以在前述第2絕緣膜4上形成 320068 8 有開口部之抗蝕劑膜5為遮罩’藉由預定之蝕 2絕緣膜4及第1絕绫胺？早 私將弟 m a 刻去除而形成使半導體 土板1 a之一邛分露出之開口部6 〇 接下來，如第3圖所示，使用接著層7(例如環 ==)將支#體8(例如玻璃基板)貼附於‘ 另外=本貫施形！!、中，雖係使用玻璃基板作為支撐 -、及使料A樹脂、丙烯酸樹脂等作為接著層，惟 1 用石夕基板或塑膠製板等來作為支撐體，接著層則只要選 擇相對於此等支撐體為適當之接著層即可。 此外纟❹光學系統之半導體元件時，雖需要透旬 =支樓體與透明之接著層，惟使用其他半㈣元件時，^ 擇透明之材料。再者，使用接著層來接著帶狀或片形 者料。此外，在制具有接著性之帶狀或料， 接著層。 '之後，如第4圖所示，對前述半導體基板la，將與接 考有支撐體8之面為相反側之面（半導體基板之背面）進行 研磨，將基板之厚度薄化至大約1〇〇"左右。 省在此，即使將前述半導體基板la薄化加工，由於該半 導體基板la係由支撐體8所支禮，故不會產生龜曲等:而 谷易處理。另外，不需要將前述半導體基板la薄膜化時， 可省略本步驟。 再者，在前述經研磨之半導體基板13之研磨面會產生 J痕而形成見度、深度為數απι左右之凹凸而殘留研磨 320068 9 1351742 變形。為了將其去除，乃以藥液等將半導體基板la之研磨 .面進=光蝕刻（light etching)。半導體基板“為矽時， -則以氫氟酸、硝酸系之藥液等進行光蝕刻。 上述光蝕刻亦可使用乾蝕刻來進行。 接著，如第5圖所示，以在前述半導體基板la背面上 形成有開口部之未圖示抗钱劑膜為遮罩，以使前述第工配 線3下的第1絕緣膜2與接著層7之一部分露出之方式進 ^預定之㈣’而於半導體基板la形成開π部9。此時， 月:述開口部雖係沿著各半導體元件之邊界§而設置，惟係 I用相對=第1絕、賴2為較高選擇比而可將半導體基板 久a 之藥液或餘刻氣體’來進行預定之各向同性钱刻或 各向異性蝕刻。 f h再者士如第6圖所示’藉由將前述抗姓劑膜進行灰化 ’形成=3::左7右圖所：，對於前述半導體元… 絕緣膜lla而古第—3絕緣膜Ua。在此，以前述第3 臈等。、 °係為藉由CVD法形成氧化矽臈、氮化矽 接下來，如筮, 面上形成有開口部之：::：：前述半導體元件1之背 絕緣膜lu及笛 未圖不抗蝕劑膜為遮罩，將前述第3 一部分露出。^、絕ί膜進行钱刻，而使第1配線3之 件1之側端部遍接^述第3絕緣膜山係以將半導體元 、接者層7覆蓋之方式進行圖案化，而成為 320068 1351742 y • 第3絕緣膜11。 • 接著以連接於第1配線3之背面且隔著前述第3絕 • •':臈:1而延伸於半導體元件工之背面 < 方式形成第2配線 。藉此’如第9圖所示，使前述第！配線3與第2配線 12電性連接。 接下來，在前述第2配線12上形成未圖示之Ni_Au 1覆膜之後，如第1〇圖所示，以覆蓋前述半導體元件1 修背面之方式形成例如由阻焊劑膜所構成之保護膜13。另 亦可不在别述第2配線12之整面形成ni -Au鐘覆膜， 而^在前述保護膜13形成開σ部之後，在露出於該開口部 之前述第2配線12上形成Ni_Au鍍覆膜者。 另外，為了形成前述保護膜13,亦可使用將半導體元 牛、1之月面朝上，並從上方滴下熱硬化性之有機系樹脂， .使半導體元件1(支#體8)本身旋轉，藉此湘由該旋轉所 產生之離心力而將該有機系樹脂擴展至基板面上之旋塗塗 鲁法，此外，亦可使用噴塗法。 之後，在形成球狀導電端子14部分之保護膜13形成 開口部，而於Ni—Au鍍覆膜上形成導電端子14。另外，前 述球狀導電端子14係以銲材凸塊或金凸塊來作成。 …再者，如第11圖所示，沿著邊界5進行切割，將各個 半導體元件1分離，藉此而形成CSP型之半導體裝置2〇。 在由以上所說明之方式所構成之本發明之半導體裝置 中，係以從前述半導體元件之背面將側面及前述接著層7 之側面覆蓋之方式形成由無機膜所構成之第3絕緣膜U， 320068 11 藉此可從耐濕性低之保護膜13使前述接著層7受到保護， •因此可提升半導體裝置20之耐濕性。 此外’如第6圖所示，在本發明中係使用姓刻法而化 子!·生地刀副接著層7 ’因此不需要如習知用以形成切割溝。 之步驟，而可使作業性提昇。 在本發月中，不需確保用以形成前述切割溝G 之切割寬度，而可謀求對應增加的生產量。 再者’在習知技術中係使用切割刀而物理性分割接著 層55之面（凹凸面），因接著有保護膜58而使密著性不佳， 惟在本發明中，因係在藉由钱刻法而化學性處理之半導體 凡件之側面隔著絕緣膜11而接觸保護臈13，故密著性提 昇。 在此以本發明之苐2實施形態而言，亦可如第12 圖所示，在形成有前述第3絕緣膜11之狀態下，於圖案化. 形成第2配線12之際，以覆蓋前述接著層7之侧面之方式 )保留與第2配線12相同層所構成之金屬们以而形成圖 f’藉此以前述第3絕緣膜11及金屬層12a來覆蓋前述接 者：7之側面。藉此，可謀求半導體裝置進一步之耐濕性 提昇。 - ' 此外，在本發明之第1及第2實施形態中’雖係為將 本發明適用於使第2配線12連接於延伸至邊界3附近之第 1配線3之半導體裳置2〇者，惟亦可為適用於使第2配線 12b連接於由料伸至邊界s附近之通#之（存在於半導體 裝置之内部側）之焊塾電極所構成之第1配線3a之半導體 .320068 12 1351742 裝置30者。 以第3實施形態而言，如第16圖所示，在以從 ^導體元件lb背面將側面及接著層7之㈣覆蓋之方式形 緣膜llb之狀態下，將第2配線咖形成圖案。 然谈，在全面形成保護層13a，以形成導電端子者。 此外，在上述第3實施形態中，亦與第2實施形態同 樣，以覆盍前述接著層7之側面之方式保留由與第2配線 12b相同層所構成之金屬層而形成圖案，藉此而以前述第3 絕緣膜m及金屬層來覆蓋前述接著層7之侧面亦可。 再者，本發明亦可為適用於不經由第2配線12、1此， 而使前述導電端子14直接連接於前述第i配線3、3a之構 成之半導體裝置者。 .另外，在上述實施形態中，雖係形成與第2配線12、 12b電性連接之球狀導電端+ 14，惟本發明並不限定於此 種結構。亦即，本發明亦可為使用於未形成有球狀導電端 φ子半導體裳置（例如LGA(Land Grid Array，基板格柵陣 列）型封裝）者。 【圖式簡單說明】 第1圖係為顯示本發明第1實施形態之半導體裝置之 製造方法之剖面圖。 第2圖係為顯示本發明第1實施形態之半導體裝置之 製造方法之剖面圖。 第3圖係為顯示本發明第1實施形態之半導體裝置之 製造方法之剖面圖。 13 320068 1351742 第4圓 v ' • 圖係為顯示本發明第1實施形態之半導體裝置之 製造方法之剖面圖。 圖係為顯示本發明第1實施形態之半導體裝置之 , 製造方法之剖面圖。 第1 2 3 4圖係為顯示本發明帛i實施形態之半導體裝置之 製造方法之剖面圖。 rj ^ 圖係為顯示本發明第1實施形態之半導體裝置之 製造方法之剖面圖。 • $ 5圖係為顯示本發明第1實施形態之半導體裝置之 製造方法之剖面圖。 * 6圖係為顯示本發明第1實施形態之半導體裝置之 製造方法之剖面圖。 f 7 8圖係為顯示本發明第1實施形態之半導體裝置之 製造方法之剖面圖。 f 11圖係為顯示本發明第1實施形態之半導體裝置之 •製造方法之剖面圖。 14 320068 1 ^ 12圖係為顯示本發明第2實施形態之半導體裝置之 2 製造方法之剖面圖。 3 第13圖係為顯示習知半導體裝置之製造方法之剖面 4 圖。 5 4圖係為顯示習知半導體裝置之製造方法之剖面 6 圖。 7 " 圖係為顯示習知半導體裝置之製造方法之剖面 8 圖0 1351742 第1 6圖係為顯示本發明第3實施形態之半導體裝置之 製造方法之剖面圖。 【主要元件符號說明】 1 ' lb 半導體元件 la 半導體基板 2 第1絕緣膜 3、3a 第1配線 4 第2絕緣膜 6 、 9 、 10 開口部 7 接著層 8 支撐體 11 ' lib 第3絕緣膜 12 、 12b 第2配線 12a 金屬層 13 ' 13a 保護膜 14 導電端子 20 、 30 、 60 半導體裝置 51 半導體元件 52 絕緣膜 53 第1配線 54 玻璃基板 55 接著層 56 絕緣膜 57 第·2配線 58 保護膜 59 導電端子. G 切割溝 S 邊界 15 320068

Claims (1)

1351742 碟 *十、申請專利範圍： .-1· 一種半導體裝置，其特徵為具有·· .. 第1配線，形成於半導體元件上； 支撐體，隔著接著層而接著於前述半導體元件上. 〜絕緣膜，從前述半導體元件之背面將侧面及前述接 耆層之侧面予以覆蓋； 第2配線’連接於前述第i配線，且隔著前述絕緣 # 膜而延伸於前述半導體元件之背面；及 保護臈，形成在包含前述第2配線之半導體元件 上。 2. 如申請專利範圍第！項之半導體裝置，其中，該半導體 襞置具有與前述第2配線電性連接之導電端子。 3. 如申請專利範圍第142項之半導體裝置，其中，前述 第2配線係連接於前述第j配線之背面。 4. 如申請專利範圍第15戈2項之半導體袭置，其中，該半 籲#體裝置具備以隔著前述絕緣膜而覆蓋前述接著層之 側面之方式形成之金屬膜。 5· 一種半導體裝置之製造方法，其特徵為具有以下步驟： #準備在表面上形成有第！配線之半導體基板，且隔 著接著=將支樓體接著於前述半導體基板上之步驟，· 沿著刚述複數個半導體元件之邊界將前述半導體 基板之背面進行钱刻之步驟； 以從前述半導體元件之背面將側面及前述接著層 之侧面加以覆盍之方式形成絕緣膜之步驟； 320068 16 1351742 形成連接於前述第丨配線，且隔著前述絕 伸於前述半導體元件之背面之$2配線之步驟；、而延 之步i包Γ述第2配線之半導體元件上形成保護膜 沿著前述複數個半導體元件之邊界而進行切 步驟。 w < 6. -種半導體裝置之製造方法，其特徵為具有下列步驟： 準備在鄰接之半導體元件之邊界之部分隔著第1 絕緣膜形成有—對第1配線之半導體基板， 且在别述半導體基板上，以分別覆蓋前述 配線之方式形成第2絕緣膜之步驟； 以覆盍則述第1配線之方式 體接著之步驟； '隔者接者層而將支撐 將前述半導體基板之.背面 ❿ 體基板分割為半導體元件，並且使位於== 技^絕緣膜及接著層之—部分露出之步驟； 步驟將别述露出之接著層去除而使前述支樓體露出之 在前述半導體元# $畨 形成第3絕緣膜之步驟牛^面、幻絕緣膜及支撐體上 將前述第1絕緣膜與前述第3 前述第1配線之+ * 緣切韻刻’使 側面及接著声之" 並且以覆蓋半導體元件之 之步驟 之方式將第3絕緣膜進行圖案化 320068 17 1351/42 以連接於前述露出之當， ^ 舻其缸之弟1配線，且延伸於前述半導 體基板之背面之方式形成第2配線之步驟1 導 將各個前述半導體元件分割之分割步驟。 7_如申請專利範圍第5或6項夕主道躺壯座 ^ ^ 項之+導體裝置之製造方法， 其中，該半導體裝詈$食』、皮+1 置之製知方法具備形成與前述第2 配線電性連接之導電端子之步驟。 8.如申凊二專利範圍第5或6項之半導體裝置之製造方法， 其中’剛4第2 g己線係以連接於前述第i配線之背面之 方式形成。 9. ^申請專利範圍第5或6項之半導體裝置之製造方法， 其中’該製造方法具備在前述第2絕緣膜上以從前述半 導體凡件之背面將側面及前述接著層之侧面覆蓋之方 式形成由與前述第2配線相同膜所構成之金屬膜之步 驟。 18 320068