[go: up one dir, main page]

TWI345881B - Spread spectrum clock generating appartus - Google Patents

Spread spectrum clock generating appartus Download PDF

Info

Publication number
TWI345881B
TWI345881B TW096145914A TW96145914A TWI345881B TW I345881 B TWI345881 B TW I345881B TW 096145914 A TW096145914 A TW 096145914A TW 96145914 A TW96145914 A TW 96145914A TW I345881 B TWI345881 B TW I345881B
Authority
TW
Taiwan
Prior art keywords
output
input
clock
terminal
signal
Prior art date
Application number
TW096145914A
Other languages
English (en)
Other versions
TW200926601A (en
Inventor
hong yi Huang
li wei Huang
Yuan Hua Chu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW096145914A priority Critical patent/TWI345881B/zh
Priority to US12/045,712 priority patent/US7791385B2/en
Publication of TW200926601A publication Critical patent/TW200926601A/zh
Application granted granted Critical
Publication of TWI345881B publication Critical patent/TWI345881B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/68—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a base which is a non-integer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/193—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number the frequency divider/counter comprising a commutable pre-divider, e.g. a two modulus divider

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

1345881 P62960016TW 25256twf.doc/p 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種展頻時脈產生裝置，且特別是有 關於一種利用兩級的集合微分計數器（delta sigma c〇unter) 來控制分數除頻器的展頻時脈產生奘罟。 【先前技術】 ~ 由於電子工業技術的突飛猛進，電子產品的功能也日 新月異。伴隨而來的，各種電子裝置間的資訊傳輸成了實 現現代電子產品的一個重要功能。然而，傳統人們所認知 的最優的並列式傳輸方式，在串列資料傳輸方式技術的突 破下，已漸漸被改變。在有效節省頻寬的前提下，使用串 列資料傳輸的優先度已大於並列資料傳輸。但是，由於串 列貢料傳輸多尚速時脈特性，電磁干擾(electromagne||c interference，EMI)問題也隨著產生。美國聯邦電信委員會 (Federal Communications Commission，FCC)就針對電磁干 擾制定各項嚴格的規定，規範工程師必須設法利用遮蔽、 濾波或是調整電路佈線等各種方式來降低電磁干擾。 展頻(spread spectrum，SS)技術’是將系統時脈緩慢小 幅度的調變’使工作頻率在一定的範圍内不斷的變動。此 種技術是藉由持續的調整時脈的轉態頻率，使得因為時脈 因轉態而生成的雜訊可以平均的分布在不同的頻譜上而降 其能量’進而降低電磁干擾。因此，此種展頻技術是目前 最受歡迎，用來解決上述問題的一種方式。而習知的展頻 時脈產生器中，又可以大概分成直接頻率合成、低通渡波 P62960016TW 25256tw£doc/p 調變以及分數除頻器等三種結構。 產生ϊ 會示的是—種習知的直接頻率合成的展頻時脈 用結Γ、。此種直接頻率合成的展鱗脈產生器100，利 目迴路模組130依據比較輸入時脈CKIN與回授時脈 ’來加以產生輸出時gKQUT。其展獅方法為直接 目迴路模組130的最後一級相位延遲器12〇中，外加 =模、、a 110。並利用展頻模組11()直接調整相位延遲器 L j相錢賴度，來完成展雜作。此㈣知的展頻 二’雖絲理上是最簡單的，但是若顧在高輸出頻 神驢生科，錢歓m就會因為要合成調 i咼速的輸出頻率而變得很難設計。 另外，® 2繪示的是另—種習知的直接頻率合成的展 '、、脈產生器200。此種低通濾波調變的展頻時脈產生器 00利用鎖相迴路模組240依據比較輸入時脈CKIN與回 授時脈BK ’來加以產生輸出時脈CK〇UT。並且展頻模组 21〇會^調整電荷幫浦電路22G的輸出訊號 ，來成為低 k一波器230的輸入，進而達成調整輸出時脈CK〇UT頻 率的目的。相似於上述的直接頻率合成的展頻時脈產生器 100’此種直接頻率合成的展頻時脈產生器2〇〇在產出高速 的，出時脈CKOUT的需求上，亦會有難以設計的情形。 使得此種習知技術的應用不夠廣泛。 。圖3繪示的是第三種習知的分數除頻器的展頻時脈產 生器300。此種分數除頻器的展頻時脈產生器,利用鎖 相迴路模組330依據比較輸入時脈CKIN與回授時脈BK， 1345881 P62960016TW 252S6twf.doc/p 來加以產生輸㈣脈CKQUT。並且展繼組3i()會緩由 再不同時間内，使分數除頻器320的提供不同的除數，來 微調輸出時脈⑽UT與回授時脈的倍數。使輸出時脈 fKOUT的頻率被展開1而此種習知技術中的控制展頻 通常是—個很複_控制電路，需要比較高的 衣作成本。例如-種所謂的集和微分計脑咖 counter)就經常被應用再這個領域中，但是為了要實現 ^效範圍的展頻功能’通常需要較多位元數的集合微 數益，如此—來電路面積會大幅增加，並不是-個很人乎 成本效益的方式。 丁 【發明内容】 本發明提供-種展頻時脈產生裝置，用崎態調整 、脈的頻率’藉叫低時脈祕時所產生的雜訊能量。· 电以觀鱗脈魅裝置，包括鎖相迴路模 引山吐展ΐ模、、且。上述的鎖相迴路模組具有控制端，其控 昧=收第-溢位訊號，用以控制輸出時脈的頻率盘^ 接叙亦即為倍頻比。而展頻模組則是· 、、.，用以動態調整輸出時脈的頻率。而展頻模 =括計數器、Ν個集和微分計數器以及則個資料偏移 j之計數器依據回授時脈來產生N個計數訊號，其 .，、、大於1的正整數。而駿器料數方向為依據叶數 定:而N個集和微分計數器為用來累加對應 的片數如虎及溢位偏移值，並進而產生第—溢位訊 1345881
P62960016TW 25256twf.doc/p 號以及N-l個第二溢位訊號。此外，上述之個資料偏 移器分別耦接在這些集和微分計數器的其中之二間。N1 個資料偏移器分別接收N-1個偏移值並偏移對應所接收到 的弟二溢位訊號，並進而產生溢位偏移值。 本發明因採用多級集合微分計數器的結構，因此不但 可以達成對高賴率時脈產生展頻功效，並且提供一個較 小電路面積且雜訊抑制效率更好的方法，
的考量下亦可以達紐㈣功效。 ㈣H 為讓本發明之上述特徵和優點能更明顯易懂，下文特 舉較佳實_ ’並配合所關式，娜細·如下。、 【實施方式】 在進-步說明本發明的實施例之前，先針對實施例中 的展頻時脈產生器的展_理做介紹，財搞者更 =施例的作法及精神。請同時參照圖4A以及圖犯。圖从 、.曰不為展頻控制電贿時間的變化圖，而圖犯 二時=CK0UT的頻譜圖。其中展頻控制電“ =頻=產生裝置所產生的輪出時脈的頻率也 時二目:若是展頻峨壓隨時間遞增時，展頻 所產生的輸出時脈的頻率也隨著往上遞增 ' .脈產生裝置就是利用如波形圖43G中所洽的 的j波方式遞減或遞增展頻控制電壓，就可以達到^ 然而，由於實際電路並無法產生 頻控麵，因此如波形圖44〇所繪示的(“圖：3 1345881 P62960016TW 25256twf.doc/p 形圖430的放大圖）。其中的曲線442為習知技術中，實際 產生的展頻控制電壓的曲線。曲線442由於與理想的曲線 -443差距較大，且發生轉折的位置不夠均勻。導致其所產 .生的輪出時脈CK〇UT的頻譜圖如同圖4B中的波形圖46〇 所不二在波形圖460中，具有突波S1、突波S2以及突波 S3，延些突波si、S3表示著此輸出時脈CK〇UT具有較 大的雜訊。而另外，圖4A中的曲線441則具有均/勾且較 # 多的轉折’使得曲線441較為貼近理想曲線443。也因此， 利用曲線441的展頻控制電壓所控制產生的輸出時脈 CKOUT的頻譜則如同圖4B中的波形圖45〇所示，為一個 較為平整的頻譜圖。 ‘ 以下針對展頻時脈產生裝置如何產生如同曲線443的 展頻控制電壓，作更近一步的說明。期使本發明所屬技術 領域中具有通常知識者，可以更清楚瞭解本發明，並且得 以據以實施。 請參闕4C ’圖4C繪示為本發_展麟脈產生裝 置働的一實施例。其中包括鎖相迴路模組410以及展頻 ^ 模組420。展頻模組420耦接該鎖相迴路模組410的回授 • 端BK與鎖相迴路模組410的控制端CTL。其功能為藉由 傳輸至控 CTL的展頻㈣電壓來㈣職輸出時脈 CKOUT的頻率。 而在展頻時脈產生裝置400中，其鎖相迴路模組41〇 其輸入端用以接收輸人時脈CKIN，而其回授端用以傳輸 回授時脈BK。鎖相迴路模組41〇藉由比對回授時脈bk與 1345881 P62960016TW 25256twf.doc/p 輸入時脈CKIN的相位與頻率，藉以產生輸出時脈 CK0UT。其輸出端是用以傳輸輸出時脈CKOUT。鎖相迴 路模組410的功能是在提供一個輸出時脈ck〇ut，而其 頻率與輸入時脈CKIN的頻率的比值是為一個倍頻比。而 鎖相迴路模組410的控制端CTL接收第一溢位訊號，用以 控制上述的倍頻比。 而用來提供控制鎖相迴路模组41〇控制端CTL第一溢 位訊號的就是展頻模組420。展頻模組420包括計數器 421、資料偏移器422、集和微分計數器423以及集和微分 s十數器424。其中所述的計數器421具有時脈輸入端、第 一輸出端、第二輸出端以及控制端。其時脈輸入端接收回 授時脈BK。其中計數器421以回授時脈BK為計數時脈， 並且計數產生計數訊號C1以及計數訊號C2。而計數器421 的第一輸出端傳輸計數訊號C1，而其第二輸出端傳輸計數 訊號C2。計數器421的控制端耦接至控制訊號SW。控制 訊號SW的功能是在控制計數器421的計數方向是遞增或 是遞減。而計數器421所計數出的計數訊號C1第二計數 訊號C2就等效於上述的展頻控制電壓。當此二計數訊號 往上數時，表示展頻控制電壓越偏離標準值。換句話說， 就是使輸出時脈CKOUT的頻率展開幅度加大。反之，當 此二計數訊號往下數時，表示展頻控制電壓越接近標準 值。換句話說，就是使輸出時脈CKOUT的頻率展開幅度 變小。 此外’集和微分計數器424皆具有輸入端及輸出端。 10 1345881 P62960016TW 25256twf.doc/p 而集和微分計數器424的輸入端用以接受計數訊號C2。其 中集和微分計數器424累加計數訊號C2,並且在累加動作 發生溢位時致能溢位訊號。集和微分計數器424的輪出端 則是用來傳輸第二溢位訊號。重點是這裡所謂的計數訊號 C2其實指的就是在第一段的說明中所提到的展頻控制電 壓的細調部份。 資料偏移器422具有第一輸入端、第二輸入端以及輸 出端。而其第一輸入端接收偏移值ργνι，且其第二輸入 端接收集和微分計數器424產生的溢位訊號，而資料偏移 器422的輸出端傳輸溢位偏移值γρ卜並且，本實施例中 所提的資料偏移器422為一加法器（此處使用加法器僅為 資料偏移器的一種實施法’其他可以造成資料偏移效果的 電路也可以被使用，例如減法器），因此，其中所謂的溢位 偏移值γρι等於偏移值PYV1加上集和微分計數器424產 生的溢位訊號，並作為展頻控制電壓的粗調部份。 相同的，集和微分計數器423的輸入端接收溢位偏移 值YP1並接收計數訊號C卜並且集合微分計數器423是 用來累加溢位偏移值γΡ1以及計數訊號C1，並藉由累加 動作發生溢位時致能第—溢位訊號。而偏移值ργνι的功 能，使集和微分計數器423的計數範圍作一個偏移，使其 不是由G㈣料數，這賴^ργνι的選定*展頻的 規格有關’在接下來触述巾，會更仔細的提出。、 請繼^參照圖4C。在本實施例中，為選定展頻的幅 又’必須設定集和微分計數器423以及集和微分計數器424 11 (S) 1345881 P62960016TW 25256twf.doc/p 的輸入範圍。而其中輸出時脈CK〇UT的頻率與輸入時脈 CKIN的頻率關係，可以表示成下式所示： CK0UT = CKINxRlx(Nl~ANlx(l-(X + Y/8)/(X + i))⑴ 其中R1為鎖相迴路模組41〇中的除頻器415的除頻比例。 而N1為分數除頻器416可選擇的一個除頻比例，ΔΝ1則 為分數除頻器416可選擇的另一個除頻比例與N1的差 值。另外X為集和微分計數器423的計數範圍，而γ為集 和微分計數器424的計數範圍。 本實施例以串列高技術配置（serial advanced technology attachment，SATA)為例，所需要的展頻比率必 須小於5000ppm，而且其中鎖相迴路模組中的除頻器 415的除頻比例R1等於4。而分數除頻器416可選擇的一 個除頻比例N1設定為15，分數除頻器416可選擇的另一 個除頻比例與N1的差值ΔΝ1則設定為〇·5。將這些值結合 式⑴’並配合展頻範圍小於5000 ppm的要求，可以選定 第一集和微分計數器423的計數範圍χ為17〜19，也就是 偏移值PYV1必須設定為16。而集和微分計數器424的計 數範圍Y為1〜8。其推演過程可參見下述之式(2)〜式(4): CKOUT(MAX) = CKINx 4χ (15 - 0.5 χ (ΐ _ (19 + 8/8)/ 20) = CKINx 60 (2) 12 1345881 P62960016TW 25256twf doc/p CKOUT(MIN) = CKIN x 4 x (155 - 0.5 x (1 - (17 +1/ 8) / 20) = CKlNx 59.7125 (3) 展頻範圍（Spread Ratio)=卜59.7125/60 = 4791.6 ppm (4) 其中CKOUT(MAX)為輸出時脈CKOUT的最大值， CKOUT(MIN)為輸出時脈CKOUT的最小值。在此請注 意’本發明的精神是在於使用多數級的集和微分計數器來 完成較大展頻範圍，且使用最小電路面積的需求。在本實 施例中所提及的集和微分計數器僅使用兩級，只是針對串 列尚技術配置規格加以設計的一個實施範例，並不代表僅 能使用兩級的集和微分計數器。 此外，本實施例所使用的鎖相迴路模組41〇包括相位 頻率偵測器411、電荷幫浦電路412、低通濾波器413 '壓 控震盪器414以及分數除頻器416。其中，相位頻率偵測 器，具有第一輸入端、第二輸入端以及輸出端，其第一輸 入端接收輸入時脈CKIN，其第二輸入端回授時脈BK，相 位頻率偵測器411比較輸入時脈CKIN與回授時脈BK頻 率與相位’並由相位頻率偵測器的輸出端傳輸相位比較的 結果。而電荷幫浦電路412具有輸入端以及輸出端。其輸 入端耦接至相位頻率偵測器411的輸出端。其中電荷幫浦 電路412用以積分相位頻率偵測器411的輸出端，並將產 生積分結果訊號，傳輸至其下一級，也就是壓控震盪器 414 〇 壓控震盪器414則是利用低通濾波器411產生的積分 13 〔S》 1345881 P62960016TW 25256twf.doc/p 結訊號，依據該訊號電壓的大小，產生輸出時脈ck〇ut。 而分數除頻咨416具有輸入端、輪出端以及控制端。輸入 •端㈣接讀㈣脈CKOUT。其㈣端CTL _至第-;^位訊號’其中》數除頻器依據該第-溢位訊號除頻輸出 時脈CKOUT，進而產生回授時脈CK。叙傳輸回授時 脈BK至分數除頻器416的輸出端。此外，鎖相迴路模組 410更包括除頻器415’耦接在壓控震盪器414與分數除頻 • 器間416,用以增加輸出時脈CKOUT到回授時脈3〖的 除頻比’進而增加輸入時脈CKIN到輸出時脈〇尺〇1;丁的 倍頻比。 圖5A繪示為本發明之集和微分計數器423的一實施 方法。其中包括加法器510以及暫存器55〇。其中加法器 510具有第-輸入端、第二輸入端、回授出入端、輸出端 以及溢位輸出端。其第一輸入端用以接收和訊號C3，其第 二輸入端接收溢位偏移值OFF1，而其回授輸入端接收第 -回授訊號BK1。此外’其輸出端傳輸等於溢位偏移值 OFF1加上计數訊號C3再加上第一回授訊號BK1的第一 - 輸出訊號。當上述的累加動作大於一預設值時，則 * 致能第一溢位訊號0UT1並傳輸至加法器510的溢位輸出 端。其中所指的預設值，則為集和微分計數器423的最大 计數值，在上述串列高技術配置的例子中，該預設值為19。 另外，暫存器550具有輸入端及輸出端。其輸入端耦 接至加法器510的輸出端，且其輸出端輕接至加法器 的回授輸入端，用以傳輸第一回授訊號BK1。暫存器55〇 1345881 25256twf.d〇c/p
P62960016TW 疋用來延遲第一輸出訊號ADDl成為第一回授訊號ΒίΠ。 請參照圖5Β ’圖5Β繪示為本發明之集和微分計數器 423的另一實施方法。為了使集和微分計數器423的溢位 動=可以順利完成。本實施方法更包括選擇器530、限制 邏輯電路520、加法器540以及或閘560。選擇器530具有 第—輪入端、第二輸入端、輸出端以及控制端。其輸出端 輕接至加法器540的第二輸入端，其第一輸入端接收偏移 值OFF2 ’其第二輸入端接收偏移值〇FF3。並且其輸出端 傳輸偏移輸出值，其控制端接收控制訊號。限制邏輯電路 52〇具有第一輸入端、第二輸入端以及輸出端，其第一輸 入端耦接至加法器510的輸出端，其第二輸入端耦接至加 法器510的溢位輸出端〇vl，其輸出端耦接至選擇器53〇 的控制端。 此外，加法器540具有第一輸入端、第二輸入端、輸 出端以及溢位輸出端。其第一輸入端接收第一輸出端，其 ，二輸入端接收偏移輸出值。其溢位輸出端OV2傳輸加法 器540執行加法運算時所產生的溢位狀態。其中加法器54〇 用以加成第一輸出訊號ADD1與偏移輸出值，產生第二輸 出訊號，傳輸至加法器540的輸出端。而或閘56〇具有第 一輸入端、第二輸入端以及輸出端。其第一輸入端耦接至 加法器510的溢位輸出端0V1，其第二輸入端耦接至加法 的溢位輸出端體，其輸出蠕減至第—溢位訊號 其中限制邏輯電路520會去偵測加法器51〇的累加結 15 r s ) P62960016TW 25256twf.doc/p ^是否超過，設值。域此致/禁能第— ，WO。當第-選擇訊號為致能時，偏移輸出 第?移值。相對的，若當該第一選擇訊號為禁能時二 移輸出值等於第二偏移值。而在本實施方法_，哭 為五位元的加法器。因此設^第二偏移值為Q 移值顚為12。其中的第一偏移值〇FF = 訊號屢1大於預設值19為2()時，強迫其增加12 = 生溢位(五位元的加法11最大值為川，並且使加法零/〇 的累加結果改變為20加上12減去31而等於1，二 輸出訊號ADD2則等於卜而在加法器51()的累加 於預設? 19日寺，則選擇偏移輸出為第二偏移值為〇:不改 變加法器510的累加結果，使第一輸出訊號addi等於第 二輸出訊號ADD2。 而不g疋在加法器510或是加法器54〇發生溢位現 象，都是代表第-集和微分計數器423累加超過預設值 19，均代表發生溢位，因此利用或閘56〇產生第一溢位訊 號 OUT1。 接著凊參照圖6，圖6繪示為本發明之集和微分計數 器424的一實施方法。此集和微分計數器424包括加法器 620以及暫存器63〇。其中加法器62〇具有第一輸入端回 授輸入端、輸出端以及溢位輸出端。加法器62〇的第一輸 入端用以接收計數訊號C2。而其回授端接收第二回授訊號 BK2 °其輸出端傳輸第三輸出訊號ADD3，當第二回授訊 號BK2加上計數訊號C2大於一個預設值時，致能第二溢 1345881 P62960016TW 25256twf.doc/p 位訊號sov。而加法器62_溢位輸出端傳輸第二溢位訊 號>sov。此處所指的預設值則為集和微分計數器424的最 大計數值，在上述串列高技術配置的例子中，此預設值為 8。並且，此集和微分計數器似更包括有限制邏輯電路 610與選擇器640。限制邏輯電路61〇與選擇器_耦接在 計數訊號C2與加法m用以協助在發生溢位時，在 選擇器640的輸出端產生第二溢位訊號s〇v。 而暫存盗630有輸入端及輸出端。其輸入端接收第二 輸出訊號ADD3。暫存g 並產生第二回授訊號BK2。其輸出端耦接至加法器63〇的 回授輸入端’並傳輸第二回授訊號BK2。 圖7繪示為本發明之分數除頻器的一實施方法。請參 …、圖7 ’此分數除頻器包括分數除頻單元U1~U4、多工器 70卜反或閘N01、反或閘N02、反及閘NA卜反及閘NA2、 或閘〇Rl、反閘INV1以及反閘INV2 ^其中的分數除頻單 兀1^〜U4為一個可以選擇除以1或除以1.5的電路元件。 而分數除頻器中的這些電路元件_接方式如下述所說 明. *分數除頻單元U1具有時脈輸入端、控制端以及輸出 端，其時脈輪入端接收輸入時脈別。多工器701具有輸入 弟輪出端以及第一輸出端，其輸入端CTL用以接收 第一溢位訊號。反或閘N01具有第一輸入端、第二輸入端 以及輪出端，其第一輸入端耦接至分數除頻單元的輸 出端反及閘NA1具有第一輸入端、第二輸入端以及輸出 17 1345881 P62960016TW 25256twf.doc/p =其第-輸入端相接至多工器7〇1的第一輸出端，而其 第二輸入端·至第-反或閘N01的輸出端，其輸出端^ . 接至分數除頻單元U1的控制端。分數除頻單元U2具有時 脈輸入端、控制端以及輸出端，其時脈輸入端耦接至分數 除頻單元U1的輸出端。而反及閘NA2具有第一輸入端、 第二輸入端以及輸出端，其第一輸入端耦接至多工器701 的第二輸出端，其第二輸入端耦接至反或閘N01的第二輸 入h，其輸出端耗接至分數除頻單元U2的控制端。反戋 閘N02具有第一輸入端、第二輸入端以及輸出端。其輪出 端耦接至反或閘N01的第二輸入端，其第一輸入端耦接至 分數除頻單元U2的輸出端。 此外，分數除頻單元U3具有時脈輸入端、控制端以 及輸出端，其時脈輸入端耦接至反或閘N〇2的第一輪入 端，其控制端耦接至反或閘N02的第二輸入端。或閘〇Rl 具有第一輸入端、第二輸入端以及輸出端。其輸出端耦接 至反或閘N02的第二輸入端，其第一輸入端輕接至分數除 頻單元U3的輸出端。分數除頻單元U4具有時脈輸入端、 控制端以及輸出端，其時脈輸入端耦接至分數除頻單元U3 的輸出端’其輸出端用以傳輸回授時脈BK。另外，反閘 INV1具有輸入端以及輸出端，其輸入端耦接至或閘〇R1 的第二輸入端’其輸出端耦接至分數除頻單元U4的控制 端。反閘INV2具有輸入端以及輸出端，其輸入端耦接至 分數除頻單元U4的輸出端，其輸出端叙接至反閘JNV1 的輸入端。
18 1345881 P62960016TW 25256twf.doc/p 此實施方法中所提的分數除頻器，是為利用其輪入端 CTL用以接收第一溢位訊號決定。當第一溢位訊號使多工 器701產生的輪出訊號B〇為〇，而輸出訊號m為1時， 此分數除頻器為一個除以14.5的除頻器。而相對的，若第 一溢位訊號使多工器701產生的輸出訊號B1為〇，而輸 出訊號B0為1時，此分數除頻器為一個除以15的除頻器j 圖8繪示為本發明之分數除頻單元的一實施方法。°靖 參照圖8，此分數除頻單元包括雙緣觸發式正反器u5、= 緣觸發式正反器U6、反及閘NA3以及反及閘NA4。其f 第-雙緣觸發式正反器U5 ’具有時脈端、資料端以及ς出 端。其時脈端耦接至分數除頻單元的時脈輸入端ΙΝ。反及 問ΝΑ3具有輸出端、輸入端以及反向輸入端，其輸入端輕 接至分數除頻單元U5的控制端SEL，其輸出端輕接至雙 緣觸發式正反器U5的資料端。而反及閘NA4呈有輪= 端、第-輸入端以及第二輸入端，其第一輸入端輕接至雙 緣觸發式正反器U5的輸出端，其第二輸人_接至反$ 閘NA3的反向輪入端。雙緣觸發式正反器u6則是具有時 脈端、資料端以及輸出端。其時脈輪接至分數除頻單元 U5的時脈輸入端’其資料端輕接至反及開na4 #輸出端， 其輸出端OUT耦接至分數除頻單元的輸出端。 此分數除頻單元的實施方法為一個可以選擇除以^或 除以1.5的除頻器。其利用控制端SEL的準位來選擇除 數。其中當控制端SEL為〇時，反及閘NA3的輸出端永 遠保持在1準位。進而使得雙緣觸發式正反器U6工作如 1345881
P62960016TW 25256twf.doc/p =個T型的正反器，為一個除以2的電路。再力 效果，此分數除頻單元的實施方法為-二 的電路。另外’當控制端SEL為i時，反 分;除頻單元的整體動作就為-個除以 ^電? _的’再加上雙緣觸發正反器的效果，此 數除頻早7G的實施方法則為—瓣幻5的電路。 圖9繪示為本發明之為雙緣觸發式正反器的一實 法。請參照圖9，本實施方法包括反閉卿3〜猜6以及 =TR1〜TR4。其中’反賴V6具有輸入端及輸出端傳 ”輸入端祕至雙緣觸發式正反器的時脈端ck哺輸 TR1具有輸入端、輸出端、第一時脈端以及第二時脈端， 其輸入端耦接至雙緣觸發式正反器的資料端D。其第一時 脈端柄接至反閘INV6的細端，其第二時脈_接至反 閘INV5的輸入端。反閘INV3具有輸入端及輸出端，其 輪入端耦接至傳輸閘TR1的輸出端。傳輸閘TR2則是具 有輸入端、輸出端、第一時脈端以及第二時脈端。其輸入 端耦接至反閘INV3的輸出端’其第一時脈端耦接至反閘 INV5的輸入端’其第二時脈端耦接至反閘mv5的輸出端。 此外，反閘INV6具有輪入端及輸出端。其輸入端耦 接至傳輸閘TR2的輸出端，其輸出端耦接至雙緣觸發式正 反态的輸出端Q。傳輸閘TR4具有輸入端、輸出端、第一 時脈端以及第二時脈端。其輸入端耦接至傳輸閘TR1的輸 入端，其第一時脈端耦接至反閘INV5的輸入端，其第二 時脈端耦接至反閘INV5的輪出端。反閘INV4具有輸入 20 r £ ) 1345881 P62960016TW 25256twf.doc/p 端及輸出端，其輸人端減至傳輸間取的輸出端 閑TR3具有輸入端、輸出端、第一時脈端以及第二時脈端: 其輸入接至反閘INV4的輸出端，其第一時 至反閘INV5的輪出端，其第二時脈端輕接至反問猜5 的輸入端，其輸出端耦接至反閘INV6的輸入端。 本實施方法的雙賴發狂反器在時脈端CK保持在 〇準位時，資料端D的訊號會保持在傳輸閘TR1中 =CK由0轉態為i時’資料端D的訊號會由傳輪； 、'、里過反間INV3傳送至傳輸閉TR2更傳送至 Q。而同時資料端D2的訊號也因為時脈端CK保持^ i準 ί :而士被保持在傳輸閘TR4中。又當時脈端CK由i轉態 僂、科端D的訊號會由傳輸閉TR4經過反開1刪 Si=rR3更傳送至輸出端Q。因此，本實施方法 關的動作發生，可以加速電路動作的進^緣白會有相 構的展if 集和微分計數器所建 和t 展頻模組A〇0包括計數器、N個集 個資料偏移器，其中N為大於1的 止豎數。在本實施方法中 3)個隼人料八斗叙\使用了 3 (亦即上述的N等於 微分: ° 別為集和微分計數器A2。、集和 t X及鉢微分計U細。並且使用了 為資數器的個數3減υ個資料偏移器，分別 ~貝丁寸1每移态Α30以及眘姐值 „ 貝枓偏移态Α50。而資料偏移器 21 1345881 P62960016TW 25256twf.doc/p A30搞接在集和微分計數器A20與集和微分計數器a4〇 間’且資料偏移器A50耦接在集和微分計數器A4〇與集和 微分計數器A60間。 在展頻模組A00中’計數器A10依據回授時脈BK產 生二個計數訊號C1〜C3分別提供給集和微分計數器A6〇、
A40以及A20。而集和微分計數器A60累加計數訊號C1 產生溢位訊號01。而資料偏移器A50則依據偏移值偏 移溢位訊號01，並把偏移後的溢位偏移值，傳輸到集和微 分計數器A40。依此類推，便可以在最後一級，也就是集 和微分計數器A20得到溢位訊號CTL。並進而利用此溢位 訊號控制鎖相迴路模組，達到展頻的功效。
在此吻特別;主思，本實施方法僅只針對由多組集和微 分计數器所建構的展頻模組舉例來說明。其中使用3組集 和，分計數器及2組資料偏移器僅只是一個範例。所代表 的意義是，若使用更多組的集和微分計數器和資料偏移器 也可依本實施方法所提的概念來完成。而並*是代表展頻 模組只限於圖10所繪示的方式.來完成。 輝上所述 _尽發明利用兩個集和微分計數器來完成實 5、脈展頻的功能。因此可以有效降低展頻模組的複雜度 路”面積。並且可以使所述的展頻控制電壓較為接 的三角形’得到較好的展頻效果。 PP - 發明已以較佳實施例揭露如上’然其並非用以 脫任何所屬技術領域中具有通常知識者，在不 "之精神和範圍内，當可作些許之更動與潤飾， 22 1345881 P62960016TW 25256twf.d〇c/p =本發明之__當視後社申請專·_界定者 【圖式簡單說明】 頻時ill產生器。I不的疋—種料的直接頻率合成的展 圖^繪示為展頻控制電壓隨時間的變化圖。 圖犯繪示為輸出時脈OC0UT的頻譜圖
的展頻時脈產生裝置的-實施例。 ^ 4為本發明之集和微分計數 法 圖5Β緣示為本發明之集和微分計數器的另實^ 法 圖6繪示為本發明之絲微分計數料再—實施方 圖7繪示為本發明之分數除頻器的_實施方法。
圖8繪示為本發明之分數除頻單元的—實施方 圖9繪示本發明之雙緣觸發式正反器的。 圖10繪示本發明之展頻模組的一實施方法\方法 【主要元件符號說明】 100、200、300、400 :展頻時脈產生裝置 110、210、310、420、Α00 :展頻模矣且 120 :相位延遲器 130、240、330、410 :鎖相迴路模組 220、412 :電荷幫浦電路 230、413 :低通濾波器 23 1345881 P62960016TW 25256twf.doc/p 320、416 :分數除頻器 411 :相位頻率偵測器 414 :壓控震盪器 415 :除頻器 421、 A10 :計數器 422、 A30、A50 :資料偏移器 510、540、620 :加法器 423、 424、A20、A40、A60 :集和微分計數器 430、440 :波形圖 450、460 ··頻譜圖 441〜443 :曲線 530、640 :選擇器 520、610 :限制邏輯電路 550、630 :暫存器 560 :或閘 PYV1、PI、P2、OFF2、OFF3 :偏移值 YP1、OFF1 :溢位偏移值 ADD1〜ADD3 :輸出訊號 cn、C2、C3 :計數訊號 OV卜OV2 :溢位輸出端 SOV、01 :溢位訊號 BK :回授時脈 BK1、BK2 :回授訊號 CTL、SEL :控制端 24 1345881 P62960016TW 25256twf.doc/p BO、B1 :輸出訊號 U1〜U4 :除頻器 U5、U6 :正反器 ΝΑΙ〜NA4 :反及閘 NOl、N02 :反或閘 11^1〜1肩6:反閘 TR1〜TR4 :傳輸閘 D :資料端 Q :輸出端 CK :時脈端 IN :輸入端

Claims (1)

100-5-6 100-5-6 ⑽年W 日修jF- θ 十、申請專利範圍·· 種展頻時脈產生震置，包括. 溢位:二迴制端，其控制端接收-第-率的一倍頻比；以及〜，脈的頻率與一輸入時脈的頻 -展賴組，输至簡 该輪出時脈的頻率，兑 、路拉組，用以動態調整 一 八甲该展頻模組包括： N個計數中數器依據-回授時脈，產生 依據-計T訊號，來控制並且 益位訊號:其中該些集和微分計數器包括： 。岛-二第一加法器，具有第一輸入端、第二輸入端、 『才又輸入輸出端以及溢位輸出端，其第一輸入端用以 接收該些計數訊號的其中之―，其第二輸人端接收該些溢 ，偏移值的其中之―，其回授輸人端接收〆第一回授訊 旒，而其輸出端傳輸一第—輪出訊號，該第一輸出訊號等 於其第一輸入端、其第二輸入端以及其回授輸入端值的 和，並在該加法器產生溢位時，致能該第一溢位訊號並傳 輪至其溢位輸出端；以及 一第一暫存器，具有輸入端及輸出端，其輸入端 耦接至該第一加法器的輸出端，其輸出端耦接至該第一加 法器的回授輸入端，用以傳輸該第一回授訊號’其中該第 26 ^45881 100-5-6
暫存器用以延遲該第一輸出訊號成為該第一回授訊號. 一第一選擇器，具有第一輸人端、第二‘二=， ^出=以及選擇端’其第-輸人端接收—第—偏移值，复 入端接收一第二偏移值，其輸出端傳輪一偏移輪/出 ，一選擇端接收一第一選擇訊號，當該第—選 致能時，該偏移輸出值等於該第一偏移值，若當該爱 擇訊號為禁能時，該偏移輪出值等於該第二偏G選 弟一限市I〗邂铒電路 . 'w ^ /、Λί个 调八碼、第一# 入=以及輪出端，其第一輪入端耦接至該第一加法器的2 =端，其第二輸入端耦接至該第一加法器的溢位輪出妒) 二輸出端耦接至該第一選擇器的控制端，其中該第 讀電路用以觸該第-輸出訊號是否大於制 ίί第Γ溢位訊號是否致能，並藉此產生該第—選 輪至§亥第一限制邏輯電路的輸出端； ~
—第二加法器，具有第一輸入端、第二輪入# =端以及溢讀Α端，其設置於該帛―加 ^、 ^存器之間，其第-輸人端接收該第—輸出訊號，、 别入端接收該偏移輸出值，其輸出端轉接至該第—暫二 的輪入端，其溢位輸出端傳輸該第二 子态 =產生的溢位狀態，其中該第二加法器:=Γ =訊號與該偏移輸出值，產生一第二輸成= 遠弟二加法器的輸出端；以及 得輪至 一或閘，具有第一輸入端、第二絡 端’其第—輸人端祕至該第-加法H的溢讀出端輪= 27 1345881 100-5-6 = = = 溢位輪出端，其輸出端 及，第-選擇哭所構二Γ、該第1制邏輯電路以 及5亥弟k擇。。所構建成的電路是用以在 大於該第i設餅，u㈣該第—第〜 偏移值，使該第二加法器產生决付，*妮曰力忒第一 等於該第—輸出訊號減去該第:預設值， 預設值時’使該第，訊號= ^個資顧料，分_躲軸集倾分計數器 之：間，5亥些資料偏移器接收N-1個偏移值並偏移 δ亥二第一溢位訊號，產生該些溢位偏移值。 =·士申明專利範圍第1項所述之展頻時派產生裳置， 其中4些集和微分計數H中，最後的集和微分計數器於其 溢位時產生料—溢位訊號，而其餘的集和微分計數器於 其溢位時產生Ν-ι個第二溢位訊號。 如申凊專利範圍第1項所述之展頻時脈產生裝置’ 其中數n的計數方向為是遞增或是遞減。 )4·如申睛專利範圍第1項所述之展頻時脈產生裝置其 相迴路模朗以接收該輸人時脈，並傳輸該回授時 該鎖相迴路·n由㈣細授雜與讀入時脈的 相位’產生該輸出時脈。 好上5·如中轉利範圍第1項所述之展頻時旅產生裝置’ 其中該麵和微分計數器更包括： 28 1345881 100-5-6 山一第二限制邏輯電路，具有輸入端及輸出端，其輸入 端柄接收該第三輸出訊號，輸出端傳輸—第二選擇訊號； 一第二選擇器，具有第一輸入端、第二輸入端、 端以及選擇端’其第—輸人端墟至該第三加法器 輸出端’其第二輪人端祕至—第二預隸，其選擇端相 二選擇訊號，其輸出端至該第二集和微分計
“其中該第二限制邏輯電路以及該第二選擇器所建構 的電路’是用以為當該第三加法ϋ的累加結果大於該第一 預設值時，致能該第二溢位訊號。 6. 如申請專利範圍第1項所述之展頻時脈產生裝置， 其中該資料偏移器包括一加法器。 7. 如申凊專利範圍第1項所述之展頻時脈產生裝置， 其中该資料偏移器包括一減法器。
8·如申凊專利範圍第1項所述之展頻時脈產生裝置， 其中该鎖相迴路模組包括： 一相位頻率偵測器，具有第一輸入端、第二輸入端以 及輸出端，其第一輸入端接收該輸入時脈，其第二輸入端 接收该回授時脈，該相位頻率偵測器比較該輸入時脈與該 回授時脈鮮與她，並產生—差值til號，傳輸至該相位 頻率偵測器的輸出端； 一電荷幫浦電路，具有輸入端以及輸出端，其輸入端 耦接至该相位頻率偵測器的輸出端，其中該電荷幫浦電路 用以積分垓差值訊號，並產生一積分結果訊號，傳輸至其 29 S 100-5-6 輪出端； 接至具有輸人端以及輪出端，其輪入蠕叙 出端； 。_訊，產生—低頻訊號’傳輪至其輪 -壓控震1|| ’執接至該低通濾波器的 依據該低頻訊號產生該輸出時脈；以及 h用以 刀數除頻益’具有輸入端、輸出端以 ===時脈，其控制端輕接至該第= 脈，進而^ 讀據該第—溢位訊號除頻該輸出時 器的輸出端/用授時脈，傳輸該回授時脈至該分數除頻 其二==8項所述之展頻時脈產生裝置， 輪出總第數除鮮元，具有時脈輸人端、控制端以及 輸出其日谱輸人端接收該輸入時脈； 唑=工器，具有輸入端、第一輸出端以及第二輸出 ，α輸入端用以接收該第一溢位訊號； 山山一Λ—反或閘’具有第—輸人端、第二輸人端以及輸 出細’_^第_—輪入端耦接至該第一分數除頻單元的輸出端； 第反及閘，具有第一輸入端、第二輸入端以及輸 出端，其第一輸入端耦接至該多工器的第—輸出端，其第 二輸入端_至該第—反或閘的輸出端’其輸出端输至 5亥第刀數除頻單元的控制端； 1345881 100-5-6 一第二分數除頻單元，具有時脈輸入端、控制端以及 輸出端’其時脈輸入端耦接至該第一分數除頻單元的輸出 端； 一第二反及閘’具有第一輸入端、第二輸入端以及輸 出端，其第一輸入端耦接至該多工器的第二輸出端，其第 二輸入端耦接至該第一反或閘的第二輸入端，其輸出端耦 接至該第二分數除頻單元的控制端；
一第二反或閘，具有第一輸入端、第二輸入端以及輸 出端，其輸出端麵接至該第一反或閘的第二輸入端，其第 一輸入端耦接至該第二分數除頻單元的輸出端； 一第二分數除頻單元，具有時脈輸入端、控制端以及 輸出端，其時脈輸入端耦接至該第二反或閘的第一輸入 端，其控制端耦接至該第二反或閘的第二輸入端；
-或閘’具有第-輸入端、第二輪入端以及輸出端， 其輸出端麵接至該第二反或閘的第二輸人端，其第一輸入 端耦接至該第三分數除頻單元的輸出端； 輪出：第：ί數除頻’具有時脈輸入端、控制端以及 時脈輸人馳接至該第三分數除頻單元的輸出 鳊，其輪出端用以傳輸該回授時脈； 其輸入端耦接 第四分數除頻 一第一反閘，具有輸入端以及輪出端， ^該或閘的第二輸入端，其輸出端耦接至該 單元的控制端；以及 / 31 1345881 100-5-6 反閘的輸入端。 10.如申請專利範圍第9項所述之 置，其中該第一分數除頻單元包括： &產生裝 -第-雙緣觸發式正反器，具有時脈 輸出端，其時脈端耦接至該第一分數 貝抖柒以及 端' ㊉讀_以的時脈輸入 一第一反及閘，具有輸出端 =’其輸人端_至該第-分數除頻單 ^向= 出端輕接至該第一雙緣觸發式正反器的資料，其輸 八端二二-反端、第—輸入端以及第二輸 出端，其第二輸入觸發式正反器的輸 以及 ㈣接至料-反及_反向輸入端； 輸出:第緣觸發式正反器，具有時脈端、資料端以及 接至該第-分數除頻單元的輸=的輪心’其輸出端輕 置1〇項所述之展頻時脈產生裝 雙緣觸發式正反器包括： 該第具有輸入端及輸出端’其輸入端轉接至 弟—广'，彖觸發式正反器的時脈端； 及第二時航:輸:认具有輸入端、輸出端、第-時脈端以 的資料端^第至該第—雙緣觸發式正反器 /、夺脈知耦接至該第一反閘的輸出端，其 32 1345881 100-5-6 第二時脈端耦接至該第一反閘的輸入端； —第二反閘，具有輸入端及輸出端，其輸入端耦接至 該第—傳輪閘的輸出端； —第二傳輸閘，具有輸入端、輸出端、第一時脈端以 及第二時脈端，其輸入端耦接至該第二反閘的輸出端，其 第一時脈端耦接至該第一反閘的輸入端’其第二時脈端耦 接至該第—反閘的輸出端； 鲁 第二反閘，具有輸入端及輸出端，其輸入端輕接至 該第二傳輪閘的輸出端，其輸出端耦接至該第一雙緣觸發 式正反器的輸出端； 一第三傳輸閘，具有輸入端、輸出端、第一時脈端以 及苐一 4脈，其輸入端搞接至δ亥苐一傳輸閘的輸入端， 其第一時脈端耦接至該第一反閘的輪入端，其第二時脈端 _接至該第一反閘的輸出端； 一第四反閘，具有輸入端及輸出端，其輸入端耦接至 β亥第二傳輸閑的輸出端，以及 一第四傳輸閘，具有輸入端、輸出端、第一時脈端以 及第一時脈端，其輸入端柄接至該第四反閘的輸出端，其 . 第一時脈端耦接至該第一反閘的輸出蠕，其第二時脈端轉 接至S亥第一反閘的輸入端，其輸出端轉接至該第三反開的 輸入端。 12.如申請專利範圍第8項所述之展頻時脈產生裝 置’其中該鎖相迴路模組更包括一除頻器，耦接在該 震盪器與該分數除頻器間，用以增加該倍頻比。 I 33
TW096145914A 2007-12-03 2007-12-03 Spread spectrum clock generating appartus TWI345881B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW096145914A TWI345881B (en) 2007-12-03 2007-12-03 Spread spectrum clock generating appartus
US12/045,712 US7791385B2 (en) 2007-12-03 2008-03-11 Spread spectrum clock generating apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW096145914A TWI345881B (en) 2007-12-03 2007-12-03 Spread spectrum clock generating appartus

Publications (2)

Publication Number Publication Date
TW200926601A TW200926601A (en) 2009-06-16
TWI345881B true TWI345881B (en) 2011-07-21

Family

ID=40675079

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096145914A TWI345881B (en) 2007-12-03 2007-12-03 Spread spectrum clock generating appartus

Country Status (2)

Country Link
US (1) US7791385B2 (zh)
TW (1) TWI345881B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8321489B2 (en) 2006-09-15 2012-11-27 National Semiconductor Corporation Software reconfigurable digital phase lock loop architecture
TWI376877B (en) * 2008-12-26 2012-11-11 Ind Tech Res Inst Clock generator and multimodulus frequency divider and delta-sigma modulator thereof
US8000200B2 (en) * 2009-06-11 2011-08-16 Texas Instruments Incorporated HFM enable control system
TWI502308B (zh) * 2009-07-09 2015-10-01 Univ Nat Taiwan 全數位展頻時脈產生器
US8269536B2 (en) * 2009-12-30 2012-09-18 Industrial Technology Research Institute Onion waveform generator and spread spectrum clock generator using the same
JP5473669B2 (ja) * 2010-02-23 2014-04-16 ルネサスエレクトロニクス株式会社 クロック生成回路と半導体装置
KR101709942B1 (ko) 2010-09-09 2017-02-24 삼성전자주식회사 프랙셔널-ｎ 위상동기루프, 이의 동작 방법 및 이를 포함하는 장치들
TWI505642B (zh) * 2012-12-21 2015-10-21 Nat Univ Chung Cheng All - digital Spread Spectrum Clock Generation Circuit with Electromagnetic Interference Effect Decay and Its Control Method
TWI603175B (zh) * 2013-08-14 2017-10-21 群聯電子股份有限公司 連接介面單元與記憶體儲存裝置
WO2015084335A1 (en) * 2013-12-03 2015-06-11 Intel Corporation Apparatus and method for extending frequency range of a circuit and for over-clocking or under-clocking
US9191128B2 (en) * 2013-12-17 2015-11-17 National Applied Research Laboratories Spread spectrum clock generator and method for generating spread spectrum clock signal
KR102511077B1 (ko) 2015-09-24 2023-03-17 삼성전자주식회사 선형 조합을 이용한 비선형 확산 스펙트럼 프로파일 생성기
US9559704B1 (en) * 2015-11-11 2017-01-31 Xilinx, Inc. Fractional-N phase-locked loop with reduced jitter
CN108736884B (zh) * 2017-04-20 2021-12-21 奇景光电股份有限公司 频率除频方法及其电路
NL2022646B1 (en) * 2019-02-27 2020-09-08 Semiblocks B V Circuit and method for determining the ratio between two frequencies
US11909409B1 (en) * 2022-08-23 2024-02-20 Faraday Technology Corp. Low jitter PLL

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4979183A (en) * 1989-03-23 1990-12-18 Echelon Systems Corporation Transceiver employing direct sequence spread spectrum techniques
US5539770A (en) * 1993-11-19 1996-07-23 Victor Company Of Japan, Ltd. Spread spectrum modulating apparatus using either PSK or FSK primary modulation
US5488627A (en) * 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5659587A (en) * 1994-11-23 1997-08-19 Tektronix, Inc. Spread spectrum phase-locked loop clock generator with VCO driven by a symmetrical voltage ramp signal
US5610955A (en) * 1995-11-28 1997-03-11 Microclock, Inc. Circuit for generating a spread spectrum clock
US5943382A (en) * 1996-08-21 1999-08-24 Neomagic Corp. Dual-loop spread-spectrum clock generator with master PLL and slave voltage-modulation-locked loop
US6292507B1 (en) * 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator
JP3613787B2 (ja) * 1999-10-18 2005-01-26 日本プレシジョン・サーキッツ株式会社 自己変調型クロック発生回路
US6366174B1 (en) * 2000-02-21 2002-04-02 Lexmark International, Inc. Method and apparatus for providing a clock generation circuit for digitally controlled frequency or spread spectrum clocking
US6404834B1 (en) * 2000-09-20 2002-06-11 Lexmark International, Inc. Segmented spectrum clock generator apparatus and method for using same
DE60125299T2 (de) * 2000-09-29 2007-10-04 Koninklijke Philips Electronics N.V. Frequenzsynthesizer und Verfahren zur Frequenzsynthese mit geringem Rauschen
JP4074166B2 (ja) * 2001-09-25 2008-04-09 三星電子株式会社 Ｅｍｉ低減ｐｌｌ
US6647052B2 (en) * 2001-12-26 2003-11-11 Dell Products L.P. Advanced spread spectrum clock generation technique for EMI reduction of multiple clock sources
US6836526B2 (en) * 2003-02-25 2004-12-28 Agency For Science, Technology And Research Fractional-N synthesizer with two control words
JP3808849B2 (ja) * 2003-08-08 2006-08-16 株式会社東芝 クロック信号再生回路とクロック復元フィルタ回路
US6919744B2 (en) * 2003-08-20 2005-07-19 Agere Systems Inc. Spectrum profile control for a PLL and the like
US7161970B2 (en) * 2004-09-10 2007-01-09 Ftd Solutions Pte, Ltd. Spread spectrum clock generator
US7342460B2 (en) * 2006-01-30 2008-03-11 Silicon Laboratories Inc. Expanded pull range for a voltage controlled clock synthesizer

Also Published As

Publication number Publication date
TW200926601A (en) 2009-06-16
US20090140782A1 (en) 2009-06-04
US7791385B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
TWI345881B (en) Spread spectrum clock generating appartus
TWI355805B (en) Frequency divider
US8446190B2 (en) Frequency divider, frequency synthesizer and application circuit
TWI376877B (en) Clock generator and multimodulus frequency divider and delta-sigma modulator thereof
US7365580B2 (en) System and method for jitter control
CN102017418B (zh) 控制数字锁相环(dpll)中的功率消耗的系统和方法
JP5893026B2 (ja) 高速周波数分周器及びそれを用いる位相同期ループ
US6642800B2 (en) Spurious-free fractional-N frequency synthesizer with multi-phase network circuit
US6937685B2 (en) Apparatus and method for counting high-speed early/late pulses from a high speed phase detector using a pulse accumulator
CN101252356B (zh) 分数分频器锁相环设备及其控制方法
US6107891A (en) Integrated circuit and method for low noise frequency synthesis
CN101217277B (zh) 非整数除频器以及可产生非整数时脉信号的锁相回路
CN105763187A (zh) 调制器及其延时自动校准电路及延时控制模块
WO2013048478A1 (en) Apparatus and method for performing spread-spectrum clock control
EP2327161B1 (en) Accumulated phase-to-digital conversion in digital phase locked loops
US5546434A (en) Dual edge adjusting digital phase-locked loop having one-half reference clock jitter
US7372340B2 (en) Precision frequency and phase synthesis with fewer voltage-controlled oscillator stages
US20070217483A1 (en) Spread spectrum block control apparatus and spread spectrum clock generating apparatus
US6956922B2 (en) Generating non-integer clock division
CN107565964B (zh) 一种扩展分频比的可编程分频器
Casha et al. Analysis of the spur characteristics of edge-combining DLL-based frequency multipliers
CN114759919A (zh) 一种可编程分频器、分频器编程方法及频率综合器设备
JP2007053685A (ja) 半導体集積回路装置
CN115603744B (zh) 一种直接小数分频电路及方法
Zhou et al. A synchronization-free spread spectrum clock generation technique for automotive applications

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees