[go: up one dir, main page]

TWI344699B - Field effect transistor having a crank-shaped multigate structure - Google Patents

Field effect transistor having a crank-shaped multigate structure Download PDF

Info

Publication number
TWI344699B
TWI344699B TW096127730A TW96127730A TWI344699B TW I344699 B TWI344699 B TW I344699B TW 096127730 A TW096127730 A TW 096127730A TW 96127730 A TW96127730 A TW 96127730A TW I344699 B TWI344699 B TW I344699B
Authority
TW
Taiwan
Prior art keywords
gate
semiconductor layer
electrode
gate electrode
effect transistor
Prior art date
Application number
TW096127730A
Other languages
English (en)
Other versions
TW200832703A (en
Inventor
Nakamoto Takahiro
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of TW200832703A publication Critical patent/TW200832703A/zh
Application granted granted Critical
Publication of TWI344699B publication Critical patent/TWI344699B/zh

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251Source or drain electrodes for field-effect devices
    • H10D64/257Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/80FETs having rectifying junction gate electrodes
    • H10D30/87FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

1344699 九、發明說明: 【發明所屬之技術領域】 本發月疋有關於—種場效電晶體,特別是,有關於一 種具有曲柄型的多閘極構造的場效電晶體。 【先前技術】 以彺,已使用開關元件於通訊機器等中 的切換。為了機器的小型化以及高性能化,㈣ #作’且高輸出的傳送的開關元件成為必要 '然而,串聯 的複數個場效電晶體(fieid effect transist〇r;以下稱 為FET)的開關元件的構造,使m所占的面積變大,開關 元件本身小型化有困難。 因此,已經有人提出具有多閘極構造的開關元件。多 閘極構造為,在一組歐姆電極之間配置有複數的閘極電極 的構造,且通常為在並列有2個閘極電極的雙閘極構造。 再者’多閘極構造中的閘極電極的配置包括複數的種類, 然而其中由於曲柄型的配置會使FET所占的面積變小為 有效的配置。 多閘極構造雖然在開關元件的小型化這點較為有利, 但是閘極間的電位無法固定,為漂浮的狀態而電位不安 定。因此,具有在關閉(0FF)時,歐姆電極之間具有無法成 為完全關閉的狀態的問題。 針對此問題,可利用電位安定化用的電阻,連接位於 閘極間的n+區域與歐姆電極(例如,參照特許文獻丨:^藉 由此構造,閘極間的電位與任一個歐姆電極相等,所以可 2118-9035-PF 5 Π44699 使電位安定化。 一 【特許文獻1]特開2006-165224號公報 【發明内容】 然而,將閘極電極配置成曲柄型的情;兄,具有以下的 門題s知的構造中,整個間極電極執行fet操作。因此, 例如在絕緣性半導體基板上形成1)型GaAs層時,作為FET 的基本特性,今須滿足相對於n型⑽層的結晶方位 [011]方向的垂直方位以及水平方位的兩方位。具體而 言’在兩方位中必須具有高耐壓(例如,1GV以上的耐壓)。 因此,為了提昇FET的耐性以及改善高頻特性,可採 用凹陷構造。凹陷構造為,使閘極電極附近的η型活性層 的厚度較歐姆電極下部的活性層的厚度還薄的構造。藉由 凹陷構造,可降低源極電阻,並且可抑制往沒極合金部的 電場的集中。 凹陷構造例如可使用溼蝕刻法形成。例如,使用η型 GaAs層作為η型半導體層,在其上形成氧化⑦膜之後,使 用微影法設置開口部於氧化石夕膜。其次,以氧化石夕膜作為 罩幕’針對露出來的η型GaAs層施以澄姓刻。藉此,可 在η型GaAs層形成凹陷部。其次,沈積間極電極材料之 後,使用微影法在凹陷部形成閘極電極。 上述溼蝕刻為等向性蝕刻,所以n型_層不只膜 厚度方向被钱刻’與其垂直的方向也被餘刻。然而,由於 在所有方位的㈣速度不同’所以水平方位與垂直方位為 不同的姓刻量。並且,是否使任一方位的钱刻量增大,是 2118-9035-PF 6 1344699 根據使用的η型GaAs層的結晶方位以及蝕刻液的组合而 決定。 如上所述的叙刻量產生差異時,在水平方位與垂直方 位的凹陷部的寬度會變得不同。因此,寬度狹小的方位的 而才壓會降低,且要在兩方位滿足想要的耐壓會有困難。 另方面即使垂直方位與水平方位的凹陷部的寬度 沒有很大差異時,曲柄型的配置,會因為電場集中於問: 鲁 電極的彎曲部而造成耐壓降低的問題。 本發明係有鑑於上述問題點而得到。亦即,本發明的 目的是在具有曲柄型多閘極構造的場效電晶體之中,使因 結晶方位的凹陷部的寬度變化對於m造成的影響變小, 且使FET均一地操作。 再者,本發明的目的是在具有曲柄型多閘極構造的場 效電晶體之中,抑制耐壓的降低。由以下記載,可更清楚 本發明的其他目的以及優點。 • 本發明的第1態樣為具有在一組歐姆電極之間,複數 個閘極電極配置成曲柄狀的多問極構造的場效電晶體,其 特徵在於: ' 上述歐姆電極之間包含具有凹陷部的半導體層,且上 述閉極電極形成於上述凹陷部之中; 在相對於上述半導體層的既定的結晶方位的垂直方位 以及水平方位的任一者的閘極電極的周圍,形成有上述半 導體層的非活性區域; 在上述閉極電極之間半導體層的主表面,上述半導體 2118-9035-PF 7 1^44699 二的活/±區域疋由上述開極電極的輸人端直到終端連續而 °又置,並且,此在連續的活性區域的表面,設有電位固定 用電極。 "本發明的第2態樣為具有設置在一組歐姆電極之間的 "導體層_L 數個開極電極配置成曲柄狀的多問極構造 的場效電晶體,其特徵在於: 在上述閘極電極之間,上述半導體層的活性區域是由 其輸入端直到終端連續地設置著,且在上述曲柄狀的閘極 電極之中的彎曲部的周圍,設置上述半導體層的非活性區 域。 ^本發明的第3態樣為具有設置在一組歐姆電極之間的 半導體層上’複數個閘極電極配置成曲柄狀的多問極構造 的場效電晶體,其特徵在於: 在上述閘極電極之間,上述半導體層的活性區域是由 其輸入端直到終端連續地設置著,且在上述曲柄狀的閘極 電極之中的彎曲部為具有既定的曲率半徑的的圓弧狀。 發明效果 根據本發明的第1態樣,在相對於上述半導體層的既 定的結晶方位的垂直方位以及水平方位的任—者的閘極 電極的關,形成有上述半導雜層的非活性區域,所以可 降低對於凹陷部的寬度狹窄的方位的FET的影響。再者, 在上述閘極電極之間,上述半導體層的活性區域是由上述 閘極電極的輸八端直到終端連續而設置’所以,藉由施加 偏壓於此半導體層’可使閘極電極之間的電位成為等電 2118-9035-PF 8 I244699 位。 根據本發明的第2態樣,在曲柄狀的閘極電極之中的 彎曲部的周圍’設置非活性區域,所以可抑制因電場集中 於’考曲部而造成的对壓的降低。再者’在上述閘極電極之 間’上述半導體層的活性區域是由上述閘極電極的輸入端 直到終端連續而設置,所以’藉由施加偏壓於此半導體 層’可使閘極電極之間的電位成為等電位。 根據本發明的第3態樣’在曲柄狀的閘極電極之中的 彎曲部為具有既定的曲率半徑的圓弧狀,所以可抑制因電 場集中於彎曲部而造成的耐壓的降低。再者,在上述閘極 電極之間,上述半導體層的活性區域是由上述閘極電極的 輸入端直到終端連續而設置’所以,藉由施加偏壓於此半 導體層,可使閘極電極之間的電位成為等電位。 【實施方式】 實施形態1. 第1圖為本實施形態的場效電晶體的上視圖。再者, 本實施形態的場效電晶體雖然以具有雙閘極構造為例,然 而本發明不限於此,只要是具有曲柄型的多閘極構造皆可。 第1圖之中’ η型GaAs層1上設有一組歐姆電極2。 這些歐姆電極一者為源極電極,另一者為汲極電極。並且, η型GaAs層1之中的η型不純物例如可使用s i (矽)。 被歐姆電極2夾置的η型GaAs層1設有2個凹陷部(參 照第2 ( a)以及(b)圖)。再者,凹陷部之中分別設有閘極指 狀物4, 5 °亦即,此場效電晶體具有在一組歐姆電極之間 9
2118-9035-PF 1344699 。其次’如第1圖所示, 首先,在η型GaAs層1 利用微影法於氧化石夕膜 並列著2個閘極電極的雙閘極構造 閘極指狀物4, 5皆配置成曲柄狀。 凹陷部例如以下列方式形成。 上形成氧化矽膜(圖未顯示)之後,
設置開口I其次’利用氧化砂膜作為罩幕,針對露出的 η型GaAs層1施以溼蝕刻。藉此,可在n型。杬層丄形 成凹陷部。其次,沈積閘極電極材料之後,利用剝離法 of f)在凹陷部形成閘極指狀物4, 5。 第1圖之令,閘極指狀物4,5之間的n型GaAs層i 設有用來固定η型GaAs層1的電位的電位固定用電極1〇。 電位固定用電極1〇經由金屬導線9與金屬電阻3連接於歐 姆電極2。在此,電位固定用電極1〇可利用歐姆性的金屬 形成。再者,金屬電阻3為數kQ〜數十的高電阻,例 如由WSiN構成。並且,本發明之中,設置電位固定用電極 是藉由不純物擴散層連接活性區域與電源供給部之間,且 此不純物擴散層也有作為電阻體的功能情況。在此,本實 施形態之中’電阻體對應於金屬電阻3。 歐姆電極2與n型GaAs層1的外側設有閘極輸入端子 6, 7。閘極輸入端子6, 7分別連接於閘極指狀物4, 5。閘極 訊號是由閘極輸入端子6, 7輸入於閘極指狀物4, 5。 本實施形態之令,相對於n型GaAs層i的結晶方位 [0ΪΓ]方向垂直方位的凹陷部的寬度較水平方位還窄。並 且,第1圓之中,橫方向為垂直方位,縱方向為水平方位。 第2(a)圖為沿著第1圖的A_A’線的剖面圖,為顯示 2118-9035-PF 10 1344699 水平方位的閘極指狀物4, 5附近的剖面◊第2(b)圖為沿著 第1圖的B-B’線的剖面圖,為顯示垂直方位的閘極指狀 物4, 5附近的剖面。如這些圖所示,^型GaAs層1形成於 絕緣性基板1 0 2的上方。η型GaAs層1上的凹陷部1〇1的 寬度’亦即’從閘極指狀物5到η型GaAs層1的距離wi、 W2 ’為水平方位與垂直方位不同,wi>W2。閘極指狀物4 也一樣。並且,「凹陷部的寬度」實質上是指,凹陷部的 底面的寬度。凹陷部的底面雖然形成有閘極指狀物,然而 由於曲柄狀的閘極指狀物的寬度(對應於所謂「閘極長度」) 未必與結晶方位有關係,所以「凹陷部的寬度」的結晶方 位的依存性有爭議時,即使以閘極指狀物的端部至凹陷部 的底面的端面的距離作為「凹陷部的寬度」也沒有問題。 第2(a)及(b)圖之中,此定義的凹陷部的寬度是以W1以及 W2表示。 本實施形態的特徵之一為,垂直方位的閘極指狀物的 部分,a又置注入絕緣體的非活性區域。亦即,第1圖之中, η型GaAs層1設有非活性區域其次,非活性區域8設 置在垂直方位的閘極指狀物4, 5的周圍。 本實施形態之中,n型GaAs層i的厚度可以是例如數 百至1#爪。在11型以^層夏之中注入氦或氫離子等數 百⑽至數的深度,則注入的位置的〇型以^層丄的 表面至底Φ Φ即’直到基板! G 2的所有區域可變換成為 非活性區域8。 設置非活性區域於垂直方位的閘極指狀物部分的話, 2118-9035-PF 11
此部分無法執行FE
3方面,水平方位的閘極 曰 °圍,成為活性區域。因此,水平方位可執行FET 、乍亦即,藉由此構造,FET的操作只限於水平方位。 因此’可減低在垂直方位,因凹陷部的寬度狹窄 的影響。 本實施形態的另一特徵為’位於閘極指狀物4,5之間 的二型GaAs層1是從閘極電極的輸入端連接直到終端而設 _ 2著。因此,即使從閘極電極的輸入端連接直到終端之間 有n 3L GaAs層1 ’由於途中具有非活性區域可排除活 性區域的η型GaAs層1成為不連續的構造。但是,即使設 有非活性區域,也可以連接著活性區域而形成。藉由本實 施形態的構造,藉由施加偏壓於設置在閘極指狀物4, 5之 間的η型GaAs層1的電位固定用電極丨〇,閘極電極之間 的電位可成為等電位。 如上所述,藉由本實施形態,設置非活性區域於垂直 φ 方位的閘極電極部分,只進行水平方位的FET的操作,所 以可減低垂直方位的凹陷部的寬度狹窄對於FET的影響。 再者,由於閘極電極之間的半導體層的活性區域是由閘極 電極的輸入端連接至終端而設置,所以藉由施加偏壓於此 半導體層,可使閘極電極之間電位成為等電位。 並且’本實施形態之中,在垂直方位的閘極電極的部 分設置非活性區域’然而,本發明不限於此,藉由組合半 導體層的結晶方位與钱刻液,使水平方位的凹陷部的寬度 比垂直方位還窄。此情況,最好設置非活性區域於水平方 2118-9035-PF 12 1344699 位的電極部分,而只有使垂直方位的FET可操作。 再者,實施形態之中,彳預先選擇敍刻液,使得比較 垂直方位與水平方位的開極長度後,短的方位的凹陷部的 寬度變窄。其次’如果在閘極長度較短的方位的閘極電極 部分設置非活性區域的話,FET的操作,只在閘極長度 較長的方位進行,所以可使作為FET操作的部分變大。 一再者,本實施形態雖然使用η型的GaAs層作為n型 半導體層,然而本發明不限於此。亦,本發明也可以使 用η型的GaN層等的其他化合物的半導體層。即使在此情 況,也可以藉由在相對於半導體層的既定結晶方位的垂直 方位以及水平方位的任一者的閘極電極的周圍形成非活 性區域,而得到與上述同樣的效果。 實施形態2. 第3圖為本實施形態的場效電晶體的上視圖。再者, 本實施形態的場效電晶體雖然以具有雙閘極構造為例,然 而本發明不限於此,只要是具有曲柄型的多閘極構造皆可。 第3圖之t ’ η型GaAs層11上設有一組歐姆電極12。 些歐姆電極一者為源極電極,另一者為汲極電極。並且, η型GaAs層11之_的n型不純物例如可使用Si (矽)。 破歐姆電極12夾置的1!型(;3^層n設有2個凹陷部 (參照第2(a)以及(b)圖)。再者,如實施形態i的說明, 此凹陷部可使用溼蝕刻形成。本實施形態之中,與第2(a) 以及(b)圖說明者同樣地,也使垂直方位的凹陷部的寬度較 水平方位還窄。並且,第3圖之中,相對於〇型GaAs層 2118-9035-PF 13 11的結晶方位[OH]方向 位為縱方向。 II方位為柷方向,而水平方 b凹陷部之中’分別設有閘極指狀物14、ΐ5、ΐ6、η。 但疋這些閘極指狀物只設在水平方位^ 14與15、閘極指狀物16與17分別經由 :5心狀物 屬導線18、19連接著。 ’ ^垂直方位的金 子2二電極12與…仏層11的外側設有閘極輸入端 ’211極^料2G 21分賴由金科線M3 連接於閘極指狀物14, 16。閘極訊號是從閘極輸人端子20 經由金屬導線22輸入於閣極指狀物14之後,通過金屬導 線送往間極指狀物】5、甚至金屬導線24。同樣地, =金屬導線2 i經由金屬導線2 3送往閘極指狀物i 6的間極 Λ號,也通過金屬導線i 9而從閘極指狀物p送往金 線25。 本實施形態的閱極電極,包括設置於水平方位的閉極 指狀物與設置於垂直方位的金屬導線。其次,形成在一組 歐姆電極之間並列著9他I pq k k 個閘極電極,因此,本實施形態的 場效電晶體也與實施形態】同樣地具有雙間極構造。再 者’如第3圖所示’藉由閉極指狀物設於水平方位,而金 屬導線設於垂直方位,閉極指狀物具有曲柄狀。 金屬導線18' 19、22、23、24、25與閘極指狀物14、 15 16 17如果夠成為等電位的材料的話,可使用互為 不同的材料。例如,金屬導線18、19、22、23、24、25 可以由T!(鈦)以及Au(金)的積層構造構成。再者,閘極指
2118-9035-PF 13.44699 狀物14、15、16、17可以由Ti以及A1(鋁)的積層構造構 成,或者可以由Ti、Pt (鉑)以及Au的積層構造構成。 本實施形態之中’金屬導線18、19、22、23、24、25 與閘極指狀物14、1 5、16、1 7最好分別利用各別的步驟形 成。例如,在凹陷部沈積構成閘極指狀物的材料之後,利 用剝離法(1 ift of f)在凹陷部形成閘極指狀物。之後,在 垂直方位形成金屬導線。藉由此方法的話,可得到以下的 效果。 利用一次的步驟形成閘極電極的話,必須藉由澄姓 刻,在微小之處’形成微細的曲柄形狀的圖案β但是,考 慮圖案不良的產生’在此情況’不使用蝕刻液塗敷於微細 的部分。但是,藉由剝離法只在水平方位形成閘極指狀物 的話’可以防止未塗敷蝕刻液的部分發生。其次,形成閘 極指狀物之後,如果在垂直方位形成金屬導線的話,可形 成具有良好圖案的閘極電極。
GaAs層而形成。
分,不需要為閘極指狀物,尸 因此’垂直方位的閘極電極部 只要是導電體皆可。本實施形
2118-9035-PF 15 1344699 態之中 如下述 在垂直方位的閘極 電極部分使用金屬 導線的理由 域。因:方水平方位的閉極指狀物的周園為活性區 域因此,水平方位,可作為FET而操作。
形態的構造,可作為FET 可诘小“ * 呆作/、限於在水平方位,所以 減夕因垂直方位的凹陷部狹窄對於FET的影響。 第3圓之中,閘極指狀
^ a ^ 15 16 ' 17 之間的 n
GaAs層11是由閛極電極 j八%連接至終端而設置 者。亦即,從閘極電極的輸入端直
% i到終端,η型GaAs層U 連繫而設置著,藉由在其間設置非活性區肖,不會完全地 分斷活性區域的Μ心層u為部分。因此,如果 極指狀物14、15、16、17之間的n型e A 甲 J n i baAs層11設置電極 墊,且施加偏壓的1¾ ’能夠使閘極電極之間的電位成為等 電位。 第3圖之中,閘極指狀物15,17之間的〇型⑽層 11設有用來固定η型GaAU u的電位的電位固定用電^ 28。電位固定用電和5 28經由金屬導線27與金屬電阻η 連接於歐姆電極12。在此,電位固定用電極28可利用歐 姆性的金屬形成。再者,金屬電阻13為數kQ〜數十 的高電阻’例如由WSiN構成。 並且,本實施形態之中,在垂直方位的閘極電極的部 分設置非活性區域,然而,本發明不限於此,藉由組八半 導體層的結晶方位與蝕刻液,使水平方位的凹陷部的寬产 比垂直方位還窄。此情況,最好設置非活性區域於水平二 2118-9035-PF 16 1344699 位的電極部分’而只有垂直方位的FET可操作。 再者,實施形態之中,可預先選擇蝕刻液,使得比較 垂直方位與水平方位的閘極長度後,短的方位的凹陷部的 寬度變乍。其次’如果在閘極長度較短的方位的閘極電極 部分設置非活性區域的話,則FET的操作,只在閘極長度 較長的方位進行,所以可使作為FET操作的部分變大。 如上所述,本實施形態之中,在垂直方位或水平方位 的閘極電極部分形成非活性區域,使得只有一個方位可進 行作為FET的操作。因此,可減少溼蝕刻形成的凹陷部的 寬度狹窄,對於形成的方位的影響,能夠使FET操作。再 者’閉極電極之間的半導體層的活性區域,是從閘極電極 的輸入端連接至終端,所以藉由施加偏壓於此半導體層, 閘極電極之間的電位可成為等電位。並且,藉由分隔閘極 指狀物與金屬導線而形成閘極電極,可形成具有良好曲柄 狀的圖案的閘極電極。 再者’本實施形態雖然使用η型的GaAs層作為n型 半導體層’然而本發明不限於此。亦即,本發明也可以使 用π型的GaN層等的其他化合物的半導體層◊即使在此情 況’也可以藉由在相對於半導體層的既定結晶方位的垂直 方位以及水平方位的任一者的閘極電極的周圍形成非活 性區域’且藉由使用金屬導線於在非活性區域的閘極電 極’而得到與上述同樣的效果。 實施形態3. 第4圖為本實施形態的場效電晶體的上視圖。再者, 17
2118-9035-PF U44699 本實施形態的場效電晶體雖然以具有雙間極構造為例,缺 而本發明不限於此,只要是具有曲柄型的多閘極構造皆可: 第4圖之中,n型(ja As層31上設有一組歐姆電極32。 這些歐姆電極-者為源極電極,另―者為沒極電極。並且, η型GaAs層31之中的n型不純物例如可使用以(矽)。 被歐姆電極32夾置的η型—層31設有2個凹陷部 (參照第2(a)以及⑻圖)。再者,凹陷部之中分別設有間 極指狀物34, 35。亦即,此場效電晶體具有在一組歐姆電 極之間並列著2個閘極電極的雙閘極構造。其次,如第* 圖所示’閘極指狀物34,35皆配置成曲相狀。 凹陷部可以如實施形態1說明,使用㈣刻形成。但 疋’本實施形態,垂言方々Τ由Ρ Τ> + 方位與水平方位的凹陷部的寛度沒 有太大的差異。亦即’第2(a)以及(b)圖之中的们、W2。 並且’第4圖之_,相對於_^層31的結晶方位[〇„] 方向’橫方向為垂直枝,而縱方向為水平方位。 歐姆電極32與㈣⑽層^的外側設有閉極輸入端 子36, 37。其次’閘極輸入端子36,37分別連接於問極指 ,物34’35。問極訊號從閑極輸入端子…了輸入於問極 才曰狀物34,35。 本實施形態的特徵為,在閘極電極的青曲部設置注入 了絕緣體的非活性區域。亦 …成有非活性區域二:第圖之中,^GaAs 其-人,非活性區域38是設置 於閘極指狀物34的彎曲部39 部㈣的周圍。再者,非閉極指狀物⑽曲 非,舌性區域38例如可藉由注入氦
2118-9035-PF 18 1344699 或氫離子於GaAs層而形成。 本實施形態’彎曲部以外的閘極指狀物的周圍為活性 區域。因此,在垂直方位以及水平方位任一方位,可進行 作為FET的操作。然而,彎曲部的周圍為非活性區域,所 以此部分無法作為FET而操作。總之,根據本實施形態的 構造’在電場容易集中的彎曲部以外,可進行作為fet的 操作’所以可抑制因電場集中導致的耐壓降低。並且,如 φ 上所述’各方位的凹陷部的寬度的大小沒有差異,也可以 不考慮由此引起的FET特性的降低。 第4圖之中,閘極指狀物34,35之間的η型GaAs層 31是由閘極電極的輸入端連接至終端而設置著。亦即,從 閘極電極的輸入端直到終端,η型GaAs層31連繫而設置 著’藉由在其間設置非活性區域,不會完全地分斷活性區 域的η型GaAs層31為部分。因此,如果在閘極指狀物34, 35 之間的π型GaAs層31設置電極墊,且施加偏壓的話,能 鲁 夠使閘極電極之間的電位成為等電位。 第4圖之中,閘極指狀物34, 35之間的^型GaAs層 31 sS:有用來固定GaAs層31的電位的電位固定用電極 48。其次’電位固定用電極48經由金屬導線47與金屬電 阻33連接於歐姆電極32。在此,電位固定用電極48可利 用歐姆性的金屬形成。再者,金屬電阻33為數〜數十 的高電阻,例如由WS i N構成。 如上所述’藉由本實施形態’設置非活性區域於閉極 電極的彎曲部,所以可抑制因電場集中於彎曲部而導致的 2118-9035-PF 19 1144699 财麼的降低。再者,由於閘極電極之間的半導體層的活性 區域是由閘極電極的輸入端連接至終端而設置,所以藉由 施加偏壓於此半導體層,# „ & $ ^ 卞守®增Τ使閘極電極之間電位成為等電 位。 再者,本實施形態之中,將閘極電極配置成第4圖所 示的形狀的曲柄型,然而本發明不限於此。只要閑極電極 具有彎曲部的話,皆能夠適用於本發明。 參 W如’第4圖的閘極電極是配置成為形成四角形的三 邊。此情況,四角形的4個頂點之處為對應著f曲部。相 對於此,閘極電極配置成形成三角形的兩邊取代四角形也 可以。此情況也為曲柄型的雙閘極構造,三角形的3個頂 點之處為對應著彎曲部。亦即,此處的電場容易集中,所 以藉由設置非活性區域於周圍,可得到與上述同樣的效 果。 再者’本實施形態雖然使用n型的GaAs層作為n型 φ 半導體層’然而本發明不限於此。亦即,本發明也可以使 用η型的GaN層等的其他化合物的半導體層。 再者’本實施形態,也適用於沒有凹陷部的F打。亦 即’相對於沒有凹陷部的FET’藉由在曲柄狀的閘極電極 之中的彎曲部的周圍形成非活性區域,也與具有凹陷部的 情況同樣地’在彎曲部的電場的集中可以消除或緩和而 可提昇FET的耐壓、可靠度等。 實施形態4. 第5圖為本實施形態的場效電晶體的上視圖。再者, 20
2118-9035-PF 1344699 本實施形態的場效電晶體雖然以具有雙閘極構造為例,然 而本發明不限於此,只要是具有曲柄型的多閘極構造皆可。 第5圖之中’ n型GaAs層51上設有一組歐姆電極52。 這些歐姆電極一者為源極電極’另一者為及極電極。並且, π型GaAs層51之中的η型不純物例如可使用si (石夕)。 被歐姆電極52夾置的η型GaAs層51設有2個凹陷部 (參照第2(a)以及(b)圖)。再者,凹陷部之中分別設有閘 極指狀物54, 55。亦即,此場效電晶體具有在一組歐姆電 極之間並列著2個閘極電極的雙閘極構造。其次,如第5 圊所示’閘極指狀物54, 55皆配置成曲柄狀。 凹陷部可以如實施形態1說明,使用溼蝕刻形成。但 是’本實施形態’垂直方位與水平方位的凹陷部的寛度沒 有太大的差異。亦即’第2(a)以及(b)圖之中的wi、W2。 並且’第5圖之中’相對於η型GaAs層51的結晶方位[〇 τ ί ] 方向,橫方向為垂直方位’而縱方向為水平方位。 歐姆電極52與η型GaAs層51的外側設有閘極輸入端 子56’57。閘極輸入端子56,57分別連接於閘極指狀物 54, 55。問極訊號從閘極輸入端子56, 57輸入於閘極指狀物 54, 55。 本實施形態的特徵在於,閘極指狀物54的彎曲部 58~61與閘極指狀物55的彎曲部62〜65的形狀分別為具有 既定的曲率半徑的圓弧狀。亦即,習知的閘極指狀物為彎 曲成直角的形狀,相對於由於此部分電場集中,而產生耐 壓降低等的問題,藉由將彎曲部形成圓弧狀,可緩和電場 21
2118-9035-PF 集t ’而可抑制耐壓降低。 曲率半徑太小時,彎曲部的彎曲情況變得太緊,緩和 電場集中的效果會變小。基於此理由,雖然曲率半徑大的 "舌較佳,然而,變得太大時,設置閘極電極的區域會變大, 晶片尺寸會變得大型化。因此,最好是考量兩者而選擇適 當的曲率半徑。 本實施形態’閘極指狀物的周圍全部都變成活性區 域。因此’在垂直方位以及水平方位任一方位,可進行作 為FET的操作。但是,如上所述,各方位的凹陷部的寬度 的大小沒有差異,也可以不考慮由此引起的FET特性的降 低。 第5圖之中,閘極指狀物54,55之間的n型層 51是由閘極電極的輸入端連接至終端而設置著。亦即,從 閘極電極的輸入端直到終端,n型GaAs層51連繫而設置 著,藉由在其間設置非活性區域,不會完全地分斷活性區 域的η型GaAs層51為部分。因此,如果在閘極指狀物54, 之間的η型GaAs層51設置電極塾’且施加偏壓的話,能 夠使閘極電極之間的電位成為等電位。 第5圖之中,閘極指狀物54,55之間的n型層 51設有用來固定η型以^層51的電位的電位固定用電極 67。其次’電位固定用電極67經由金屬導線⑼與金屬電 阻53連接於歐姆電極52。在此,電位固定用電極π可利 用歐姆性的金屬形成。再者,金屬電阻53為數數十匕门 的咼電阻,例如由W S i N構成。 2118-9035-PF 22 1344699 如上所述,#由本實施職,問極電極的擎曲部為具 有既定曲率半徑的圓弧狀,所以可抑制因電場集中於寶曲 部而導致的财壓的降低。再者,由於開極電極之間的半導 體層的活,陳區域是由閘極電極的輸入端冑接至終端而設 置,所以藉由施加偏壓於此半導體層,可使閉極電極之間 電位成為等電位。 ▲再者,本實施形態雖然使用η型的GaAs層作為n型 φ 半導體層,然而本發明不限於此。亦即,本發明也可以使 用n型的GaN層等的其他化合物的半導體層。 再者,本實施形態,也適用於沒有凹陷部的Fet。亦 即,相對於沒有凹陷部的FET,藉由將曲柄狀的閘極電極 之中的彎曲部設成具有既定的曲率半徑的圓弧狀,也與具 有凹陷部的情況同樣地,在彎曲部的電場的集中可以消除 或緩和’而可提昇FET的耐壓、可靠度等。 本發明不限於上述各實施形態,在不脫離本發明的意 • 曰的範圍内’可進行各種變形而實施。 再者’本發明不限於上述各實施形態。在本發明的範 圍内’此業者可容易變更、追加、變換上述實施形態的各 要素。 【圖式簡單說明】 第1圖為實施形態1的場效電晶體的上視圖。 第2(a)圖為沿著第1圖的a-A’線的剖面圖,第2(b) 圖為沿著第1圖的B-B’線的别面圖。 第3圖為實施形態2的場效電晶體的上視圖。 2118-9035*?^ 23 1344699 第4圖為實施形態3的場效電晶 第5圖為實施形態4的場效電晶 【主要元件符號說明】 1、 11、 31、 51 η 型 GaAs 層 2、 12、32、52 歐姆電極 4 、 5 、 14〜17 、 34 、 35 、 54 、 55 6 ' 7 ' 20 、 21 、 36 、 37 ' 56 ' 57 8、26、38 非活性區域 ® 9 、 18 、 19 、 22〜25 、 27 、 47 、 66 9~46 ' 58-65 f 曲部 3、 13、33、53 金屬電阻 10、28、48、67 電位固定用電 101 凹陷部 102 基板
2118-9035-PF 體的上視圖。 體的上視圖。 閘極指狀物 閘極輸入端子 金屬導線 極 24

Claims (1)

134響 弟 096127730 號 100年5月5日修正替換頁 十、申請專利範圍: # i·—種場效電晶體,農发 -......一 —-· 、 ,、為具有在一組歐姆電極之間, 複數個閘極電極配置成曲 柄狀的夕閘極構造的場效電晶 體’其特徵在於: …上述歐姆電極之間包含具有凹陷部的半導體層,且上 述閘極電極形成於上述凹陷部之中; 、在相對於上述半導體層的既定的結晶方位的垂直方位 以及水平方位的任一者的閘極電極的周圍,形成有上述半 導體層的非活性區域; 在上述閘㈣極 < 間半導體層的主表自,上述半導體 層的活&區域疋由上述閘極電極的輸人端直到終端連續而 叹置’並且’此在連續的活性區域的表面,設有電位固定 用電極。 2, 如申請專利範圍第丨項所述之場效電晶體,其中上 述非活性區域係形成於上述垂直方位與上述水平方位之 中,上述凹陷部的寬度較窄的方位的閘極電極的周圍。 3. 如申請專利範圍第1或2項所述之場效電晶體,其 中上述閘極電極包括一閘極指狀物以及含有與該閘極指狀 物不同材料的導線; 上述閘極指狀物係使用於在上述活性區域的閘極電 極; 上述導線係使用於在上述非活性區域的閘極電極。 4.如申請專利範圍第1或2項所述之場效電晶體,其 中上述半導體層為η型GaAs層,且上述既定的結晶方位為 2118'9〇35-PFl 25 134 娜 9 100年5月5日修正替換頁 、第096127730號 [〇 ί ϊ ]方向。 5. —種場效電晶體,其為具有設置在一組歐姆電極之 間的半導體層上,複數個閘極電極配置成曲柄狀的多閘極 構造的場效電晶體,其特徵在於: 在上述閘極電極之間,上述半導體層的活性區域是由 其輸入端直到終端連續地設置著,且在上述曲柄狀的閑極 電極之中的彎曲部的下方,設置上述半導體層的非活性區 域。 6. 如申請專利範圍第5項所述的場效電晶體,其中上 述半導體層設有凹陷部,且上述閘極電極形成於上述凹陷 部中。 26 2118-9035-PF1
TW096127730A 2007-01-22 2007-07-30 Field effect transistor having a crank-shaped multigate structure TWI344699B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007011945A JP5329044B2 (ja) 2007-01-22 2007-01-22 電界効果トランジスタ

Publications (2)

Publication Number Publication Date
TW200832703A TW200832703A (en) 2008-08-01
TWI344699B true TWI344699B (en) 2011-07-01

Family

ID=39564062

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096127730A TWI344699B (en) 2007-01-22 2007-07-30 Field effect transistor having a crank-shaped multigate structure

Country Status (5)

Country Link
US (1) US7638824B2 (zh)
JP (1) JP5329044B2 (zh)
DE (1) DE102007049769A1 (zh)
FR (1) FR2911722B1 (zh)
TW (1) TWI344699B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6123195B2 (ja) * 2012-09-10 2017-05-10 三菱電機株式会社 電界効果トランジスタ及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313126A (en) 1979-05-21 1982-01-26 Raytheon Company Field effect transistor
JPH0618216B2 (ja) * 1982-07-30 1994-03-09 株式会社日立製作所 GaAs電界効果トランジスタの製法
JPS59100579A (ja) * 1982-12-01 1984-06-09 Matsushita Electronics Corp 半導体装置
US4847212A (en) * 1987-01-12 1989-07-11 Itt Gallium Arsenide Technology Center Self-aligned gate FET process using undercut etch mask
JPS62219618A (ja) * 1986-03-20 1987-09-26 Hitachi Ltd 化合物半導体装置の製造方法
JPH04302149A (ja) * 1991-03-29 1992-10-26 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ
JPH0964063A (ja) * 1995-08-23 1997-03-07 Hitachi Ltd 砒化ガリウム半導体素子
JP2000174259A (ja) * 1998-12-03 2000-06-23 Oki Electric Ind Co Ltd 半導体素子の製造方法
GB0413277D0 (en) * 2004-06-15 2004-07-14 Filtronic Plc Pseudomorphic hemt structure compound semiconductor substrate and process for forming a recess therein
JP4221397B2 (ja) * 2004-07-29 2009-02-12 パナソニック株式会社 電界効果トランジスタ
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4272142B2 (ja) * 2004-12-07 2009-06-03 株式会社ルネサステクノロジ スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
JP2008071774A (ja) * 2006-09-12 2008-03-27 Matsushita Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP5117698B2 (ja) * 2006-09-27 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置
US7728364B2 (en) * 2007-01-19 2010-06-01 International Business Machines Corporation Enhanced mobility CMOS transistors with a V-shaped channel with self-alignment to shallow trench isolation

Also Published As

Publication number Publication date
FR2911722B1 (fr) 2012-04-20
JP5329044B2 (ja) 2013-10-30
JP2008177511A (ja) 2008-07-31
US7638824B2 (en) 2009-12-29
TW200832703A (en) 2008-08-01
FR2911722A1 (fr) 2008-07-25
US20080173907A1 (en) 2008-07-24
DE102007049769A1 (de) 2008-07-31

Similar Documents

Publication Publication Date Title
TWI595651B (zh) 具有增強流動性之半導體裝置及方法
TWI311371B (en) Double gate semiconductor device having separate gates
TWI228318B (en) Contacts to semiconductor fin device and method for manufacturing the same
US20120292694A1 (en) High switching trench mosfet
US5523599A (en) High voltage MIS field effect transistor
US8586437B2 (en) Semiconductor device and method of manufacturing the semiconductor device
JP3543117B2 (ja) 二重ゲート電界効果トランジスタ
CN101326644A (zh) 薄膜晶体管及其制造方法
JPH09186341A (ja) 薄膜トランジスタ及びその製造方法
KR20060128620A (ko) 실린더형 게이트를 갖는 나노-라인 반도체 소자 및 그제조방법
JP2003203930A (ja) ショットキーゲート電界効果型トランジスタ
US20120080729A1 (en) Field effect transistor
CN100405614C (zh) 薄膜晶体管
JP2006019578A (ja) 半導体装置及びその製造方法
US20080173913A1 (en) Semiconductor device
CN102315248A (zh) 半导体器件和制造半导体器件的方法
TWI344699B (en) Field effect transistor having a crank-shaped multigate structure
JPH0955506A (ja) 低いオン抵抗を有する縦型igfet構造および方法
TW200816323A (en) High-voltage semiconductor device structure
JP4542178B2 (ja) 半導体装置
JPH1174511A (ja) 半導体装置
US20090020793A1 (en) Field effect transistor
JP2006287084A (ja) 薄膜トランジスタ素子およびその製造方法
JPH08115924A (ja) 電界効果型トランジスタおよびその製造方法
CN100557821C (zh) 具有条形沟道的半导体器件及制造该器件的方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees