TWI342566B - Motherboard fault-finding testing method - Google Patents

Description

1342566 九、發明說明： ^【發明所屬之技術領域】 本發明係有關於一種主機板測試技術，更詳而言之， 係關於一種應用於具有至少一記憶體之電腦設備中之主 機板糾錯測試方法。 【先前技術】 電腦設備中配置之記憶體係用以配合中央處理單元 (Central process〇r Unit ; cpu)高速儲存正在執行之 鲁程式及資料，所以作為電腦系統中重要之元件，其可靠性 和容錯能力一直係業界研究之課題。 t 目則’業界已將錯誤檢查與糾錯技術（Err〇r

Correcting Code ; ECC)應用於例如伺服器、工作站等電 .腦設備中，以透過該電腦設備之主機板測試配置於該電腦 口又備中之記憶體性能。而且，應用上述錯誤檢查與糾錯技 術之同時需配合使用一記憶體位元錯誤產生裝置，以透過 鲁垓6己憶體位元錯誤產生裝置令一記憶體產生記憶體位元 錯誤，俾供後續透過該主機板並應用該錯誤檢查與糾錯技 術執行記憶體性能測試作業。 请參閱第1圖，係顯示上述記憶體位元錯誤產生骏置 1應用於一電腦設備之記憶體2中之配置示意圖，其中， 该兄憶體2具有複數晶片單元，具體而，該記憶體即為 雙面針腳定義記憶體模組（Dual In_line Mem〇ry

Modules ; DIMM)，而該晶片單元即為動態隨機存取記憶 體（Dynamic Random Access Memory ; DRAM)，且各今曰 110327 5 1342566 :片單元具有一輸出引腳以及對應該輸出引腳之資料引 '腳，如圖所示，該記憶體位元錯誤產生裝置1係應用於該 記憶體2之一晶片單元21a、21b之輸出引腳211a、211b 與資料引腳2i3a、213b之間，以產生雙位元記憶體位元 錯誤，但不以此為限，亦可依該記憶體位元錯誤產生裝置 1應用於該記憶體2中之晶片單元之數量予以確定欲產生 之έ己憶體錯误位數。相應地，目前之主機板糾錯測試方法 係首先將該記憶體插入至該電腦設備主機板中之一設定 鲁δ己憶體插槽後’啟動遺電腦設備；接著，於該電腦設備啟 動後，透過配置於該電腦設備主機板中之記憶體控制器 (Memory Controller Hub ; MCH) 31 (如第 1 圖所示）向 該記憶體之一位址段連續寫入數值丨；隨後，透過上述記 憶體位元錯誤產生裝置斷開該記憶體之晶片單元之輸出 引腳與資料引腳之間之傳輸路徑以產生記憶體位元錯 块，然後，透過該記憶體控制器讀取自該位址段輸出之數 鲁值，並於自該位址段讀取之數值由寫入時之數值丨變為〇 時，透過該主機板中之記憶體控制器並應用該錯誤檢查與 糾錯技術記錄該記憶體出錯之相關訊息。 此外，如第1圖所示，由於配置於該電腦設備中之纪 憶體2之各該晶片單元之資料引腳透過一資料匯流排 (Data Bus ) 30並行連接至記憶體控制器3丨，以由該圮 憶體控制器31對該記憶體2之晶片單元進行資料讀寫作 業。然，當透過上述記憶體位元錯誤產生裝置〗斷開該記 憶體2之晶片單元21a、21b之輸出引腳211a、211b與資 110327 6 1342566 :料引腳213a、213b之間之傳輸路徑時，該記憶體2之晶 片單兀21 a、21 b之資料引腳21 3a、213b處於懸空狀態， •即此時’該資料引腳213a及213b之數值取決於藉由該記 憶體位7C錯誤產生裝置i斷開該輸出引腳2丨1 a、2 n b與 各δ亥資料引腳213a、213b之間之傳輸路徑時，該輸出引 腳211&、2111)輸出至該資料引腳2133、2131)之數值，由 於斷開時，該輸出引腳211 a、211 b輸出之數值係為亂數， 造成戎資料引腳213a、213b之數值亦為亂數，可能為數 #值0 ’亦可能為數值1。 如此’則透過該主機板糾錯測試方法預先經由該記憶 體控制器31向該記憶體2之一位址段連續寫入數值J 後，再由該記憶體控制器31自該位址段中讀取該記憶體 ‘ 2之各晶片單元之資料引腳輸出之數值，此時，該位址段 中對應該記憶體2中未配置該記憶體位元錯誤產生裝置j 之晶片單元之資料引腳之輸出數值仍舊為數值丨，而該位 #址段中對應該記憶體2中配置該記憶體位元錯誤產生裝 置1之晶片單元21a、21b之資料引腳213a、213b輸出之 數值則可能為數值1亦或數值〇，由於該資料引腳21 % 及213b之數值係為亂數，當透過該記憶體位元錯誤產生 裝置1斷開各該輸出引腳211a' 211b與各該資料引腳 213a、213b之間之傳輸路徑時，該資料弓丨腳213a、21北 之數值恰為數值〇時，則自該位址段讀取到之對應該資料 引腳ma、213b之輸出數值係為〇，此時，該主機板糾 、〗式方法可正確记錄泫圮憶體出錯相關訊息；而若斷開 110327 7 1342566 :時’該資料引腳213a、213b之數值恰為數值！時，則自 該位址段讀取到之對應該資料引腳213a、213b之輸出數 •值ϋΪ 1，,時’由於透過該主機板糾錯測試方法自該位 ^ /、項取之數值均為1 ,則無法偵測該記憶體2是 否出錯進而得到錯誤之測試結果。事實上，按照第1 圖之配置方式，5己憶體2上係產生雙位元記憶體錯誤，記 憶體位元錯誤測試結果應記錄該電腦設備之該記憶體2 位置產生有雙位元記憶體錯誤等相關訊息，而透過上述主 機板糾錯測試方法得到之記憶體出錯訊息係為一不確定 因素，極大影響該測試結果。 .^ 、’不上所述’如何提出一種可生成正確記憶體錯誤測試 -結果=主機板糾錯測試方法，以解決習知技術之缺失，實 為目前亟欲解決之技術問題。 、 【發明内容】 址鑒於上述習知技術之缺點，本發明之主要目的在於提 鲁仪種主機板糾錯測試方法，以獲取正確記憶體錯誤測試 結果’俾提升測試準確率。 為達上述目的及其他目的，本發明提供一種應用於具 有至少一記憶體之電腦設備中之主機板糾錯測試方法。^ $明之主機板糾錯測試方法係包括:將該記憶體與該電腦 设備電性連接，並啟動該電腦設備，透過該電腦設備之主 機板向4 s己憶體之一第一位址段連續寫入第一數值，同時 向該記憶體之-第二位址段連續寫入第二數值，該第_數 值與該第二數值為不同數值；於該記憶體上產生記憶體位 110327 8 1342566 體控制器分別同時向該記憶體之第一及第二位址段分別 連續寫入第一及第二數值，接著，於該記憶體上產生記憶 體位元錯誤，隨後，透過該主機板中之記憶體控制器讀取 自該第一及第二位址段輸出之數值’並分別比對自該第一 位址段以及該第二位址段寫入與讀取之數值，且於該第一 及該第二其中之一位址段寫入與讀取數值不一致時，記錄 6己體出錯相關訊息，藉此，無論透過一記憶體位元錯誤 產生裝置斷開该§己憶體之晶片單元之輸出引腳與資料引' 鲁腳之間之傳輸路徑的時，該記憶體之晶片單元之資料引腳 輸出之數值係為數值1亦或數值0，均可由其中一位址段 取得5己憶體出錯相關訊息，以得到正確測試結果。 【實施方式】 ， 以下係藉由特定的具體實例說明本發明之實施方 式，熟悉此技藝之人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點與功效。本發明亦可藉由其他不同 φ的具體實例加以施行或制，本說明書中的各項細節亦可 基於不同觀點與應用，在不恃離本發明之精神下進行各種 修飾與變更。 。請參閱第2圖，係顯示本發明之主機板糾錯測試方法 之操作流程示意圖。請同時參閱第1圖，本發明之主機板 糾錯測試方法係應用於具有至少一記憶體之電腦設備 中’於本實施例中’該電腦設備中係為配置有記憶體卜 2 ’而-記憶體位元錯誤產生裝置i係應用於該記憶體2 如第1圖所不），但不以此為限，其中，該記憶體2 110327 10 1342566 、具有複數晶片單元21a ( 21b等），且各該晶片單元2U (21b)具有一輸出引腳211a (211b)以及對應該輸出引 腳211a ( 211b)之資料引腳213a ( 213b);此外，該電 腦設備係為搭載有記憶體錯誤檢查與糾錯（

Correcting Code ; ECC)測試軟體之作業系統；再者，該 電腦設備之主機板復配置有記憶體控制器（Mem〇ry

Controller Hub ; MCH )、複數資料匿流排⑼ataBus)、 以及複數供插接該記憶體之記憶體插槽（未圖示），由於 #本發明之主機板糾錯測試方法均可應用於習知電腦設備 之所有記憶體與記憶體控制器之連接方式中，即該電腦設 備之各該記憶體係透過各該資料匯流排並行連接至該記 憶體控制器，以由該記憶體控制器對各該記憶體2、2，之 •晶片單元進行資料讀寫作業，故為簡化說明及圖式，並使 本發明之特徵及結構更為清晰易懂，乃於圖式中僅顯示出 與本發明直接關聯之結構，其餘部份則省略。以下將一併 配合第1圖詳細說明本發明之主機板糾錯測試方法之具 體操作步驟。 如第2圖所示，首先進行步驟Si〇，將該記憶體插入 至該電腦設備之主機板之一設定記憶體插槽後，啟動該電 月a 6又備。其中，該記憶體之記憶體插槽之設定規則係為當 該電腦設備《各該記憶體插#中僅插接單一記憶體（僅為 一配置有該記憶體位元錯誤產生裝置丨之記憶體2存在） 時:係將離該記憶體控制器最遠之記憶體插槽中作為該設 定汜憶體插槽，以插接該記憶體，俾供產生合理之記憶體 π ]10327 1342566 配置由於此記憶體配置方式係為所屬技術領域熟知技 術，在此不再為文贅述。此外，於本實施例中，啟動該電 月句°又備係指啓動該電腦設備之主機板並進入該電腦設備 業系統後，再運行該記憶體錯誤檢查與糾錯測試軟體 之操作步驟。接著進行步驟S20。

於步驟S20中，於該電腦設備啟動後，透過該電腦設 備之主機板向該記憶體之一第一位址段連續寫入第一數 值同時向該記憶體之一第二位址段連續寫入第二數值。 更洋而s之，係透過配置於該主機板中之記憶體控制器向 5亥圮憶體之第一及第二位址段分別寫入第一及第二數 ，亦即，該第一數值及該第二數值係為相異之二進位數 f '數值0或1)，於一實施例中’該第一數值係為數值 八/第一數值係為數值1，以32位元的記憶體為例，即 :二別同時向該第一位址段寫入0x00000000(32位元資 =二為〇),向該第二位址段寫入〇xffffffff(32位元資 /，全為1);於另一實施例中，亦可係該第一數值為數值 同^亥第二*數值為數值〇，以32位記憶體為例，即為分別 υΒ、向该第一位址段寫入位元資料全為 向5亥第二位址段寫入0x00000000(32位元資料全為 1此外，該第一位址段與該第二位址段之間距不小於4 疋組。接著進行步驟S30。 於^驟S3G中，於該記憶體上產生記憶體位元錯誤。 過一而言’如第1圖所示，該記憶體位元錯誤之產生係透 〇隐體位元錯誤產生裝置1應用於該記憶體2之晶片 110327 12 丄：> 舛/：)〇〇 甲—2 2m、2ib之輸出引腳2ua、2ub與資料引腳ma、 斷開奸Φ予以實現者’以由該記憶體位元錯誤產生裝置1 的傳輸二弓:腳211a、211b與資料引腳213a、213b之間 g . ，向今、琢記憶體2產生記憶體位元錯誤，亦 輪心丨㈣對應騎Μ腳之資料引腳之間呈縣 =時’而該產生記憶體位元錯誤之記憶體係J電： :肴中配置該憶體位元錯誤產生裝置！之記憶體 進行步驟S40。 一於步驟S40中，透過該電腦設備之主機板讀取自該第 ^及^二位址段輸出之數值。更詳而言之，係透過配置於 。玄電知设備之該主機板中之記憶體控制器利用各該資料 匯流排分別訪問該記憶體2之第一及第二位址段，以自該 第及第一位址段讀取該記憶體2之各晶片單元之資料 引腳輸出之數值。接著進行步驟S5〇。 於步驟S 5 0中，分別比對自該第一位址段以及該第二 籲位址段寫入與讀取之數值，並於該第一及第二位址段兑中 之一者寫入與讀取數值不一致時，記錄記憶體出錯之相關 訊息。為更明確瞭解應用本發明之主機板糾錯測試方法如 何實現準確記錄記㈣出錯之相關訊息，纟此將以向該記 憶體寫入之第-數值為數值〇、第二數值為數值】（但不 以此為限）為範例進-步說明。如第i圖所示，#透過該 έ己憶體位兀錯誤產生裝置1斷開該記憶體2之晶片單元 21a、21b之各該輸出引腳2lla、2iib與各該資料引腳 213a、213b之間之傳輸路徑時’該資料引腳213a、以扑 110327 13 1342566 >之數值恰均為數值〇時，則自該第一及第二位址段讀取到 ·之對應該資料引腳213a、213b之輸出數值分別為數值〇、 -〇，此時，即使比對該第一位址段中寫入與讀取數值均為 〇 ;未能從中偵測到該記憶體2出錯，亦可由比對該第二 位址段中寫入與讀取數值不一致，偵測到該記憶體\出 錯；倘若透過該記憶體位元錯誤產生裝置丨斷開各該輸出 引腳211&、2111)與各該資料引腳213&、21礼之間之傳輸 路徑時，該資料引腳213a、213b之數值恰均為數值丨時^ •則自該第一及第二位址段讀取到之對應該資料引腳 213a、213b之輸出數值則分別為數值}、i，此時，即使 比對該第二位址段中寫入與讀取數值均為丨，未能從中偵 測到該記憶體2出錯，亦可由比對該第一位址段中寫入與 •讀取數值不一致，偵測到該記憶體2出錯。亦即，無論透 過泫§己憶體位元錯誤產生裝置丨斷開各該輸出引腳 211a、211b與各該資料引腳213a、21扑之間之傳輸路徑 •時，该記憶體2之晶片單元21a、21b之資料引腳2仏、 213b輸出之數值係為數值丨亦或數值〇,均可透過本發明 =機板糾錯測試方法由其中一位址段獲取正確之測試 綜上所述，本發明之主機板糾錯測試方法係先行將記 電腦設備主機板之一設定記憶體插槽後’啟動 違電月㈣備’之後，再透過配置該主機板中之記 器^別同時向該記憶體之第一及第二位址段分料續工寫制 入弟-及第二數值’接著，於該記憶體上產生記憶體位元 110327 14 1342566 錯誤；隨後，復透過該記憶體控制器讀取自該第一及第二 位址段輸出之數值，並分別比對自該第—位址段以及該第 •二位址段寫入與讀取之數值，且於該第—及該第二其中之 位址段寫入與讀取數值不一致時，記錄記憶體出錯相關 訊息，藉此，無論透過一記憶體錯誤位元產生裝置斷開該 記憶體之晶片單兀之輸出引腳與資料引 徑時，該記憶體之晶片單元之資料弓丨_^= 值卜亦或數值0,均可由其中一位址段取得記憶體出錯相 鲁關訊息，以得到正確測試結果，極大地提高了測試正確率。 上述實施例僅例示性說明本發明之原理及其功效，而 非用於限制本發明。任何熟習此項技藝之人士均可在不^ '背本發明之精神及範訂，對上述實施例進行修飾斑改逆 '變。因此，本發明之權利保護範圍，ys & # > ^ 範圍所列。 應如後逑之申請專利 【圖式簡單說明】

第1圖係顯示記憶體位元錯誤產生裝置 體中之配置示意圖；以及 °憶 第2圖係顯示本發明之主機板糾錯測 流程示意圖。 ίτ之鉍作 【主要元件符號說明】 1 圮憶體位元錯誤產生裝置 2' 2, 記憶體 21a、21b 晶片單元 211a' 211b輸出引腳 110327 15 1342566 v 213a、213b 數據引腳 • 30 資料匯流排 '31 記憶體控制器

SiO〜S50 步驟

16 110327

Claims (1)

1342566 、申請專利範面： 種主機板糾錯測試方法，係應用於且有至I、— 體之電腦設備中，該主機板糾錯測試；:法係^記憶 將該記憶體與該電腦設備電性連接’並 h 腦設備，透過該電腦設備之主機板向該記憶體之 一位址段連續寫人第一數值，同時向該記憶體卜ί -位址段連績寫人第二數值，該第—數值與 = 值為不同數值； —數 於该記憶體上產生記憶體位元錯誤； 透過該電腦設備之主機板讀取自該第__及第二 位址段輸出之數值；以及 分別比對自該第一位址段以及該第二位址 入與讀取之數值，並於該第—及”二位址段其中 4致時’記錄該記憶體產生該 位元錯誤的相關訊息。 Λ 2. 如申請專利範圍第i項之主機板糾錯測試方法，其 中’該電腦設備係搭載有記憶體錯誤檢查斑叫錯、 (ΕΓΓ〇Γ C〇rreCting Code1CC)測試軟體之；業系 統。 3· 如中請專利範Μ 2項之主機板糾錯測試方法，其 中，啟動該電腦設備之步驟係'為啓動該電腦設狀主 機板並進人該電腦設備之作㈣統後再運行該記憶 體錯誤檢查與糾錯測試軟體之操作步驟。 如申請專利第1項之主機板糾錯測試方法，其 110327 17 4.

二位址段之間距不小於4 位 中，該第一位址段與該第 元組。 6. ^申請專利範圍第丨項之主機板糾錯測試方法，其 ^該記憶體具有複數晶片單元，且各該晶片單^且 有一輸出引腳以及對應該輸出引腳之資料引腳。 如申請專利範圍第5項之主機板糾錯測試方法，其 »亥。己憶體位7〇錯誤之產生係使該輸出引腳與對應 h輪出引腳之資料引腳之間呈懸浮狀態時，而^ : 憶體產生記憶體位元錯誤。 X〇 如申請專利範圍第5項之主機板糾錯測試方法，其 中，忒έ己憶體之各該晶片單元之資料引腳透過一資料 匯流排（Data Bus)分別連接至該主機板上的一記憶 體控制器（Memory Controller Hub ; MCH)中，以^ 泫记憶體控制器對該記憶體之各該晶片 引腳進行》料存取。 8.如申請專利範圍第7項之主機板糾錯測試方法，其 中，該電腦設備之主機板設置有一用以插接該記憶體 之設定記憶體插槽，當該電腦設備僅插接單—記憶體 時，係將離該記憶體控制器最遠之記憶體插槽作^該 設定記憶體插槽。 ~ 9.如申請專利範圍第1項之主機板糾錯測試方法，其 中，該第一數值與該第二數值係為數值〇或數值】。 110327 18