TWI342495B

TWI342495B - A computer system including a bus bridge for connection to a security services processor

Info

Publication number: TWI342495B
Application number: TW093103875A
Authority: TW
Inventors: Dale E Gulick; Geoffrey S Strongin; Larry D Hewitt
Original assignee: Globalfoundries Us Inc
Priority date: 2003-05-02
Filing date: 2004-02-18
Publication date: 2011-05-21
Also published as: KR20060056891A; CN100524154C; US20040250063A1; JP4514060B2; KR100987507B1; EP1623291A1; TW200424864A; CN1781069A; US7334123B2; JP2006525596A; WO2004099954A1

Description

^42495 第93103875號專利申請案 (99年8月30曰）玖、發明說明：【發明所屬之技術領域】本發明係關於電腦系統，詳言之，係關於使用保護儲子於電I系統記憶體内之資料免於未經授權存取之受信賴執行Μ式之電腦系統。【先前技術】現代的電腦系統正改變著人類的生活方式。此對於包括使用H统架構之微處理器之系統平台特別感到真切。似為基礎的系統之對大量的擁有者可安裝第三部分周邊裝置和應用程式之開放式設計，已經造成了廣大的促進競爭 '創新 '和發展硬體和軟體販售之市場。此種發展之-個例子是現在廣泛使用之像是_直增進品質和能力之數位通訊和媒介系統平台。這些系統平台與網際網路相配合’明確地發展大量分佈之數位内容，使得可隨選〔〇n_demand〕#取至報紙、從世界各地來之即時氣象狀況和無線電台報導、線上銀行和購物、和聲音與之娛樂。因為X86平台為開放式架構’因此各裝置一般具有由販售者提供之驅動程式⑽ver)，其係運作於核心模式以便存取裝置，而某些應用程式可包括核心模式組件。因此，雖然開放式架構可具有優點’和對於—個應用程式與另一應用程式之意外干擾仍可提供相當程度之保護，但是現有架構之保護機制在此環境中也許會曝露於不想要之操作。包含使用x86架構之微處理器之電腦系統包括經設計 92523(修正版) 5 1342495 第93)03875號專利申請案 (99年8月30日）以保護裝置避免應用程式彼此干擾之特性。舉例而言，χ8 6 為基礎之作業系統憑藉著X 8 6保護模式架構之二個特性來提供各應用程式彼此隔離、和重要作業系統程式碼和資料與應用程式隔離之環境：1 ]分頁虛擬記憶體，和2〕執行特權層級（privilege level。分頁虛擬記憶體允許作業系統夂義分離之虛擬位址空間，和選擇地將實際記憶體之個別頁透過一組之位址轉譯表映射入（map)各該虛擬位址空間。此將提供各應用程式有其自己用於程式碼〔c〇de〕和貝料之實際6己憶體之專用段〔卩士价似“。。〕，該程式碼和資料不能被其他的應用程式所存取。虛擬記憶體機構亦可允許作業系統選擇性地將實際記憶體之各頁映射入多個虛擬位址工間，並且選擇性地指定於虛擬空間之此等頁為唯讀〔read-only〕。止卜丑田士 #丄人μ , 此共用之寫映能力亦可允許作業系統核心〔OS Kernel〕其太|沾病,j 身$複製本（c〇py)常駐於各岸、用程式之位址空間’和可回搂α^ u 合怨用 ,^ 樣也允沣共用周邊裝置存取埠和相關裝置驅動程式常式之寫映，因此提供有效存取至作掌系統服務之應用程式仔取至作業是位址空間之作举孕向成本之位址空間交換。但能夠修正之系統資料必須包括作業系統程式碼必須護而不受應用裡式碼影響區？必須仍受保域之適當的保護。 3疋，，·、法提供對此等區 χδό架構亦定基業系統指U程式2特權層級m，該等層級由作各區域，並保持於程式碼段描述符 92523(修正版） 6 1342495 第93103875號專利申請案 (99年8月30日）叫中…般而言，現用執行程式碼或程序之特，層級將儲存為現用特權層•級〔Current Privilege LeveI，簡稱CPL〕。因此，特權層級—般稱之為至cm。使用這些特權層級，某些系統資源僅可被執行於適當層級之程式碼所存取4頁虛擬記憶雜架構可允許存取至將由特權層級所限制之虛擬記憶體之各頁。雖然界定了 4個特權層級’但是僅有CPL0和CPL3層級一般由主流作業系統所使用，S)為分頁虛擬記憶體架構並不會區別cpl〇與 CPU或CPL2e CPLG—般稱之為核心模式〔Ke㈣ ” mode〕’並為最高特權層級’而cpL3 —般稱之為使用者模式（User mode)，並且為最低層級。作業系統程式碼和資料一般指定為CPL0,而應用程式碼和資料指定為cpL3。' CPL0執行特權並不撤銷〔〇verride〕唯讀保護；此二個屬 1"生為獨立的。程式碼段指述符用來指定這些層級。除了此記憶體保護外，所有處理器控制暫存器（包括那些控制虛擬記憶體操作者）由架構的定義僅能在cpL〇被存取。此外，特殊的控制轉移指令係一般要求用來交換執行從一段至另一段，而因此交換特權層級。這些指令使得作業系統能將此等控制轉移之目標限制於控制作業系統之耘式碼中之特定進入點〔entry p〇int〕，因此在沒有同時將控制交給作業系統下，應用裎式無法改變特權層級。可藉由虛擬記憶體位址轉譯表之内容，而完全控制位址空間彼此之隔離，和應用程式與作業系統記憶體之隔離。轉譯表定義隔離一個應用程式之記憶體與另一個應用 92523(修正版) 7 1342495 第93丨03875號專利申請案 (99年8月30日）程式之記憶體之虛擬至實際頁寫映，亦定義㈣Μ 庫旧㈣〕和作業系統之唯讀和特權層級屬性。各表^ 本身為記憶體常駐資料結構，和包含轉課登錄，該等登錄將該等表映射入共用之作業义作業糸統記憶體區域，並限制他們存取至核心模式程式碼。制存在之保遵機制將似乎對库用¢2 北謂應用裎式和作業系統提供適當的保護。於性能良好之系統中， L — I 1Π具有此#功能〔例如，藉由作業系統之這些機制之校正應用程式，和控些機制之作業线程式碼之校正操作，且運作於核心模式之所有其他的程式碼不干擾此系統程式碼〕'然而，血型之以瘍為基礎之系統包括如此大數量之核心模式程式碼，他們將不僅可從作業系統販售商處購得，而且可從許多的獨立來源處獲得，此種情況也許不能對任何一個系統確保此種干擾是否會意外地發生或者是不發生。根據使用者正在執行作業之型式，和正運作軟體應用程式之型式，儲存於電腦系統内或運作於電腦系統上之資訊易受到外部存取之損害。因此，希望能改進安全性並藉此使X 8 6架構系統較不受到此種存取之損害。【發明内容】本發明揭示電腦系統之各種實施例，該電腦系統包括用來連接至保全服務處理器之匯流排橋接器。於一個實施例中，用來橋接具保全執行模式能力處理器〔secure execution mode-capable processor〕和保全服務處理器 [security services process〇r〕間之異動〔如旧扣丨〇n〕之 92523(修正版) 8 1342495 第93)03875號專利申請案 (99年8月30日） ^ 1 _ 1 *···‘·》· 一.... 月;〇ej紐替換頁 i 匯流排橋接器包括異動來源镇測器、配置標頭和控制邏輯異動來源读測器可接收由於保全起始指令之執彳$ @ & 行之保王起始異動（security initia丨丨加丨⑽transac^〇n)。再者’可配置異動來源谓測器以判定具保全執行模式能力處理器是否為保全起始異動之來源。配置標頭可提㈣^ 服務處理器相關之資訊之儲存。控制邏輯可耗接到配置標頭和可配置以判定保全服務處理器是否藉由非可計數之周邊匯流排而耦接到匯流排橋接器。於一個特定的實施中，可配置控制邏輯以於啟動序列期間因應判定保全服務處理器係輕接到非可計數之周邊匯流排而使該配置標頭是可存取的。 $個釔中’非可計數之周邊匯流排為低接腳計數Uowpin count，Lpc〕順應匯流排。另個實裇中’用來橋接具保全執行模式能力處理 "和保全服務處理器間之異動之匯流排橋接器包括昱動來源價測器、基礎位址隱藏暫存器娜eSSshadow reg】Ster〕和控制邏輯。可配置異動來源偵測器以接收由伴全起始指令之執行而施行之保全起始異動。再者，可Γ: 異動來源須測器以判定具保全執行模式能力處理器是否為保全起始異動之來源。可 A τ ' 土楚位址隱藏暫存器以提供 ^ 呆全服務處理器相關之計數資訊之储存。控制邏輯可柄括::：礎位址隱藏暫存器和亦可配置以截取(incept)包全服務處理器之計數資訊之異動。控制邏輯亦可吏计數異動針對基礎位址隱藏暫存器。 92523(修正版) 9 1342495 ^ r 9〇第93103875號專利申請案 (99年8月30日）於一個特定的管f & τ 排為周邊組件互連線’平行多工位址和資料周邊匯流 Pen順應匯流排。Periphera】㈣t，【實施方式】雖然本發明可交且# a 由圖式令之範例顯厂修飾和替代形式，在此係而，庙 ”、不及详細說明本發明之特定實施例。然馨為"太：到此處特定實施例之圖式及詳細說明並不欲作 ==為所揭示之特定形式，反之，本發明將涵蓋範圍内之二附範圍内所界定之本發明之精神和钟等效和替代内容。受信賴之計算使得電腦系統〔例如者可以參與新的活動，譬如下载電子現金和 _以護他們的隱私免受侵害。欲成為受信賴之和：二；部分’例如個人電腦其本身必須受到使用者之個人電提供者之外部實體所信賴。建立受信賴 , 恥所必要之重要要素包括：受信賴之處理择产、二::，秘密、加密處理〔crypt()graphicp一—〕見、二稱之為保全核心〔― 素之建立;碼段。以下將更詳細說明執行這些要式之竿構拉執订χ86才曰7之處理益通*包括譬如受保護模木構特徵和控制這些特徵之該組控制暫喹伴增h _L· 于益’其中該 …板式提供分頁虛擬記憶體和特權執行模式。控制對 92523(修正版) 10 1^4Z495 ....................................'] 第93103875號專利申請案 (99年8月30曰）、：控制暫#窃和分頁纟之存取可提供額外的保I蔓以免於對電月旬糸統内之程式碼和資料進行未經授權之存取。因此將一組之架構擴展増加至此等處理器和對應軟體支 k ’可提供此種保護。對處理器之全面安全性增強可稱之為保全執行模式〔secureExecutionMode，簡稱SEM〕。保王執行模式〔sEM〕是__種增加至處理器之新的作業模式該模式建立了文信賴之執行環境，其中保全核心能運作而不受外界之干擾。因此，能操作於SEM之處理器可包括安全硬體〔未圖示〕，例如，該安全硬體當由SEM所致能時，提供支援給吕如爻仏賴執行〔trusted execution ,簡稱TX〕模式操作之SEM操作模式。以下將更進一步說明，依於正執行那種軟體和其特權層級，受信賴執行模式包括除了正常使用者模式和正常核心模式外亦可操作於保全使用者模式和保全核心模式的具SEM能力之處理器。亦可提供各機制以建立僅可由運作於此環境内之軟體所存取和從硬體記憶體存取 (例如’直接記憶體存取〔direct memory access DMA〕〕之受保護之記憶體區。新的受信賴執行〔Trusted Execution environment 丁X〕環境有點類似於傳統的用來分離使用者和核心環境之正常/保護模式〔環狀3/環狀〇〔 Ring 3/Ring 〇〕〕機制。將於下文中配合第I圖作更詳細之說明，使用者/核、、模式與受信賴/非受信賴模式之結合創造四象限模型。因此’具SEM能力之中央處理單元〔CPU〕包含建立和執“ 92523(修正版） 1342495 第93103875號專利申請案 (99年8月30曰）丁X模式之硬體機構。 f參照第】圖，顯示具保全執行模式能力之處 —個貫施例之操作域，和於方…亥寻域中裎式码操作之行為。 π見用以x86為基礎之作業系統，一般使用四個了用之特權層級其中之-個f办丨l 之一個（例如，CpL〇和CPL3〕以執丁⑼行模式或保護域中之二個模式：正常核心模式〔No臟！ KerneI M〇de〕和正常使用者模式〔⑽ 二當致能（enabel) SEM時，保全執行模式增強定義新的執行模式’該新的執行模式稱之為受信賴執行〔TX〕模式。當結合現有之正常執行模式保護域時，丁χ 松式建立四個可區別之模式或軟體操作域，如下所述。於所例示實施例中，該四個域為正常使用者〔n_】_r 剛域！〇】〇' 正常核心〔normaIkernel，NK〕〜〇2〇、，保全使用者〔secure user，Su〕域1〇3〇 '和保全核心〔secure kernel, SK〕域 1 040。 NU域I 0 1 〇之特徵在於處理器運作於正常使用者模式〔亦即’CPL = 3〕而並不是在信賴執行〔丁χ〕模式。於、圓域1〇1〇, -般虛擬記憶體設定允許未經修改之應用程式正常操作、然而於SEM下，係防止此等應用程式存取常駐於 51；域1030中之應用程式的記憶體，或防止其存取包含sk 域1 040中之保全核心ι〇21之記憶體。再者，例如藉由譬如U/S和R/W頁（未圖示）屬性之現存之保護邏輯機制而二

止此等應用程式存取於正常核心域1 〇2〇中之作業系統核心1 023之記憶體或裝置驅動程式。 X 92523(修正版) 12 1342495 第93丨03875號專利申請案 (99年8月30日）於NK域1 020中，SEM允許未經修改之作業系統核心1 023組件和核心模式裝置驅動程式正常操作。於此域中執行之程式碼可存取於Nu域1〇1〇中之物件〔，但是無法於SEM下存取於SU域1030或SK域1〇4〇中的物件。再者，NK域1〇2〇之特徵可以是處理器運作於正常核心模式〔亦即，CPL = 0〕而不運作於τχ模式。當分頁致能於NK域1020時，處理器有時可稱之為操作於本地核心模式。於SU域1 030中，SEM可允許例如運作譬如高安全性應用程式〔high security application，HSA〕1 之新型式之應用軟體。可藉由現存之x86頁保護和頁寫映機制而防止 H S A軟體存取於任何其他的域中的物件。此外，可保獲 HS A免於由任何執行於NU域I 〇】〇和nk域！〇2〇之包括作業糸統核心1 023和裝置驅動程式〔第2圖中未顯示〕之程式碼所未經授權地存取。以下將作更詳細之說明，保全核心1 02 1可負責設定和維持HSa之虛擬位址空間。再者， SU域]〇30之特徵可以是處理器運作於使用者模式〔亦即，CPL = 3〕但也運作於TX模式，此亦可稱之為保全使用者模式。於SK域1040中’ SEM可允許保全核心1〇21對所有之平台資源進行完全存取，和此外可將這些資源之專屬性控制賦予保全核心1 02 1。SK域1 040之特徵可以是處理器運作於核心模式〔亦即，CPL = 0〕和亦於TX模式，此亦可稱之為保全核心模式。 92523(修正版) 13 V > .,1342495 第93103875號專利申請案 (99年8月30曰）瓜而5 ’保全核心】〇2丨為軟體，運作於受信賴執今亍f T X〕模式。你—j ^ v 、飞於—個貫把例中，保全核心1021可以是運作於SK域1 04D d»授+ „ ^ υ40中僅有之軟體。於SK域1040中，保全核心1 0 2 1可；f^·在丨丨张女Ji 二有之虛擬至實際記憶體寫映，和可控制實際記憶體之哪些區域可被外部袭置所存取。然而，保全杓#】〇-1可此要依賴作業系統核心之程序建立功能，包括正常模式虛擬記憶體寫映、HSA記憶體之起始寫映、以及馨贿程式媽和資料段之載入。然而，保全核心則可監視每一個此種寫映以確保沒有受信賴記憶體未經授權映射入，賴之虛擬空間。因此，保全核心1021可認為所有，未丈信賴之記憶體區域為不受信賴者。再者，保全核心 _可認為未受保全核心则所控制之所有的運作程式碼為不堂信賴者。應注意的是於一個實施例中，保全核心 1〇21可以是可填補於現有作業系統之獨立的程式碼段。於一個替代實施例中，保全核心1〇21可以 — 業系統内之模組或程式碼段。 …之既疋作 SEM之主要功能包括起始受信賴之環境，驗證SK之，性’和保護受信賴之環境免於受到外部之破壞。應注思的疋CPU、微處理器、和處理器各詞可互換使用。强_全執行模式起始仆一建立受信：PC之中心是獨有、平台特定的秘密1 貫務上，此秘岔可以是公開/專用加密能半。此秘密必須僅當。C正操作於受信賴二其二專用之-使用’並且此秘密必須…漏於任何人-或任何程式碼 92523(修正版) 14 1342495 第93103875號專利申請案 (99年8月30曰）可以揭示使用此秘密之加密操作之結果，但是並不能揭示秘密其本身。為了進行此工作，所使用之秘密以及加密處理機構必須存在於具有受控制之輸入和輸出之封閉盒内。於實際的祠彙上，鉗閉盒意指結合了處理能力和非揮發性儲存之單一之積體電路〔IC〕封裝件。此裝置稱之為保全服務處理器〔Security Services Processor，簡稱 SSp〕。於一個實施例中，需要至少一個SSP，並且恰好一個ssp 參與平台起始處理。在木構上’ SSP可位於平台的任何地方。唯一的要求是，無法仿冒〔non-spoofable〕和安全之通訊路徑存在於具SEM能力處理器和SSP之間。如此處所使用者，具sem 月匕力處理益和s S P間之無法仿冒的通訊路徑意指安全通訊路徑’其中SSP並不接收從受信賴環境之外側所執行軟體來之命令或從DMA硬體來之命令。此當受信賴之環境被起始時也許特別複雜。此處，SSP必須驗證SK之有效性和確定有效之SK係實際上於該瞬間運作在具SEM能力處理益上之程式碼6該有效性採取SK影像之加密雜湊〔cryptographic hash〕形式。此雜湊必須以不能從正常軟體#作後得之方式而傳送至SSP。再者，具SEM能力處理器必須從乾淨的起始狀態開始執行SK〔並且SSP必須知曉此情況〕。可藉由使用CPU微碼〔microcode〕和無法由正常軟體獲得之硬體機構而符合要求。詳言之，稱之為保王核起始〔securjty Kernei initialization，簡稱 SKINIT〕之新的保全起始指令係用來：起始具SEM能力 15 92523(修正版) 1342495 • Γ------一·...................... 丨外-第931〇3875號專利申請案 ' ------t ........... (99 年 8 月 30 曰）處理益、驗證於Mp系統中之其他處理器已停止 '使用保留:系統位址與SSP通訊並跳越進入5反程式碼中。值得庄息的疋於一個實施例中，起始處理包括二個步驟：藉由 SSP而使小的安全載入器〔Secure Loader，簡稱SL·〕有 '效’接著使大很多之SK有效。平台之雷腦率搞從參照第2圖，顯示使用受信賴計算平台之電腦系統 _之-個實施例之方塊圖。電腦系統1 〇包括二個具能力處理器’標示為SEM處理器100A和SEM處理器i〇OB。 SEM處理器1〇〇A藉由處理器匯流排1〇5耦接至sem處理 " 窃1 00B。電腦系統1 〇亦包括耦接至SEM處理器1 00A之一糸統記憶體1 1 〇 A以及耦接至SEM處理器i 0〇B之系統記憶體110B。SEM處理器i00A藉由系統匯流排125耦接至輸入/輸出（I/O)介面120。1/〇介面120藉由周邊匯流排145 麵接至儲存裝置14〇和至周邊裝置15〇。1/〇介面ι2〇進一 _ 步藉由周邊匯流排135耦接至SSP 130。於一個替代實施例中，可替代周邊匯流排！ 3 5，ssp丨3〇可如虛線所示之耦接至周邊匯流排1 45。值得注意的是雖然顯示了二個sem 、處理器’但是於其他的實施例中可包括其他數目之SEM處理器。亦值得注意的是，具有相同元件符號和字母之組件，可僅由單獨之數字所參考。例如，SEM處理器1 00A於適當的地方可僅參考為SEM處理器1 〇〇。於所顯示之實施例中，SEM處理器1 00A和SEM處理器1 00B各包括整合之記憶體控制器〔未圖示〕，用來分 16 92523(修正版) 1342495 輝正替換頁I 第93103875號專利申請案 (99年8月30曰）別連接系統記憶體1 1 0A和系統記憶體11 0B。值得注意的是於替代實施例中，I/O介面120可包括一個或多個記憶體控制器和主橋接器。於此等實施例令，系統記憶體n 〇可連接至I/O介面120。 SEM處理器1 〇〇例示使用χ86架構之處理器。舉例而言，於一個實施例中’ SEM處理器！〇〇可以是由高級微裝置么司〔Advanced Micro Device, Inc.〕生產之 AthlonTM(商標）處理器。當如此情況時，SEM處理器ι〇〇係配置成用以執行x86指令’該指令可以儲存於系統記憶體Π 〇或儲存裝置1 40中。於所例示實施例中，SEM處理益1 00例如可包括安全性硬體〔未圖示〕，該安全性硬體畲由SEM所致能時，例如提供對譬如上述結合第}圖所描述之文仏任執行〔丁X〕模式的SEM操作模式之支援。系統記憶體11〇配置成用以儲存程式指令和經常由處理η。1 〇〇所使用之資料。於一個典型之系統配置中可使用健存震置1 40以便更長久地儲存程式指令和資 =’而且當SEM處理器！〇〇需要資料和程式碼時，該程式 ”和貝料可轉移至系統記憶體11 〇。可藉由保全核心而提供對SEM操作模式之額外的支援，其中，可於SEM處理器1 0 0之操作Sb pq v ”卞d間與糸統記憶體110外之作業系統相結合而執行該保令奸 ^ 核心。此外’可將系統記憶體1 1 0分割成受4s賴部分和不a & μ 又k賴部分。保全核心常駐於系統記憶體 1 1 0之受信賴部八丄 77 °如上所述，一般使用分頁虛擬記憶體而存取系統記掊Μ ,, Λ W植110。於此種配置中，可藉由個別之分 17 92523(修正版> 1342495 ^ ^ 第93丨03875號專利申請案 (99年8月30曰）頁或記憶體塊而存取系統記憶體1】〇。卜八 K刀貝功能一般由作業系統記憶體管理功能所操控。於-個實施例中’例如可使用施行於動態隨機存取記憶體〔DRAM〕技術令或於可取得之譬如同步dram DRAM〕之DRAM技術變化之其中—個之複數個記憶體商片’而施行系統記憶體U0〇DRAM晶片一般安裝在呈有插進入主機板上㈣連緣連接^小電路板上。依於電路板之配置’他們可稱之為單列或雙列直插式〔dual in-丨ine〕記憶體模組〔例如，分別為_Μ或麵M〕。系統記憶體110可包括多組記憶體模組，該多組記憶體模組可允許記憶體擴充。如上所述，儲存裝置M0可儲存程式模式或資料。於 -個實施例中，儲存裝4 14G例如可以是硬碟機或一組硬碟機，雖然於其他的實施例中可考慮包括其他的大容量之储存裝置，譬如唯讀光碟機〔CD_R〇Mdrive〕、軟碟機和磁帶驅動器。周邊裝置丨50例如可以是譬如數據機、視訊獲取敦置:或其他的-般目的輸入輸出裝置。應注意的是於其他的霄施例中，可以使用其他數目之周邊裝置。可配置I/O介面120以於正常系統操作期間提供對於不同周邊匯流排以及SEM處理器刚A和_間之異動的匯流排控制和轉譯。於一個實施例中，ι/〇介面包括可施行關聯於北橋接器功能之匯流排橋接器i2i。例如，周邊匯流排145可以是周邊組件互連〔ρα〕匯流排， 92523(修正版) 18 1342495

第93)03875號專利申請案 (99年8月30曰）但是周邊匯越135可以是低接腳數〔lpc〕匯流排。此外’可配置匯流排橋接器121以提供安全機制〔第2圖中，顯不〕’該安全機制可使得於保全起始期間在SEM處理器1〇〇和SSP 130之間產生無法仿冒之通訊。例如，可將橋接器⑵配置成判<ssp是否連^妾至該橋接@⑵或者 :連接至那一個匯流排。如以下之更進—步說明依於匯流排之型式，可配置匯流排橋接器121以施行各種安全性相關功能，譬如將從系，统匯流排125± SEM處理器1〇〇八所接收之保全起始指令轉譯成適合輸送於周邊匯流排i 3 5 上之格式。舉例而t，可將匯流排橋接g 121配置成確認保全核心起始指令（SKINIT)相關資訊，並以周邊匯流排 1 35之特定格式轉移這些資訊至ssp 13心再者，例如可將匯咖排橋接器I 2 1配置成藉由譬如位址濾波器之機構阻擋至SSP 1 30之點對點流量〔peer t〇 peer 〕。亦可將匯流排橋接器121配置成於SKINIT操作期間執行存取視窗進入SSP 130之寫映1/〇之記憶體。一般而言，保全核心起始指令〔SKINIT〕例如執行於具SEM能力處理器，譬如SEM處理器i〇〇a和SEM處理益1 〇〇B。於-個實施例申，SKINIT指令包括三個執行階 & ‘ 起始〔Initlanzation〕、資料轉移[Data 丁ransfer〕、和跳越〔J u m p〕。於起始階段期間，可重設SEM處理器1 00A狀態和清除任何微碼插入碼〔patch〕。此外，於一個實施例中，不 b是否整合至SEM處理器1 〇〇或是在SEM處理器1〇〇外 19 92523(修正版) 134^495 1 ύ 第93103875號專利申請案 (99年8月30日） • 3之各"己憶體控制器，可包括配置成因應於重設之要求而 .巧除於系統記憶體1 1 〇之記憶體晶片之實際内容的邏輯〔未圖不〕’除非該重設係關聯於隨機存取記憶體暫停功此（suspend to RAM )。再者，SL影像可載入系統記憶體 Π0Α中，並且在防止發生DMA存取至阻塞影像常駐之實際s己憶體中64千位元組連續空間之前’保護該sl影像。此64千位元組空間之基礎位址是SKINIt指令之參 _數雜凑_開始異動載送此基礎位址作為其位址欄之部分。於此方式’所有接收雜湊—開始異動之記憶體控制器接受通知以得知所要保護的記憶體區域。，於資料轉移步驟期間，微碼可執行雜湊-開始 , 〔Hash-Start〕、雜湊_資料〔Hash_Data〕和雜湊_終結

〔Hash_End〕命令。於一個實施例中，Hash—Start異動可以是發送於介於SEM處理器100A和SSP 130間之所有鏈路和匯流排之廣播異動。於所例示之實施例中，Hash_Start 0 可發送於處理器匯流排1 〇5、系統匯流排1 25、和周邊匯流排135上。於多元處理器（multiprocessor)之環境中，SEM 處理器100A等候從SEM處理器100B來之反應。SEM處理器1 00B可反應於具有狀態位元指示“ APIC起始模式作用〔APICInitModeisActive〕” 或 “APIC 起始模式不作用[APIC Init Mode is Inactive〕” 之其中一者的訊息。若SEM處理器100B不回應於“ APIC起始模式作用”，貝1J SEM處理器1 00A可完成Hash_Start，並且接著執行Hash_End，由此跳越該Hash_Data命令。假設SEM 20 92523(修正版) 1342495 n y 1 ' 苐93103875號專利申請索一 ' (99年8月30曰）處理器1 00B回應於“ APIC起始模式作用，，，則遞送

Hash_Start命令至SSP ] 30並隨後遞送該Hash_Data命令至SSP 130。關聯於各SEM處理器ιοοΑ和100B之主橋接器/記憶體控制器[未圖示〕可啟通記憶體、I/O、和DMA 隔絕之保護。 —旦Hash一Start異動送到SSP 130之後，微碼可施行 Hash_Data異動。Hash一Data異動從系統記憶體u 〇A取得 SL程式碼影像，並將該SL程式碼影像橫越系統匯流排ι25 而送至I/O介面120 » 一旦Hash—Data異動和其對應之資料送到sSP 13〇之後’微碼可施行Hash_End異動。Hash—End異動可發送為在介於SEM處理器ι00Α和ssp 13〇間之所有鏈路和匯流排上的廣播異動。 I/O介面120接收SL影像，該SL影像由 Hash一Start/End資訊所界限。忽略從Stan/End範圍區〔window〕外所接收之異動。將資料送至ssp 13〇。可將匯流排橋接器121配置成防止任何其他的異動至關聯於

Hash_Start 和 Hash_End 間之 SKINIT 異動之 ssp 13〇位土範圍。

於跳越階段期間，SJCINIT y S JL 〇於一個實施例中，當SSP 13〇接收Has、hta異動和 Hash—End異動之資料酬載〔pay|〇ad〕〔亦即，乩^ 幻，則娜13〇執行影像之加密雜凑，並與内部:存值比較結果。若相匹配，則ssp丨3〇可使SL影像為有效 9252 j(修正版) 1342495 Μ . J ^ , 第93丨03875號專利申請案 , i . (99 年 8 月 30 日）值得注意的是，於SSP 130耦接至周邊匯流排丨45的各實施例中，可將匯流排橋接器121配置成施行相關於該周邊匯流排145之轉譯和安全相關功能。茲參照第3圓’顯示使用信賴計算平台之電腦系統的另一個實施例之方塊圖。為了簡單和清楚之目的，對應於第2圖中所示之組件，係標以相同之元件符號。電腦系統 20包括二個具SEM能力之處理器，標示為SEM處理器 • 1 00A和SEM處理器100B。SEM處理器100A係藉由可形成南速點對點鏈路之連貫鏈路（coherent link)205而耗接至 SEM處理器100B。電腦系統20亦包括耦接至SEM處理器 r 1 00A之系統記憶體1丨0A ’和耦接至SEM處理器1 00B之 t 系統記憶體11 。SEM處理器100A藉由非連貫i/o鏈路 225耗接至I/O介面220。非連貫I/O鏈路225亦可為高速點對點鏈路。I/O介面220係藉由周邊匯流排i 45耦接至储存裝置140和耦接至周邊裝置15〇。1/〇介面220復藉由修周邊匯流排1 3 5搞接至S S P 1 3 0。於替代實施例中，替代周邊匯流排13 5，SSP 130可耦接至周邊匯流排145，如虛線所指示。值得注意的是’雖然已知有二個SEM處理器，但是於其他的實施例中可包含其他數目之SEM處理器。 • 於所例示之實施例中’ SEM處理器i〇OA和SEM處理器1 00B各包括經整合之記憶體控制器〔未圖示〕，用來刀別連接至糸統記憶體11 〇A和系統記憶體I〗〇B。此外， SEM處理器ιοοΑ包括經整合之主橋接器邏輯〔未圖示〕，以連接至非連貫I/O鏈路225並且依據連貫鏈路2〇5 92523(修正版) 22 1342495 第93丨03875號專利申諳案 (卯年8月30日）而在SEM處理器100A和SEM處理器100B之間傳輸訊息。雖然如此，但應注意到其他實施例中，可考慮令主橋接器為獨立的橋接器〔亦即，北橋接器〕，或者是結合的橋接器。於所例示實施例中 (non-coherent)I/0鏈路225各實施作為一組之單向導線。既定組之各導線可以於不同方向傳輸異動。連貫鏈路2〇5 可依快取連貫之方式進行操作，以用於SEM處理器1 〇〇a 與1 00B間的溝通。此外，非連貫鏈路205可依非連貫之方式進行操作，以用於I/O介面225和譬如SEM處理器 1 00A之主橋接器的主橋接器之間的溝通。二個或多個裝置藉由連貫鏈路之亙連線可稱之為“連貫結構，，（fabric)。同樣個或多個裝置藉由非連貫鏈路之互連線可稱之為非連貫結構”。應注意於一個實施例中，非連貫ι/〇鏈路225可以與HyperTransp〇nTM(商標）技術相容。 -：而言，封包是二個節點或裝4 (發送封包之起始 :;地：！之目的地節點"ai之通訊。起始節點和目或目標節異動之一部分）之來源節點 :來 @ ’或起始郎點和目的地節點其中一者可疋來源郎點或為目標節點 τ 制資訊之封包。竿此控制封封包疋載达關於異動之控資料封包載送對應有詞封包跟隨著。該於一個實施例中，0制°對應於特定控制封包之資料。反應封包。值得注命令封包'資訊封包和心到控制封包包括其他型式之 92523(修正版) 23 1342495 11年r月如日炫._ 第93103875號專利申請案 (99年8月30曰〉封包的其他實施例。备封包在非連貫鏈路上向上游或下游傳送，或在連貫鏈路上之連貫節點間傳送時，封包可通過—個或多個節點。此處所使用之“上游〔upstream〕，，指從1/〇介面22〇流向SEM處理器I00A之主橋接器方向之封包流量，和 “下游〔d〇Wnstream〕”指從SEM處理器丨⑽八遠離而流向主橋接器I/O介面220方向之封包流量。

相似於第2圖之說明，第3圖之SEM處理器^ 例示使用X86架構之處理器。當如此方式時，g己置㈣處理器 1〇〇以執行X86指令，該指令可儲存於系統記憶體ιι〇中或储存於健存裝置14〇中。於所例示之實施例中，sem處理器100可包括安全性硬體〔未圖示〕。該安全硬體例如當由SEM所致能時，提供支援譬如上述操作之受信賴執行 (TX〕模式之SEM操作模式。將於下文中作更詳細之說明，使用

HyperTransportTM(商標）技術施行無法仿冒之安全通訊路徑，亦可配置主橋接器以執行安全性相關功能。舉例而言， SEM處理器100A之主橋接器可執行ί/〇空間隔絕、skinit 相關訊息支援，並且可確認SSP 130是否常駐於其下游匯流排之訊息。I/O空間隔絕指阻隔從下游匯流排到達之任何異動至I/O空間。舉例而言，上游異動不允許越過橋接器至上游匯流排，或不允許反射向下回到下游匯流排。此外’任何對HyperTransportTM40位元配置位址範圍區 (FD_FE00_0000h-FD_FFFF一FFFFh〕之上游存取可以由 92523(修正版) 24 1342495 fiu_____ 第93丨03875號專利申請案 (99年8月30日）主橋接器阻隔。於一個實施例中，這些存取可以用Target

Abort或Master Abort其中一者予以終止。如上述結合著第2圖之說明，在SEM處理器1 〇〇A内之主橋接器可配置以傳輸Hash_Start、Hash_Data和 Hash一End 異動。於一個實施例中，Hash—Start 和 Hash_End 訊息為廣播封包，而Hash_Data異動包括非標明大小寫入清求封包〔non-posted Sized Write request packet〕，其後跟隨著包含有資料酬載之資料封包。以下第6至第8圖之說明討論範例 Hash_Start、Hash_Data 和 Hash End

HyperTransporfM(商標）封包。用於這些異動之4〇個位元位址詳細說明如下。於一個實施例中’係以Sem處理器 1 00A之HyperTransportTM主橋接器負責確保至這些位址之異動僅來自SEM處理器100A，而作為SKINIT指令之一部份。應注意的是此處所使用於保全起始之下列之位址範圍係指定保留〔Reserved〕於HyperTransportTM規格中： FD—F920一00 00h-FD_F923一FFFFh Hash_Start FD一F924_0000h-FD一F927_FFFFh 保留 FD_F928_0000h-FD_F928_0003h Hash_End FD_F928_0004h-FD_F92 8_0007h Hash一Data FD_F928_0008h-FD〜F92F_FFFFh 保留系統έ己憶體11 0與如上述結合第2圖之描述之系統記憶體1 1 0以貫質相同之方式操作。舉例而言，亦配置第3 圖之系統記憶體11 0以儲存屢次由SEM處理器1 00所使用之程式指令和資料。可藉由於SEM處理器1 〇〇之搡作期間 25 92523(修正版) 結合系提供對記憶體心常駐記憶體中，系分頁功如於其他譬如唯儲存裝周置、或注意的 ⑽於所例示之實施例中，1/0介面22〇包括匯流排橋接器221 ’言玄匯流排橋接器221可包括硬體〔於第3圖中未顯示〕，該硬體係配置成橋接依於Nc 1/〇鍵路奶而傳輸之非連貫HyperTranspo,異動以及皆依於周邊匿流排 135而傳輸之匯流排異動和依於周邊匯流排145而傳輸之匯流排異動。於—個實施例周邊匯流# 135為低接腳數〔LPC〕匯流排。此夕卜周邊匯流排145可以是周邊組件互連線匯流排。於如此實施例中，匯流排橋接器22ι可配置成橋接依於NC I/O鏈路225而傳輸之非連貫 (n〇n-C〇herent)HyperTransp〇rtTM 異動以及皆依於 Lpc 匯流解r月4。「 ____ 第93103875號專利申請案 ---------…… （99年8月30日）統記憶體110外之作業么妨此灸作某π統所執行之保全核心，而 SEM插作模式之額外φ捣額卜支杈9此外，如上所述，系統 110可分剔成雙作超邱八τ 一乜賴0卩刀和不受信賴部分。保全核於糸統ό己憶體1 1 〇之受件賴邮八又賴部分。如上所述，系統 110 —般使用分頁虛擬記恃& 俠ΰ隐體而存取。於此種配置統記憶體11G可由個別之頁或記憶體塊而存取。此能-般由作業系統記憶體管理功能所操控。上所述’儲存裝置140可儲存裎式碼和資料。雖狄的實施例中可考慮包括其他的大容量之儲存裝置，讀光碟機、軟碟機和磁帶驅動器，於一個實施例中，置140亦例如可以是硬碟機或—組硬碟機。邊裝置]50例如可以是譬如數據機、視訊補捉裝其他的-般目的輸入輸出裝置之任何周邊裝置。声是於其他實施例中，可以使用其他數目之周邊裝置。 92523(修正版) 26 1342495

第93103875號專利申請案 (外年8月30日）排1 35而傳輸之LPC匯流排異動和依於PCI匯流排丨45而傳輸之匯流排異動。值得注意的是於一個實施例中LPC匯流排可以是非可計數之串列匯流排，該串列匯流排可使用四條導線以於主機和周邊裝置之間傳送控制、位址和資料資訊。所溝通之資訊是：開始[sUrt〕、停止〔st〇p〕〔中止週期〕'轉移型式〔記憶體、I/〇、DMA〕、轉移方向〔讀取/寫入〕、位址、資料、等待狀態、DMA通道、和匯流排主控同意。對於關於LPC匯流排之更多之資訊，可參考由Intel®(註冊商標）提供之低接腳數介面規格修訂版。此外，PLC匯流排一般可特徵化為並列、多工位址和資料匯流排。再者，對於關於PCI匯流排之更多資訊可參考由pci特殊事業體〔PCI Special Interest〜⑽口〕所提供之PCI區域匯流排規格修訂2.2版。將I/O介面220配置成提供正常系統操作期間於不同周邊匯流排間之異動之匯流排控制和轉譯。此外，匯流排橋接器22 1可包括允許保全起始期間於SEM處理器1 和SSP 130之間產生不可仿冒之通訊之安全機制。例如，可配置匯流排橋接器22 1以判定是否有sSP連接至其上，和送匯流排橋接器2 2 1連接至那一個匯流排。再者，如下文結合第4和5圖之描述之詳細說明，可將匯流排橋接器 22 1配置成施行各種安全性相關功能，譬如轉譯保全起始異動。舉例而言，可將匯流排橋接器221配置成確認於nc I/O鍵路225上所接收之SKINIT訊息，並當需要時，依於 SSP 130之位置，以適合傳輸於LPC匯流排135或PCI匯 92523(修正版) 27 1342495 • 第93丨03875號專利申請案 1 < 〜（99年8月30日）流排145之格式來轉移該等訊息至SSP 130。再者，可將匯流排橋接器221配置成阻隔點對點流量〔peer_t〇_peer • traffic〕至SSP 130。亦可將匯流排橋接器221配置成於 SKINIT操作期間執行對SSP 130之寫映I/O之記憶體的存取範圍區。如下列結合第4和5圖之描述之更詳細說明，匯流排橋接器221可包括下述邏輯〔第3圖中未顯示〕，亦即， • 該邏輯係配置成終止SKINIT相關HyperTransp0rtTM訊息’並且當需要時依於S s P 1 3 0之位置和以正確的格式，經由LPC匯流排135或PCI匯流排1 45而傳輸這些訊息至 ,SSP 130。再者，匯流排橋接器221可包括配置成展現 y HyperTranspcmTM至ssp資料流控制之邏輯〔第3圖中未顯示〕。舉例而言，匯流排橋接器221可吸收以所支援之 HyperTranspcmTM資料率到達之Hash_Data異動之連續資料流，或行使於上游NC 1/〇鏈路225之資料流控制。 Φ 匯流排橋接器22 1亦可包括下述邏輯〔第3圖中未顯示〕’亦即’該邏輯可配置成施行Hash—Start、Hash_End 存取範圍區規則。詳言之，除了由上游鏈路所接收之 HaSh_Data異動外，不允許對Hash—以州和End邊界之間寫映I/O位址範圍區之ssp記憶體進行任何存取。此依於SSP 130所常駐的地方’包括了於Lpc匯流排335或 PCI匯流排1 45之任何點對點流量。轉而參照第4圖顯示了第3圖之匯流排橋接器之一個實施例之方塊圖。為了清楚和簡化之目的，對應於苐3圖 92523(修正版) 28 1342495 第93103875號專利申請索 (99年8月30日） 2所不之各組件係標以相同之元件符號。LPc匯流排橋接盗321包括耦接到Nc "◦鏈路225和耦接到内部匯流排 421之内部橋接器單元4〇】。Lpc匯流排橋接器32]亦包括耦接到内部橋接器單元4〇 1和耦接到SKINIT來源偵測器45 0之SKINIT濾波器405〇LPC匯流排橋接器321亦包括位址寫映器4 11，該位址寫映器4 11耦接至位址濾波器 4 1 〇，而该位址濾波器4 1 0進—步耦接至SKINIT濾波器 P C匯〃IL排橋接器3 2 1亦包括控制邏輯4 1 6，該控制邏輯416耦接成控制配置標頭標準暫存器415。LPC匯流排橋接器321亦包括耦接到内部匯流排421之内部匯流排週期解碼器單元420。LPC匯流排橋接器321亦包括讀取緩衝裔425和寫入緩衝器430，該讀取緩衝器425和寫入級衝益430皆耦接到内部匯流排42丨。Lp(：匯流排橋接器 321亦包括耦接於SKINI丁來源偵測器45〇與Lpc匯流排

週期引擎435之間之Hash — χ命令轉譯器455。再者，LPC 匯流排橋接器321包括耦接到Lpc匯流排33 5之Lp(：匯流排驅動器440。於所例示之實施例中，可使用内部匯流排42丨以傳送 LPC匯流排橋接器32 1内部之異勤。可藉由内部橋接器單元401而接收基於NC 1/〇鏈路225所接收之異動，並轉譯

至内部匯流排週期。於一個實施例中，可將内部橋接器單元401配置成於NC I/O鏈路225接收HyperTransp〇rtTM 訊息，並依内部匯流排42 1而將這些訊息轉譯入PCI匯流排週期，用來於内部匯流排42丨傳輸訊息。例如，可發送 29 们523(修正版) 1342495 螭 I « 第93103875號專利申請案 (99年8月30曰） Θ年义月w日修正替換頁如下結合第ό至8圖之描述而說明之譬如Hash_Start、

Hash_End 和 Hash_Data 訊息之 HyperTransportTM 訊息。當内部橋接器單元401接收從NC I/O鏈路225來之異動時’ SKINIT濾波器405可配置成確認SKINIT異動。若該等異動為SKINIT異動，則該等SKINIT異動將傳輸到 SKIN1T來源偵測器45〇。位址寫映器4 11可將接收之位址映射入對應之LPC匯流排335位址，如下所示。位址滤波 _ 器4 1 〇可接收對應於HyperTransportTM訊息之PCI異動，和若該異動之位址是在SSP 130之256個位元組保全起始位址範圍區内的話，則可藉由位址濾波器41 〇而將範圍内 . 之成號k供至SKINIT來源偵測器450。如下之更進一步說 ^ 明，位址濾波器4 1 0可使用配置標頭標準暫存器4 1 5來比較進入之訊息位址。於一個實施例中，於啟動系統期間，可籍由SSP 130之基礎位址暫存器〔未圖示〕之内容而將配置標頭標準暫存器415程式化。可用支援之基本輸入/ 輸出系統〔basic input/output system, BIOS〕而完成此程式化。 . 於一個實施例中，可藉由LPC匯流排橋接器32丨之位址寫映器4 1 1而將確認和寫映I/O異動之記憶體映射入於 LPC匯流排335上之4K位元組固定位址範圍： FED0_0000h-FED0_0003h Hash_End FED0_0 004h-FED0_00 07h Hash_Data FED0_0008h-FED0_000Bh Hash_Start FED0_000Ch-FED0_00FFh 保留 92523(修正版) 30 1342495 第93103875號專利申請案 (99年8月30曰）

裝置_ID-販售者_ID暫等級_程式碼·修訂_ID 次系統_ID-次系統_販保留 SSP記憶體-寫映之I/O FED0_0100h-FED0_0103h 存器 FED0_0104h-FED0_010 7h 暫存器 FED0_010 8h-FED0_010Bh 售者_ID暫存器 FED0_010Ch-FED0_01FFh FED0_0200h-FED0_0FFFh 範圍區 FEDO 1000h-FEDF FFFh 保留應注意的是於LPC匯流排335上之異動為位元組讀取和寫入。因此，於NC I/O鏈路225上所接收之任何Hash Data Dword異動可以轉譯入對應之位元組異動。可配置SKIN IT來源偵測器450以判定異動之來源。若SKINIT來源偵測器450判定SKINIT異動之來源不是主橋接器，則可中斷或捨棄SKINIT異動。於一個實施例中，可因應接收SKINIT異動之要求而起始系統重設，其中主橋接器並非僅有之來源。然而，若SKINIT來源偵測器450 判定SKINIT異動之來源為SEM處理器100A之主橋接器，和異動之位址是在保全起始範圍區内時（由範圍内訊號所判定），則允許藉由Hash_x命令轉譯器455而將 SKINIT異動轉譯入LPC命令，並且映射入關聯之LPC位址。然後LPC匯流排週期引擎435可產生適當的LPC匯 31 92523(修正版) 丄： ί.:tj ..Ί 第93103875號專利申請案 (99年8月30曰）期，匯流排_44〇則可以產生以匯流流排奶以傳輸至聊聊讀取緩衝器425和寫A绥振。。 B於夂m r 4 寫入、k衝窃430可以配置成儲存關 y ;各内。P匯SIL排週期之眘粗夕紗六m 421 j-^ * '貝科之儲存窃。當於内部匯流排上傳輸異動，内邱 °P £流排週期解碼器420可判定該 =動=為讀取週期或寫入週期。當產生咖匯流排週期 LPCl^r㈣期之任何請可儲存於適當的緩衝器上由 PC匯&排週期5丨擎435所使用。 = LPC匯流排奶為非可計數之匯流排，Lpc匯流排橋接器321提供用於qCT5 &SSPnn θ 之配置標頭，該標頭可依 :SSPI30疋否已存在，而可為軟體所看見並可被軟體所 :取。於-個實施例中，配置標頭標準暫存器化可斑標配置標頭相容。於啟動系統期間，BIOS可檢核於 LPC匯观排335上存在之ssp π〇。若偵測到咖⑽則 ⑽s可設；t位元於控制邏輯416中’該控制邏輯416可致 j將要由軟體所視見和存取之配置標頭415之標準暫存益。或可取而代之的是’當開始時藉由控制邏輯416而安裝和4取SSP 1 3〇時’可銲接硬導線跳接於適當位置。否則，若ssp不存在，則可藉由控制邏輯416而隱藏配置標碩和其標準暫存器415而不由軟體所視見。此外，SSP 130 可包括-組之寫映於以Lp<：匯流排位址之唯讀暫存裔。BIOS可讀取這些暫存器和將值載入配置標頭標準暫存器415之計數暫存器。於一個實施例中，下列咖唯讀暫存器可寫映於固定的LPC位址： 92523(修正版) 32 ”；位正替換句第93103875號專利申請索 (99年8月30曰）

位址 --ρ—_____专存器 FED00100 【31 : 16】=裝置ID位元【15 : 0】=販售者ID FED0_0104 ，元【31 : 8】=等級一程式碼位元【7 : 〇】= 修訂ID FED0_0108 笆，*【31 : 16】=次系統ID位元【15 : 〇】= 二入糸統販售者ID 於一個實施例中，LPC匯流排橋接器321亦可包括用於SSP 130之中斷機制6 LPC橋接器32丨可透過配置標頭 “準暫存器415内之配置標頭中斷暫存器而提供用於ssp 中斷之寫映。於一個實施例中，LPc匯流排橋接器32】可固定SSP中斷之寫映，並將此寫映報告至配置標頭。或可取而代之的是，BIOS可規劃配置標頭暫存器。因此，由上述之說明，LP(：匯流排橋接器3 2丨可允許存取至SSP 130之保全起始位址範圍區，於具SEM能力處理器1 〇〇之保全起始期間，該存取從具sem能力處理器 1〇〇之主橋接器發出，並阻隔其他的譬如點對點存取之存取。雖然上述結合著第4圖描述所說明之Lpc匯流排橋接裔32 1之實允例包括關聯於特定方塊之功能性，但應注意的疋所使用之特定方塊僅為了討論之目的，而其他的實施例可考慮、包括配置以施行相似功能之其他的方塊。從芩照第5 ϋ ’顯示了帛3圖之橋接器單元另一個實鈀例之方塊圖，為了清楚和簡明之目⑪，第2圖至第3圖中對應所不之這些組件’係標以相同之元件符號。匯 33 92523(修正版) 1342495 第93103875號專利申請案 (99年8月30曰） ' —r月扣::: 流排橋接器422包括耦接到NC 1/〇鏈路225和耦接到内部匯流排521之内部橋接單元5〇丨。pci匯流排橋接器422 亦包括耦接到内部橋接器單元5〇1和耦接到SKINIT來源偵測益550之SKINIT濾波器505。PCI匯流排橋接器422 亦包括耦接到位址濾波器5丨〇之位址寫映器5丨丨，而該位址濾波器5 1 0則進一步耦接到SKINIT濾波器5〇5和耦接到基礎位址暫存器〔base address register, BAR〕隱藏暫存器515。PCI匯流排橋接器422亦包括耦接到内部匯流排521之内部匯流排週期解碼器52〇。pci匯流排橋接器 422亦包括讀取緩衝器525和寫入緩衝器53〇，該讀取缓衝器525和寫入緩衝器53〇皆耦接到内部匯流排52】。pci 匯流排橋接器422亦包括耦接於SKINIT來源偵測器55〇和pci匯流排週期引擎535間之Hash_x命令轉譯器555。再者，PCI匯流排橋接器422包括耦接於PCI匯流排545 之P CI匯流排驅動器5 4 0。方；一個貫施例中’於系統啟動期間，可用ssp丨3 〇之基礎位址暫存器〔未圖示〕之内容而規劃BAR隱藏暫存器5!5。此規劃可用則s之支援而完成。g己置bar隱藏暫存器5】5以匹配SSP 130之BAR。控制邏輯516保持ssp 1 30之BAR和BAR隱藏暫存器5 1 5間之對齊。於一個實 %例中，為了維持對齊，控制邏輯5〗6可定義用於ssp ^ 之專用起始裝置選擇〔dedicated initia】izati〇n select，IDSEL〕eSspn〇可實際安裝或輝接於主機板上。可將主機板配置成接線SSP 13〇與從1/〇介面52〇之pci 92523(修正版) 34 1342495 第93103875號專利申請案 (99年8月30曰）匯流排橋接器422來之預先界定和專用的IDSEL。為了將 40位元保全位址映射入PCI匯流排545之對應之32位元位址空間，當發生計數寫入時，可配置位址寫映器5 11以通知控制邏輯516。控制邏輯516可干擾〔snarf〕針對SSP 1 3 0之BAR之計數寫入，並且將引起干擾之計數寫入於將要寫入之處以代替寫入至BAR隱藏暫存器5 1 5。干擾〔snarfing〕涉及監視用於特定異動之匯流排或介面，並且若發現匹配，則去除或攔截該異動。於一個實施例中，SL確認和記憶體寫映I/O異動係由 PCI匯流排橋接器422之位址寫映器映射入於PCI匯流排 5 4 5上之位址範圍，如下所示：

Hash_End HashData Hash_Start 保留 SSP記憶體-寫映I/O XXXX_XXX0h-XXXX_XXX3h XXXX_XXX4h-XXXX_XXX7h XXXX_XXX8h-XXXX_XXXBh XXXX_XXXCh-XXXX_XlFFh XXXX_X2 00h-XXXX_XFFFh 範圍區於所例示之實施例中，可使用内部匯流排52 1來傳輸在PCI匯流排橋接器422内之内部的異動。可藉由内部橋接器單元501而接收於NC I/O鏈路225上所接收之異動，並將這些異動轉譯至内部匯流排週期。於一個實施例中，可配置内部橋接器單元501以於NC I/O鏈路225接收 HyperTransportTM訊息，並轉譯這些訊息進入PCI匯流排 35 92523(修正版) 1342495 v * ·-*····-*-.,.. ^ 第93103875號專利申請案 ” （99年8月30日）週期用於傳輸於内部匯流排521上。例如，可送出譬如

Hash_StartvHash_End Hash_Data til .1, ^ HyperTransport™ Λ息’以下將結合第6至8圖之描述而作詳細之說明。内部橋接器單元5〇1接收從NC I/O鏈路225來之異動，可配置SKINIT濾波器505以確認SKINIT異動。若異動為SKINIT異動’則他們可傳輸至SKmiT來源债測器 55〇°位址寫映器511可寫映40位元保全位址進入PL(：匯 •:排545之對應之32位元位址空間’如下所示。位址濾波器510可接收對應於HyperTransp〇nTM訊息之pci異動，和若異動之位址是在SSP13〇之256位元組保全起始位址，範圍區内〔例如，對應於Hash_Start、Hash—·和 ‘ Hash一Data位址之記憶體寫映1/〇空間之首三個

Dword〕’則可藉由位址濾波器5】〇而提供範圍内訊號至 SKINIT來源偵測器530。 ^可配置SKINIT來源偵測器55〇以判定異動之來源。 _若SKINIT來源債測@ 55〇判定SKmi丁異動之來源不是主橋接器，則可中斷或捨棄SKINIT異動。於一個實施例中，可因應接收SKINIT異動之要求而起始系統重設，其中主橋接器並非是僅有之來源。於一個替代實施例中，pci匯流排橋接器422可阻隔後續允諾發出至主橋接器 (master)，其係企圖存取至ssp ι3〇之保全起始位址範圍區。然而，备由範圍内訊號所判定，若SKINIT來源偵測器550判定SKINIT異動之來源是SEM處理器1〇〇A之主 92523(修正版) 36 1342495 第93103875號專利申磧案 (99年8月30日）橋接器，且異動之位址是在保全起始範圍區内，則可藉由 Hash—X命令轉譯器555而允許skinit異動轉譯入pa命令’並將此pci命令映射入關聯之pci位址。然後pci匯級排週期引擎535可產生適當的pci匯流排週期。然後pci 匯流排驅動器540可產生適當的訊號以驅動匯流排週期到達PCI匯流排545用於傳輸至ssp丨3〇。讀取緩衝器525和寫入緩衝器53〇可以是儲存器，配置用來儲存關聯於各内部匯流排週期之資料。當異動傳輸於内部匯流排521上時，内部匯流排週期解碼器52〇可判定異動是否為讀取週期或寫入週期。當產生m匯流排週期時，可藉由PCI匯流排週期引擎535而將關聯於週期之任何資料儲存於適當的緩衝器以便使用。 _因此如上所述，PCI匯流排橋接器422可允許存取資料至SSP 130之保全起始位址範圍區，該存取資料於且 SEM能力處理器⑽之保全起始期間，從具酬能力處理器刚之主橋接器發出，並阻隔其他的譬如點對點〔peer-to-peer〕存取之存取。雖然上述結合第5圖之描述而所說明之ρα匯流排橋接器422之實施例包括關聯於特定方塊之功能性，作值得注意的是所使用之特定方塊僅用”論之目的^考^ 他的實施例可包括配置以施行相似功能之其他方塊。一 ▲見处p-e-ryransP^!^A^A±核心— 如上所述，依於譬如NCI/0鏈路225之

HyperTransportw料而可上游發送或下游發送封包。而 92523(修正版) 37 IT42495 rr r,弘第93103875號專利申請案 (99年8月30日）且，—些的封包可具有特定的目的地，而其他的封包可廣播至所有之裝置。第6圖至第8圖顯示與办㈣ τμ 規格相容之範例SKINIT異動刼治咕，、動封包。第6圓顯示範例

Hash_Start封包，而第7圖顯示範例η_—㈤封包，和第

8圖顯示範例Hash Data封包。貼认A - ^關於鏈路配置和發送訊號以及各種HypemanspWM封包袼式之更詳細資訊可查閱由HyperTransportTM技術企業聯盟所出版之 HyPemansp〇rtTM輸入/輸出鏈路規格之最新修訂版。兹參照第6圖’顯示了 Hash_Stm封包之—個實施例之圖形描繪。Hash_Start封包6〇〇包括由〇至7個位元〔或 -個位元組〕㈣成之多個攔位。此外，封包包括〇至7 之位元時因此疋8位；^組封包。Hash—Start封包之格式確認其一般為由主橋接器所使用之廣播訊息，以與所有之下游裝置通訊。於位元時間〇之期間，i用位元〇至5以編碼命令之型式，並標示為CMD【5 : 〇】，而使用位兀6至7以編碼序列ID之位元2和3，並標示為Seq m 【3 . 2】。於所例示之實施例中，編碼CMD【5 : 〇】為 111010b，該編碼uioiob指示非標明〔non-posted〕、大小寫入〔sized-write〕、雙字組〔double word〕、等時性 f isochronous〕、非連貫封包。於位元時間之期間，使用位元0至4以編碼主橋接器[〇〇〇〇〇b〕之單元id，並標示為UnuID【4 : 〇】。使用位元5至6，以編碼序列ID之位元0和1 ’並標示為SeqID【丨：〇】。位元7為標明寫入位元之傳遞〔pass〕，並標示為passpw。於此實施例中， 38 92523(修正版) 1342495n t ^ 第93ί〇3875號專利申請索 (99年8月30曰）

PassPW位元固定至0b值。於位元時間2之期間保留所有位元。於位元時間3之期間，保留位元〇至丨。使用位兀2至7，以編碼位址位元2至7，並將他們標示為Addr 【7 : 2】。這些位元為自由〔d〇n，t care〕位元。於位元時間4之期間，使用位元〇至7以編碼位址位元8至丨5，並將他們標示為Addr【1 5 : 8】。這些位元為自由位元。於位元時間5之期間，使用位元〇至！以編碼位址位元16和 17 ’並將他們標示為Addr【17 : 16】。這些位元為自由位元。使用位元2至7以編碼位址位元1 8至23，並將他們標示為Addr【23 : 18】。用位址值〇〇i〇10b編碼這些位元。於位元時間6之期間，使用位元〇至7以蝙碼位址位元24 至31 ’並將他們標不為Addr【31 . 24】。用位址值F9h編碼這些位元。於位元時間7之期間，使用位元〇至7以编碼位址位元32至39，並將他們標示為Addr【39 : 32】。用位址值FDh編碼這些位元。這些位址對應於以上纟士合第 2圖至第5圖之描繪所述之SSP 130之保留之SKINIT位址空間。兹參照第7圖，顯示Hash__End封包之一個實施例之圖示。相似於第6圖之Hash_Start封包600，Hash End封包7 0 0包括由0至7之位元’或一個位元組所組成之多個攔位。此外，封包包括〇至7之位元時間，和因此是8位元組封包。Hash_End對包700之格式確認其一般為由主橋接器所使用之廣播訊息，以與所有之下游裝置通訊。於位元時間0之期間，使用位元0至5以編碼命令之型式，並 92523(修正版) 39 1342495 1，. 听丨知第93103875號專利申請案 „ (99年8月30日）標示為CMD【5 : 〇】’而使用位元6至7以編碼序列ID之位7C 2和3，並標示為Seq ID【3 : 2】。於所例示之實施例中編碼CMD【5 : 〇】為111 01 〇b，該編碼111 〇 1 〇b指示非“明、大小寫入、雙字組、非連貫封包。於位元時間1 之期間’使用位元〇至4以編碼主橋接器〔〇〇〇〇〇b〕之單元ID ’並標示為UnitID【4 : 〇】。使用位元5至6，以編碼序列ID之位元〇和1，並標示為SeqID【丨：〇】。位元7 • 為標明寫入位元之傳遞，並標示為passpw。於此實施例中’ PassPW位元固定至〇b值。於位元時間2之期間，保留所有位元。於位元時間3之期間，保留位元〇至I。使 . 用位元2至7 ’以編碼位址位元2至7，並將他們標示為 Addr【7 : 2】。編碼這些位元至位址值〇〇0〇〇b。於位元時間4之期間，使用位元〇至7以編碼位址位元8至15，並將他們標示為Addr【1 5 : 8】》編碼這些位元至位址值 000 00b。於位元時間5之期間，使用位元〇至7以編碼位 • 址位元1 6至23 ’並將他們標示為Addr【23 : 1 6】。這些位元用位址值2 8 h編碼。於位元時間6之期間，使用位元〇至7以編碼位址位元24至3 1，並將他們標示為Addi{ 3 1 : 24】。用位址值F9h編碼這些位元。於位元時間7之期間，使用位元0至7以編碼位址位元3 2至3 9，並將他們標示為Addr【39: 32】。用位址值FDh編碼這些位元。這些位址對應於以上結合第2圖至第5圖之描繪所述之SSP 1 30 之保留之SKINIT位址空間。茲參照第8圖，顯示了 Hash_Data封包之一個實施例 40 92523(修正版) 1342495 —I II ‘ \f(0dI 第 93103875 號專利申請案 1--------------^ (99 年 8 月 30 曰）之圖示。Hash —Start封包800包括由〇至7個位元〔或一個位元組〕所組成之^個搁位。此外，封包包括〇至7之位元時間’因此是8位元組封包。Hash_Data封包800之格式確S忍其為大小寫入清求封包。於位元時間〇之期間，使用位元0至5以編碼命令之型式，並標示為CMD【5 : 〇】，而使用位元6至7以編碼序列id之位元2和3，並標示為

Seq ID【3 . 2】。於所例示之實施例中，編碼cmd【5 : 0】為00 1 1 xOb ’該編媽00 1 1 x〇b指示非標明' 具有雙字組資料之大小寫入、非連貫之封包.於位元時間1之期間，使用位元0至4以編碼主橋接器[00000b〕之單元ID，並標不為UniUD【4 : 0】。使用位元5至6，以編碼序列iD之位7L 0和1，並標示為SeqlD【1 : 〇】。位元7為標明寫入位元之傳遞，並標示為PassPW。於此實施例申，passpw 位元固定至Ob值。於位元時間2之期間，使用位元〇至4 以編碼來源標記值，並標示為SrcTag【4 : 〇】《>使用位元5 作為相容性位元並將其固定至〇b值。使用位元6至7以編码資料遮罩或資料計數值之位元〇和1，並標示為 Mask/Count【1 ·· 〇】。用0xb值編碼這些位元，該〇讣值指示可發送Hash—Dau作為每一異動之單—Dw〇rd，並且可使用位元組〔Byte〕或Dword模式其中一者。舉例而言，對於計數值等於0000M I Dw〇rd〕之Dw〇rd模式和對於计數值等於〇〇〇lb〔 2 Dword，一個資料，一個遮罩〕之位元，’且模式，且遮罩Dword等於〇〇〇Fh。於位元時間3之期門位元〇至1用來編碼資料遮罩或資料計數值之位元2 92523(修正版) 41 1342495 巧日丨. 第93103875號專利申請案 (99年8月30曰）和3，並標示為Mask/Count【3 : 2】。使用位元2至7以編碼位址位元2至7，並將他們標示為Addr【7 : 2】。這些位元用0 0 0 0 0〗b之位址值編碼。於位元時間4之期間，使用位元0至7以編碼位址位元8和1 5，並將他們標示為 Addr【1 5 : 8】。使用位址值00h編碼這些位元。於位元時間5之期間’使用位元〇至7以編碼位址位元1 6至2 3，並將他們標示為Addr【23 : 1 6】。使用位址值28h編碼這 _ 些位元。於位元時間6之期間，使用位元〇至7以編碼位址位元24至31，並將他們標示為Addr【31 : 24】。使用位址值F9h編碼這些位元。於位元時間7之期間，使用位元〇至7以編碼位址位元3 2至3 9，並將他們標示為A d d r 【3 9 : 3 2】。使用位址值FDh編碼這些位元。這些位址對 » 應於以上結合第2圖至第5圖之描繪所述之sSP 1 30之保留之SKINIT位址空間。雖然上述各實施例已予詳細考慮而作了說明，但對於 _ 热悉此項技術者而言一旦瞭解上述之說明後，將可明白上述之實施例後作許多之變化和修飾。下列之申請專利範圍將欲解釋為包含所有之這些變化和修飾。【圖式簡單說明】第1圖為顯不具保全執行模式能力處理器之一個實施例之操作域和操作於該等域中程式碼之行為之示意圖：第2圖為使用信賴計算平台之電腦系統之一個實施例之方塊圖；第3圖為使用信賴計算平台之電腦系統之另一個實施 42 92523(修正版) 1342495 第93103875號專利申請案 (99年8月30曰）例之方塊圖；第4圖為用來連接保全服務處理器之輸入/輸出…〇) 介面單元之一個實施例之方塊圖；第5圖為用來連接保全服務處理器之1/〇介面單元之另一個實施例之方塊圖；第6圖為描繪格式化於HyperTransp〇rtTM協定中 Hash一Start封包之一個實施例之示意圖；第7圖為描繪格式化於HyperTranSp0rtTM協定中 Hash_End封包之一個實施例之示意圖；第8圖為描繪格式化於HyperTransportTM協定中 Hash_Data封包之一個實施例之示意圖。 (元件符號說明） 10 電腦系統 20 電腦系統 100A ' 100B保全執行模式〔SEM〕處理器 105 處理器匯流排 110 ' 110A、110B系統記憶體 115A 記憶體匯流排 115B 記憶體匯流排 120 I/O介面 121 匯流排橋接器 125 系統匯流排 130 保全服務處理器〔SSP〕 135、 145周邊匯流排 140 儲存裝置 150 周邊裝置 205 連貫鏈路 220 I/O介面 221 匯流排橋接 225 非連貫〔NC ) I/O鏈路 321 LPC匯流排橋接器 335 LPC匯流排 401 内部橋接器單元 43 92523(修正版) 艰月+。日修正替換頁帛931。3875料利申請案 -' (99年8月30日）保全核心起始〔SKINIT〕慮波器位址濾波器 411 位址寫映器配置標頭標準暫存器 416 控制邏輯内部匯流排週期解碼器單元内部匯流排 422 PCI匯流排橋接器讀取緩衝器 430 寫入緩衝器 LPC匯流排週期引擎 440 LPC匯流排驅動器保全起始核心（SKINIT)來源偵測器 Hash_x命令轉譯器 501 内部橋接單元保全起始核心（SKINIT)濾波器位址濾波器 511 位址寫映器基礎位址暫存器〔BAR〕隱藏暫存器控制邏輯 520 内部匯流排週期解碼器内部匯流排 525 讀取緩衝器寫入緩衝器 535 PCI匯流排週期引擎 PCI匯流排驅動器 545 PCI匯流排保全起始核心（SKINIT)來源偵測器 Hash_x命令轉譯器 600 Hash_Start 封包 Hash一End 封包 800 Hash_Start 封包正常使用者〔NU〕域 1020 正常核心〔NK〕域保全核心 1023 作業系統核心保全使用者〔 SU〕域 1040 保全核心〔SK〕域 44 92523(修正版)

Claims

JO/3現寻利甲請案 (99年8月30日） &、申請專利範圍：種匯流排橋接器，用；^ I # 1 # ^ 4 / 哭“人木橋接具保全執行模式能力處理 β和保全服務處理器間之異動（transa 橋接器包括：忑U 異動來源偵測器，两？^ 枯，〗益配置成接收由於保全起始指令之保全起始異動，和配置成判定該具保全執丁換式此力處理器是否為該保全起始異動之來源； dr，配置成提供與該保全服務處理器相關之貝讯之儲存；以及控制邏輯，耦接至該全服務^。。β n 判定該保王版務處理态疋否麵接$ L ^ 垵至非可计數之周邊匯流排。 .如申請專利範圍第1項锃1 ^ 項之匯流排橋接器，其中該控制邏輯進一步配置成於啟動序勒斤幻期間因應判定該保全服務處理器係耦接至該非可計動 4數之周邊匯流排，而使得該配直知頭為可存取的。如申請專利範圍苐丨項、Ε 排橋接器，進一步包括麵 =;:=測11之命令轉譯器，該命令轉譯器配 : 原價測器判定該具保全執行模式能 2處理保全起始異動之來源，而將該保全起始異動轉痒成適用於在該非、該保全服務處理器之異動周邊匯⑽上傳輸至圍第1項之匯流排橋接器，進-步包括搞保到έ亥異動來源偵剩哭異動濾波器，該異動濾波器配成利疋接收之保全起始異動是否為由於保全起始指 92523(修正版) 45 1J42495 ύ 第93103875號專利申請案 (99年8月30曰）令之執行而施行之保全起始異動。如申明專利範圍第4項之匯流排橋接器，其中該異動濾 $器配置成因應Μ $該接欠之保全起S異動$由於保全起始指令之執行而施行之保全起始異動，而將該保全起始異動傳輸至該異動來源偵測器。

申明專利範圍第1項之匯流排橋接器，其中該非可計數之周邊匯流排為低接腳計數〔low pi.n c〇unt，Lpc〕順應匯流排〔compliant bus〕。 7‘如申請專利範圍第1項之匯流排橋接器，其中該接收之 '、起始異動為由該匯流排橋接器所接收之在 HypefTransP〇rtTM鏈路上從該具保全執行模式能力處理器來之 HyperTransportTM 訊息。 8. 如申請專利範圍第1項之匯流排橋接器，其中該配置標頭包括配置成儲存從該保全服務處理器所取得之計數資訊之複數個暫存器。 9. 如申請專利範圍第1項之匯流排橋接器，進一步包括位址渡波器，耦接以接收該保全起始異動，並判定給定的所接收之保全起始異動是否包括對應於與該保全服務處理器相關之保全位址空間之位址。 I 〇·如申請專利範圍第9項之匯流排橋接器，其中該保全起始異動包括開始異動、終結異動和資料異動。 II ·如申請專利範圍第i 〇項之匯流排橋接器，該保全起始異動為HyperTransportTM訊息，該匯流排橋接器進一步包括執接以接收該HyperTransportTM訊息之橋接器單 46 宄523(修正版) 第93103875號專利申請案 (99年8月30曰） 4橋接益早儿配置成於接收該開始異動之後和接收 4^X. ΗΒ /、動之別，因應該位址濾波器判定該給定之所接 '、王起始異動包括對應於與該保全服務處理器相符之保全值土士处p弓+ y 工4之位址’而阻隔對該保全服務處理器之同層間存取。申。月專利圍帛1項之匯流排橋接器，其中該控制邏。。乂配置成於啟動序列期間因應判定該保全服務里态未耦接到該非可計數之周邊匯流排，而使得該配置標頭對於軟體為不可存取的。 13‘一種電腦系統，包括：，理器，配置成藉由執行保全起始指令而起始保全 -弋#藉由執行保全操作系統程式碼段而操作於 6玄保全執行模式中；以及 [叫排橋接态，藉由I/C)鏈路而輛接至該處理器，。。精由非可计數之周邊匯流排而耦接至保全服務處理益，其中該匯流排橋接器包括： /動來源價測器，配置成接收由於保全起始指令之订而施行之保全起始異動，和配置成判定該處理器是否為遠保全起始異動之來源；欠配置in頭’配置成提供與該保全服務處理器相關之資訊之儲存；以及控制邏輯，耦接至# 至垓配置私頭，和配置成判定該保全服務處理器是否誠垃$ π , 疋古耦接至非可計數之周邊匯流排。 1 4.如申請專利範圍第1 3 貝·^冤胳不..·充，其中，該控制邏 92523(修正版) 47 1342495 第93103875號專利申請案 (99年8月30曰）輯進步配置成於啟動序列期間因應判定該保全服務處理器耦接於該非可計數之周邊匯流排，而使得該配置標頭為可存取的。 15.如：請專利範圍第13項之電腦系統，其中該匯流排橋接器進一步包括耦接至該異動來源偵測器之命令轉譯器’該命令轉譯器配置成因應該異動來源僧測器判定該處理器為該保全起始異動之來源，而將該保全起始里動轉譯成適用於在該非可計數之周邊匯流排上傳輸之異動。 16:種匯流排橋接器’用來橋接具保全執行模式能力處理 '和保全服務處理器間之異動，該匯流排橋接器包括：異動來糊器，配置成接收由於 = 保全起始異動，和配置成判定該具保全執 =力處理器是否為該保全起始異動之來源；土礎位址隱藏暫存器，配置成提理器相關之計數資訊之儲存；以及…玄保全服務處控制邏輯，接至該基礎位址隱成截取包括針對該保全服務處理^和配置動以及使得料數異動針㈣基#訊之異 17.如申請專利範圍第】6項之匯流排橋接，暫存器。轉接至該異動來源_器之命令轉譯一步包括配置成因應該異動來源偵測器判定該罝^:令轉譯器 =處理器為該保全起始異動之來源^執仃換式 '、動轉譯成適用於在平行多工位址和資料周 48 1342495 第93103875號專利申請案 (99年8月30曰') 上傳輸至該保全服務處理器之異動。 is.如申請專利範圍第17項之匯流排橋接器，其中該平行多工位址和資料周邊匯流排為周邊組件互連線〔peripheral component interconnect, PCI〕相容匯流排。如申請專利範圍第丨6項之匯流排橋接器，進一步包括位址遽波器’該位址濾波器耦接以接收該保全起始異動，並判定給定之所接收之保全起始異動是否包括對應於與該保全服務處理器相關之保全位址空間之位址。 20.如申請專利範圍第〗9項之匯流排橋接器，進一步包括異動濾波器，該異動濾波器耦接至該異動來源偵測器，和配置成判定所接收之保全起始異動是否為由於保全起始指令之執行而施行之保全起始異動。 2 1 ·如申請專利範圍第20項之匯流排橋接器，其中該異動渡波器配置成因應判定所接收之該保全起始異動為由方、保全起始指令之執行而施行之保全起始異動而傳輸。亥保全起始異動至該異動來源偵測器。 22 ·如申請專利範圍第2〗項之匯流排橋接器，其中該保全起始異動包括開始異動、終結異動和資料異動。 23 ·如申請專利範圍帛22項之匯流排橋接器，該保全起始異動為HyperTransp〇rtTM訊息，該匯流排橋接器進一步 L括耦接以接收該HyperTransportTM訊息之橋接器單凡，該橋接器單元配置成於接收開始異動之後和接收該。兵動之前，因應該位址濾波器判定該給定之所接收 92523(修正版) 49 第93103875號專利申請索 (99年8月30曰）之保全起始異動包括對鹿之保全位址空間之位址… 保全服務處理器相關同層間存取。％阻隔對該保全服務處理器之 24.如令請專利範圍第〗6項之m 姑祕之保全起始里動為由广「匯流排橋接器1中該接收 „ τ '為该匯流排橋接器所接收之在 HyperTransporfM 鏈路急在 $來 < 5玄具保全執行模式能力處理益术之 HyperTransp〇rtTM 訊息。 25·如申請專利範圍第16項之pg ★紐β 位址隱藏暫存n ^ 排橋接器，其中該基礎所取得的計數資從該保全服務處理器 τ曰]。τ数貝汛之複數個暫存器。 26.—種電腦系統，包括·· ° 執行配置成藉由執行保全起始指令而起始保全該保全由中執Γ及全操作系統程式碼段而操作於和藉由；:非？接益’稭由1/〇鏈路而耦接至該處理器，服務广理⑽丁夕工位址和資料周邊匯流排而麵接至保全服矛乃處理益，其中該匯流排橋接器包括：異動來源偵測器’配置成接收由於保全起始指令之起始異動，和配置成判定該具保全執 J 处理器是否為該保全起始異動之來源；王里暫存器’配置成提供與該保全服務處删艾。十數資訊之儲存；以及成裁=邏輯’耗接至該基礎位址隱藏暫存器，和配置該保全服務處理器之該計數資訊之異 X。十數異動針對該基礎位址隱藏暫存器。 92523(修正版) 50 1342495 第93103875號專利申請案 (99年8月30曰）柒、指定代表圖： (一）本案指定代表圖為：第（4 )圖。 (二）本代表圖之元件代表符號簡單說明： 225 非連貫〔NC〕I/O鏈路 321 LPC匯流排橋接器 335 LPC匯流排 401 内部橋接器單元

405 保全核心起始〔SKINIT〕濾波器 410 位址濾波器 411 位址寫映器 415 配置標頭標準暫存器 416 控制邏輯 420 内部匯流排週期解碼器單元

421 内部匯流排 425 讀取緩衝器 430 寫入緩衝器 435 LPC匯流排週期引擎 440 LPC匯流排驅動器 450 保全起始核心（SKINIT)來源偵測器 455 Hash_x命令轉譯器捌、本案若有化學式時，請揭示最能顯示發明特徵的化學式：本案無化學式。 4 92523(修正版)