TWI342119B - Output stage circuit and operational amplifier thereof - Google Patents

Description

1342119 鄉叫）日修正替換頁 九、發明說明： 【發明所屬之技術領域】 本發明是有關於一種放大器相關的技術，且特別是有 關於一種輸出級電路以及使用其之運算放大器。 【先前技術】 在類比電路中，輸出級電路扮演著將輸出信號在不造 成增益下降的情況下推動負載的角色。

第1圖是參考文獻[1]中所揭露之具有AB類輸出級 100的互補金屬氧化物半導體（CMOS )運算放大器10之 電路圖。請參考第1圖’此運算放大器1〇包括AB類輸 出級100、兩電阻RIO、R11、兩電容CIO、C11、放大電 路A10以及偏壓電路B10，其中偏壓電路B10包括位於 第1圖左邊兩偏壓子電路B10-1、B10-2»為了說明第1 圖的運算放大器10之運作，在偏壓電路B10中標立了節 點A、B、X與Y。偏壓子電路bi〇_i、bi〇-2主要是透過 其内部的電流源IB 1、IB2控制A、B節點的電壓，以達 到控制X、Y節點之偏壓’使得AB類輸出級1〇〇的直流 偏壓電流lout會與IB1、IB2成一預定比例關係。 此運算放大器10的AB類輸出級1 〇〇之偏壓方式在 頻率響應上有快速反應的優勢，但是此架構必須使用摺疊 莹接組態（folded-cascode)的偏壓電路b10以對AB類 輸出級100作偏壓。由上面的敘述，可以明顯看出此電路 至少有以下兩點缺點： 對於輸出級靜態電流的控制不精準（channel Ungth modulation)。 6 月j日修正替換頁 由於a、b節點都需要至少2Vgs等級的偏壓。故此電 路難以操作在低電壓的情況。以UMC 0.35um製程為例， hp〜0.8V，若考慮 si〇w c〇rner 以及 〇 〗v 的 〇verdrive 電 遷’則此電路難以操作在VDD-VSS<2V的情況。 第2圖是揭露於參考文獻[1]之用以改良第〗圖的電路 之運算放大器的電路圖。請同時參考第丨圖與第2圖第 2圖的偏壓電路B20只疊接了 4個電晶體，第i圖的偏壓 電路B10疊接了 5個電晶體。顯然的，第2圖的運算放大 器比第1圖的運算放大器更適合應用於操作在低電壓的 情況。由於偏壓電路B20中的電晶體M201與M202構成 了差動對，因此，只要E節點給適當的直流電壓便可以 控制X節點與Y節點的電壓差。在小信號操作時，χ節 點與Y節點的電壓會隨著放大電路A2〇所輸出的信號而 同相位變動。此時，A節點的電壓會受到χ節點與γ節 點的電壓變動，而跟著變動。這樣會造成χ節點的電壓與 Υ節點的電壓之差值會跟著變動。因此，ΑΒ類輸出級Α2〇 與Β20所輸出的信號vout將會失真。 [1] K.J. de Langen, J.H. Huijsing, «Compact Low-Voltage Power-efficient Operational Amplifier Cells for VLSP5, IEEE Journal of Solid-State Circuits, vol. SC-33, pp. 1482-1496, Oct. 1997. 【發明内容】 有鑑於此，本發明之一目的就是在提供一種輸出級電 路，用以減少輸出信號在處理時的干擾，並減少輸出信號 的失真。 1342119 4 卜年Μ，日修正替換頁 冬發明的另-目的就是在提供一種運算放大器，可應 用在低電壓操作。 為達上述或其他目的，本發明提出_種適用於增強一 放大電路所輸出的輸出信號之驅動能力的輸出級電路其 包括第-節點、第二節點'第一、第第三、第四、第 五、第六電晶體、第-、第二電流源以及差值放大電路。 第-電晶體的第一源/汲極耦接第—共接電壓且其閘極 耗接第-節點。第二電晶體的第—源/汲極耦接第一電晶 體的第二源/汲極’其第二源/汲極耦接第二共接電壓，苴 閘極_二節點。第一電流源的第一端耗接第一共接電 壓。第三電晶體的第—源/汲極耦接第_電流源的第二 端’其第二源/汲極耦接第一節點，其閘極接收控制電壓。 第四電晶體的第一源/汲極耦接第一電流源的第二端，其 第二源/汲極耦接第二節點，其閘極接收第一固定偏壓。 第五電晶體的第一源/汲極耦接第一節點，其問極接收— 第二固定偏壓。第六電晶體的第一源，汲極耦接第二節 點其閘極接收第二固定偏壓。第二電流源的第一端㈣ 第五與第六電晶體的第二源/汲極’並接收 出的輪出信號。第二電流源的第二端輕接第二共接電所壓輪 差值放大電路用以將第一節點之電壓與第2節點之電壓 的f值與-固定差值作比較，以產生控制電壓，以控制第 一節點之電壓與第二節點之電壓的差值在_預定範圍内。 本發明提出-種運算放大器。其包括一放大電路、— 偏壓電路、—輸出級電路以及一差值放大電路。放大電路 、輸出第輸出信號。偏壓電路根據一控制電壓以及 丄观11，9 上述第一輸出信號，輸出第一輸入電壓以及第二輸入電 壓其中控制電壓控制第一輸入電壓以及第二輸入電壓的 直ML偏壓’第—輸出信號控制第一輸入電壓以及第二輸入 電壓的電壓差。輸出級電路根據第一輸入電壓以及第二輸 入電壓以輸出一輸出信號。差值放大電路耦接於輸出級電 路用以將輸出級電路所接收之第一輸入電壓以及第二輸 電壓的差值與一固定差值作比較，以產生控制電壓以 控制第一輸入電壓以及第二輸入電壓的直流偏壓部分的 差值在一預定範圍内。 依照本發明的較佳實施例所述之運算放大器，上述輸 出=電路包括一第一節點、一第二節點、一第一電晶體以 及第一電晶體，其中第一節點與第二節點分別接收第一 輸入電壓以及第二輸入電壓。第一電晶體的第一源，汲極 耦接第共接電壓，其閘極耦接第一節點。第二電晶體 的第一源7沒極相接第一電晶體的第二源/汲極，其第二源/ 沒極耗接一第二共接電壓，其閘極耗接第二節點。在另一 貫施例中，偏壓電路還包括有-第-電流源、一第三電晶 體、一第四電晶贈、―埜 _ 第五電日日體、一第六電晶體、一第 二電流源。第一電流源的第一端耦接第一共接電慶。第三 電晶體的第一源/汲極耦接第一電流源的第二端，苴第二 源/汲極耦接第一節點，其問極接收控制電壓。第四電晶 體的第一源/汲極耦接第—命 乐源的第二端，其第二源/汲 極麵接第二節點，且間拓姑妨 八 接收第—固定偏壓。第五電晶體 的第一源/汲極耦接第三電曰妒 电日日體的第二源/汲極，其閘極接 收第一固定偏壓。第六雷曰种 罨日日體的第一源/汲極耦接第四電 134211.9 月，日修j 晶體的第二源/沒極，其閘極接收第二固定偏屢。第-電 =第一端轉接第五與第六電晶體的第二心7: ==電路所輸出的第—輸出信號’其第二㈣接第二 依照本發明的較佳實施 用I之^箱』®、級電路以及使 運开放大杏，上述差值放大電路包括第十六、第十 七、第十八、第十九、第二十、第二十第十 第二十三電晶體。第十六電曰體與第+ —十一以及 /汲極搞接第一共接電壓。第丄曰坪 ’、 _ 弟十/、電日日肚的閘極耦接其第 二：笛： 電晶體的閘極耦接該第十六電晶體的 = 人電晶體與第二十電晶體的第—源/沒極耗接 第十六電晶體的第二源/沒極。第十九電晶體與第二十一 2體的第一源㈣接第十七電晶體的第二源/沒極並 =出上述控制電壓。第十九電晶體與第二十電晶體的問極 刀別接收第-誤差電壓與第二誤差電壓，其中 :遷與第二誤差電壓的差為上述之固定差值。第十八電晶 與第二十一電晶體的閘極分別耦接第一節點與第二節 ，。第二十二電晶體與第二十三電晶體的閘極接收第—固 ::壓。第二十二電晶體與第二十三電晶體的第二源/汲 接：：第一共接電壓。第二十二電晶體的第-源/沒極轉 接第十八與第十九電晶體的第二源/汲極。第二十三電曰 體的第-源/;及極柄接第二十與第二十—電晶體的第二源二 ί及極。 本發明的輸出級電路的偏壓電路的設計只須採用在 弟-共同電壓與第二共同電壓之間疊接4個電晶體。上述 1342119 Λ 竹年U月多曰修正替換頁 偏壓電路的設計使用差動放大器的原理，利用其中一個差 動輸入端輸入一控制電壓，此控制電壓是利用輸出級的兩 個電晶體之閘極電壓的電壓差與固定差值作比較所產 生°此控制電壓不會隨著輪出級的兩個電晶體之閘極電壓 的共模電壓（Common Mode Voltage )跟著變動，因此不 但上述的電壓差值可以準確的控制在一預定範圍内，且可 達到減低輸出信號的失真效果α 為讓本發明之上述和其他目的' 特徵和優點能更明顯 易僅’下文特舉實施例，並配合所附圖式，作詳細說明如 下。 【實施方式】 第3圖是根據本發明實施例所繪示之運算放大器3】 之電路方塊圖。請參考第3圖，此運算放大器31包括放 大電路301以及輸出級電路3〇2，其中此輸出級電路3〇2 包括第一 Μ01、第二電晶體Μ〇2以及偏壓電路βα3〇2， 其中偏壓電路包括第三Μ03、第四Μ04、第五Μ05、第六 電晶體Μ06、第一電流源Ι〇ι、第二電流源1〇2以及差值 放大電路DA30。其耦接如上圖所示。為了方便說明，在 第3圖上還標注了幾個結點nda、NDB、NDO第一與第 一共接電壓VDD與VSS。上述共接電壓VDD 一般是電源 電壓，共接電壓VSS —般是接地電壓，然而，共接電壓 VDD與VSS會依照不同的應用而改變，例如某些應用上， VSS會等於-VDD。因此，不應以VDD與vss電壓作為 本發明的限制條件。 輸出級電路302的第一 M〇1與第二電晶體M〇2主要 11 1342119

是用來驅動負載。在本實施例中，為了要保持輸出級電路 302中，第M01與第二電晶體M02在節點NDO所輸出 的信號與放大電路301所輸出的信號相一致，第一與第二 . 電晶體MO 1與M02會符合下述條件·· . 電晶體M01與M02係操作在飽和區。 電晶體M01與M02的源極與汲極間的直流偏壓電流 係可以預知的。 然而，電晶體MO 1的閘極偏壓與電晶體M〇2的閘極 • 偏壓並不相同。因此，節點NDA的直流偏壓與節點NDB 的直流偏壓必須有一差值。另外，當節點NDA與節點ndb 上的共杈電壓（小信號）改變時，上述差值的改變量越小 越好。 在此實施例中，第三電晶體m〇3與第四電晶體m〇4 配置成類似差動放大器的結構。第五電晶體M〇5與第六 電晶體M06的閘極耦接固定偏壓Vbn2，故此兩者相當於 電流源。但是第四電晶體的閘極耦接一固定偏壓Vbp2， 癱 因此只要控制第三電晶體M03的閘極電壓，就可以控制 擊 節點NDA與節點NDB的直流偏壓，並且控制上述兩節點 NDA與NDB的直流偏壓差值。另外，放大電路3〇1所輪 出的第一輸出信號S1是從第二電流源1〇2與第五、第六 電晶體的耦接處輸入’因此’在節點NDA與節點NDB的 小信號電壓會同相位變動。 為了降低輪出信號Vout的失真，節點NDA與節點 ndb的電壓差要固定。故在此實施例中，差值放大電路 DA30耗接節點NDA與節點Ndb ,並接收節點ΝΕ)Α與 12 1342119 竹年11月3日修正替換頁 NDB的電壓’並將上述兩節點的差值與一固定差值作比 較，以控制第三電晶體M03的閘極電壓。由於NDA與 NDB的節點電壓是根據放大電路3〇1所輪出的第一輪出 . 信號S1同相變動，理論上’ NDA與NDB的節點電壓的 差值是不會隨著第一輸出信號S1而改變。因此，差值放 - 大電路DA30是比較NDA與NDB的節點電壓的差值與上 述固定差值，當NDA與NDB的節點電壓的差值下降到低 於上述固定差值時，便提升輸入至第三電晶體M〇3之閘 • 極的控制電壓，使NDA與NDB的節點電壓的差值放 大a當節點電壓的差值上升到高於上述固定差值時，便降 低輸入至第三電晶體M03之閘極的控制電壓Vc使NDA 與NDB的節點電壓的差值減小。 請再次參考第3圖’在上述實施例中，第一電流源I〇 1 以及第一電流源102分別可以使用簡單的電流鏡電路來實 施，因此，在共接電壓VDD與VSS之間，此運算放大器 31的電晶體之最大曼接數目為因此，此電路適合應用 在低電壓。另外，控制電壓Vc僅受NDA與NDB的節點 電壓的差值來控制，故無論NDA與NDB的節點電壓的共 模電壓如何變動1也不會影響到控制電壓Vc。因此，此 ' 電路所輸出的輸出信號Vout之失真比起習知第2圖的電 路要來的小。 雖然上述實施例中已經對本發明的運算放大器3】以 及輸出級電路302描述出了一個可能的型態，但所屬技術 領域中具有通常知識者應當知道，偏壓電路B A3 02以及 放大電路30 1的設計方式均不盡相同，因此本發明之應用 13 1342119

A M年曰修正替換頁 並不限制於此種型態。換言之，只要是偏壓電路的設計使 用差動放大器的原理，利用其中一個差動輸入端輸入一控 制電壓，此控制電壓是利用輸出級的兩個電晶體之閘極電 壓的電壓差與固定差值作比較所產生，即使電路或訊號處 理方式有些許差異，具有該些差異的運算放大器以及輸出 級電路之技術’就已經是符合了本發明的精神所在。 接下來’再舉一個運算放大器31的實施電路以便本 領域的技術人員能夠了解本發明之精神。 第4圖是根攄本發明實施例所繪示之上述運算放大器 3 1之較詳細的電路圖。請參考第4圖，在此實施例中， 第二電流源102是以閘極接收固定偏壓Vbn 1的第七電晶 體M07實施。第3圖中的第一電流源I〇 1在第4圖中是以 第十電晶體M10、第十一電晶體Mn與第十二電晶體Mi2 所構成的電流鏡實施，其中第十二電晶體M12與第四電 晶體M04的閘極同時接收固定偏壓vbp2 ^另外在偏壓 電路BA302中’還包括了第八電晶體m08與第九電晶體 M09 ^第八電晶體M〇8的閘極接收固定偏壓vbn】。第九 電晶體M09的閘極接收固定偏壓vbn2。放大電路3〇1是 以第十二電晶體M13、第十四電晶體M14以及第十五電 晶體M15實施，其中，第十四電晶體M14與第十五電晶 體M15構成了差動對，第十三電晶體M13之閘極接收固 定偏壓Vbpl，並且由第十三電晶體M13供應第十四電晶 體M14與第十電晶體直流偏壓。另外在第一電晶體 M01的閉極與汲極之間以及第二電晶體的閘極與汲極之 間’分別輕接了電阻R4〇、R41以及電容C4〇、⑶，用 14 1342119 作·丨1幻日修正_ $ ----—. 以作頻率補償，增加運算放大器31的穩定度。 由第4圖可以看到，電晶體m〇3〜M15構成了摺疊疊 接、且態（Folded-Cascode Configuration)。第十四 M14 與 第十五電晶體Ml 5的閘極分別接收正輸入信號Vip以及 負輪入信號Vin。第十四M14與第十五電晶體Ml5的汲 極分別輪出正輸出信號S2以及負輸出信號S1。輸出信號 S 1以及S2的小信號則是透過此摺疊疊接組態傳輸到節點 NDA 與 NDB。

第5圖是根據本發明實施例所繪示之上述差值放大電 路DA30之較詳細的電路圖。請參考第5圖，此電路包括 第十六M16、第十七M17、第十八M18、第十九M19、

第二十M20、第二十一 M21、第二十二M22、第二十三 M23 '第二十四M24、第二十五電晶體M25。其耦接如第 五圖所緣示。在此實施例中，電晶體Μ1 8與μ 19構成一 差動對，電晶體Μ20與M21構成一另差動對。電晶體 Μ16、Μ17、Μ22、Μ23用來提供上述兩差動對偏壓。第 十八電晶體Μ1 8的閘極耦接節點NDB。第十九電晶體ΜI 9 的閘極耦接第二十四電晶體Μ24的閘極。第二十一電晶 體M21的閘極耦接節點NDA。第二十電晶體Μ20的閘極 耦接第二十五電晶體Μ25的閘極。 由於第二十四Μ24與第二十五電晶體Μ25的閘極耦 接其汲極，也就是所謂的二極體連接。因此，只要是適當 的控制電流源103與104流過第二十四Μ24與第二十五電 晶體M2 5的電流的大小，便能控制第二十四Μ24與第二 十五電晶體Μ25的閘極與沒極電壓。在此，先假設第二 15 年叫5日修正替換頁 十四電晶體M24的汲極電壓為第—誤差電壓，並表示為 A，第二十五電晶體M25的汲極電壓為第二誤差電壓，並 表示為B，NDA節點的電壓表示為γ，NDB節點的電壓 表示為X。控制電壓Vc便可以表示如下：

Vc=G [(X+A)-(Y+B)] = G [(X-Y)-(A-B)] 其中’G表示放大器的增益。因此，只要適當的設計 增益G以及誤差電壓A與b便可以控制控制電壓的大 小。而節點NDA與NDB的節點電壓X、γ的電壓差便得 以控制。另外’由於差值放大電路DA30的設計，控制電 歷Vc的大小只與節點NDA與NDB的節點電壓X、γ的 差值相關，與兩者X、Y的共模電壓無關，因此，輸出電 壓Vout比起習知第2圖的電路不容易失真。 上面雖然舉了一個詳細實施例’但是本領域具有通常 知識者應當知道，上述第4圖的實施例若修改為如第6 圖’同樣是符合本發明的精神之一種應用。同樣的，上述 第5圖的實施例若修改為如第7圖，同樣是符合本發明的 精神之一種應用。故本發明並不以上述第4圖〜第7圖的 實施態樣為限。 綜上所述’本發明的輸出級電路的偏壓電路的設計只 須採用在第一共同電壓VDD與第二共同電壓VSS之間叠 接4個電晶體。上述偏壓電路的設計使用差動放大器的原 理’利用其中一個差動輸入端輸入一控制電壓Vc，此控 制電壓Ve是利用輸出級的兩個電晶體丨以及M02之 間極電壓的電壓差與固定差值作比較所產生。此控制電壓 Vc不會隨著輸出級的兩個電晶體M〇丨以及M〇2之閘極電 1342119 τι年u月”修正替換頁 恩的共模電壓（Common Mode Voltage )跟著變動，因此 不但上述的電壓差值可以準確的控制在一預定範圍内，且 可達到減低輸出信號的失真效果。 在上述實施例之詳細說明中所提出之具體實施例僅 用以方便說明本發明之技術内容，而非將本發明狹義地限 制於上述實施例’在不超出本發明之精神及以下申請專利 乾圍之情況，所做之種種變化實施，皆屬於本發明之範 =。因此本發明之保護範圍當視後附之申請專利範圍所界 17 134211,9 竹年即5日修JE替換頁 【圖式簡單說明】 第1圖是上述參考文獻[丨]中揭露的具有AB類輸出級 100的互補金屬氧化物半導體（CMOS)運算放大器10之 電路圖。 第2圖是揭露於上述參考文獻[1]之用以改良第1圖的 電路之運算放大器的電路圖。 第3圖是根據本發明實施例所繪示之運算放大器3】 的電路方塊圖。 第4圖是根據本發明實施例所繪示之上述運算放大器 31之較詳細的電路圖。 第5是根據本發明實施例所繪示之上述差值放大電路 DA30之較詳細的電路圖。 第6圖是根據本發明實施例所繪示之上述運算放大器 31之較詳細的電路圖。 第7是根據本發明實施例所繪示之上述差值放大電路 DA30之較詳細的電路圖。 【主要元件符號說明】 A10 ' Λ20、301 :放大電路 ΒΙΟ、B20、BA302 :偏壓電路 ΒΗΜ、B10-2 :偏壓子電路 C40、C41、CIO、C11 :電容 DA30 :差值放大電路 M01〜M25 :電晶體 R40 、 R41 、 R10 、 R11 :電阻 101、102、IB1、IB2、103、104 ··電流源 18 1342119 10、31 :運算放大器 100 ·· AB類輸出級 3 02 :輸出級電路 年li月》曰修正替換頁

Η 19

Claims (1)

1342119 η年u月5時正替換頁I 十、申請專利範圍： 1. 一種輸出級電路，適用於增強一放大電路所輸出的一第一輸出 信號之驅動能力，該輸出級電路包括： 一第一節點； 一第二節點； 一輸出單元，包括有： 一第一電晶體，其第一源/汲極耦接一第一共接電壓，其閘 極耦接該第一節點；以及

一第二電晶體，其第一源/汲極耦接該第一電晶體的第二源 /汲極，其第二源/汲極耦接一第二共接電壓，其閘極耦接 該第二節點； 一偏壓電路，包括有： 一第一電流源，其第一端耦接該第一共接電壓； 一第三電晶體，其第一源/汲極耦接該第一電流源的第二 端，其第二源/汲極耦接該第一節點，其閘極接收一控制電 壓；

一第四電晶體，其第一源/汲極耦接該第一電流源的第二 端，其第二源/汲極耦接該第二節點，其閘極接收一第一固 定偏壓； 一第五電晶體，其第一源/汲極耦接該第一節點，其閘極接 收一第二固定偏壓； 一第六電晶體，其第一源/汲極耦接該第二節點，其閘極接 收該第二固定偏壓； 一第二電流源，其第一端耦接該第五與該第六電晶體的第 二源/汲極，並接收該放大電路所輸出的該第一輸出信號， 20 1342119 Μ年门月亨1修正替換頁 其第二端耦接該第二共接電壓；以及 一差值放大電路，其第一輸入端耦接該第一節點，其第二 輸入端耦接該第二節點，用以將該第一節點之電壓與該第 二節點之電壓的差值與一固定差值作比較，以產生該控制 電壓，以控制該第一節點之電壓與該第二節點之電壓的差 值在一預定範圍内。 2.如申請專利範圍第1項所記載之輸出級電路，其中該第二電流 源包括： —第七電晶體，其閘極接收一第三固定偏壓，其第一源/汲極 為該第二電流源的第一端，其第二源/汲極為該第二電流源 的第二端。 3.如申請專利範圍第2項所記載之輸出級電路，更包括：

一第八電晶體，其第一源/汲極接收該放大電路所輸出的一第 二輸出信號，其第二源/汲極耦接該第二共接電壓，其閘極 搞接該第七電晶體的閘極，以及 一第九電晶體，其閘極耦接該第五與該第六電晶體的閘極，其 第二源/汲極耦接該第八電晶體的第一源/汲極。 4.如申請專利範圍第1項所記載之輸出級電路，其中該第一電流 源包括： 一第十電晶體，其第一源/汲極為該第一電流源的第一端，其 第二源/汲極為該第一電流源的第二端； 一第十一電晶體，其閘極耦接該第十電晶體的閘極，其第一源 21 Ή年呷3日修正替換頁 /及極耗接該第一共接電壓；以及 第十—電晶體’其問極轉接該第四電晶體的間極，其第一源 Λ及極耗接該第十一電晶體的第二源/沒極，其第二源/汲極 耦接該第十一電晶體的閛極。 包專利耗圍第！項所記載之輸出級電路，其中該放大電路 —第=電晶體，其第_源/汲_接該第—共接電廢，其閉 極接收一第四固定偏壓； —其第一源/汲極_該第十三電晶體的第二 出原：其閉極接收一第—輸入信號，其 出该第一輸出信號；以及 孩】 第=五電晶體，其第一源/沒極轉接該第十三電晶體的第二 源/沒極，其閉極接收一第二輸入 祕 出-第二輪出信號。 其第—源/汲極輸 .項所記載，級電路，更包括： 第頻率補償電路，其第枯 沒極，其第二料接該第—節點用電晶體的第二源/ 一第二頻率補償電路，盆 以作頻率補償；以及 汲極，其第二輪接該第2=該第二電晶體的第一源/ 即點’用以作頻率補償。 7·如申請專利範圍第6項所記 補償電路包括·· 1出級電路，其中該第一頻率 節點 電阻，其第-端耦接該第 22 134211,9 ^年月3日修正替換頁 電容’其第-端耗接該電阻的 雷曰-E/ 第一鳊，其第二端耦接該第 冤日日體的第二源/j：及極。 級電路，其中該第二頻率 8.如申請專利範圍第6項所記載之輪出 補償電路包括： 一電阻，其第一端耦接該第一節點； -電容’其第—端純該電阻 電晶體的第一源起極。 ^其第-端婦該第二 m範圍第1項所記載之輪出級電路，其中該第一共接 電壓為—電源·’該第二共接電壓為-接地電壓。 其中該差值放大 ι〇.如申請專利範圍第】項所記載之輸出級電路， 電路包括： -第十六電晶體’其第-源接該第_共接電壓， 極耦接其第二源/汲極； ” -第十七電晶體，其第一源，沒_接該第—共接電壓其問 極耦接該第十六電晶體的閘極； —第十八電晶體，其第-源/汲極M接該第十六電晶體的第二 源/汲極，其閘極耦接該第二節點； -第十九電晶體’其第-源/沒極域該第十七電晶體的第二 源/汲極並輸出該控制電壓，其閉極接收_第_誤差電— -第二十電晶體，其第-源/;：及極M接該第十六電晶體的第二 源/汲極，其閘極接收一第二誤差電壓； -第二十一電晶體，其第一源/汲極轉接該第十七電晶體的第 23 1月5曰修正替換頁 一二源/汲極並輸出該控制電壓，其閘極耗接該第—節點； 第一十一電晶體’其閘極接收該第__固定偏壓，其第一源/ 沒極耗接該第十八與該第十九電晶體的第二源/汲極，其第 二源/汲極耦接該第二共接電壓；以及 第一十二電晶體，其閘極接收該第_固定偏壓其第一源/ 汲極麵接該第二十與該第二十一電晶體的第二源/汲極其 第二源/沒極耦接該第二共接電壓。 u·如申請專利範圍第10項所記載之輸出級電路，其中該差值放 大電路還包括： 一第二電流源，其第—端耦接該第一共接電壓； 第一十四電晶體，其第一源/汲極耦接其閘極以及該第三電 流源的第二端，並產生該第一誤差電壓，其第二源/汲極耦 接該第二共接電壓； 一第一十五電晶體，其第一源/汲極耦接該第一共接電壓，其 第二源/汲極耦接其閘極並產生該第二誤差電壓；以及 一第四電流源，其第一端耦接該第二十五電晶體的第二源/汲 極，其第二端耦接該第二共接電壓。 12. —種運算放大器，包括： 一放大電路，輸出一第一輸出信號； 一偏壓電路，根據一控制電壓以及該第一輸出信號，輸出一第 一輪入電壓以及一第二輸入電壓，其中該控制電壓控制該 第一輸入電壓以及該第二輸入電壓的直流偏壓部分，該第 一輸出信號控制該第一輸入電壓以及該第二輸入電壓的 24 Μ私月3日修正替換頁 電壓差； 一輪出級電路，根據該第一輸入電壓以及該第二輸入電壓以輸 出一輸出信號；以及 1 —差值放大電路，耦接於該輸出級電路，用以將該輸出級電路 之該第一輸入電壓以及該第二輸入電壓的差值與一固定 差值作比較，以產生該控制電壓，以控制該第—輪入電壓 以及該第二輪入電壓的直流偏壓部分的差值在—預定範 圍内。 如申請專利範圍帛12項所記載之運算放大器，其中該輸出級 電路，包括： ^ J 、 ~第一節點，接收該第—輸入電壓； —第二節點，接收該第二輸入電壓； 一第-電晶體’其第-源/汲極Μ接—第—共接電虔其開極 耦接該第一節點；以及 —第二電晶體’其第-源级極雛該第—電晶體的第二源/沒 極’其第二源/祕第二共接電壓，其閘極耗接該第 二節點。 如申凊專利範m第12項所記載之運算放大器，其中偏壓電 路，包括有： 第一 ^•流源，其第—端耦接該第一共接電壓； 第二電晶體’其第—源/汲極㈣該第一電流源的第二端， 其第二源/沒極輪出該第一輸入電壓，其閘極接收該控制電 1342119 : ^件μ月）日修正替換頁 一第四電晶體，其第一源/汲極耦接該第一電流源的第二端， 其第二源/汲極輸出該第二輸入電壓，其閘極接收一第一固 定偏壓； 一第五電晶體，其第一源/汲極耦接該第三電晶體的第二源/汲 極，其閘極接收一第二固定偏壓； 一第六電晶體，其第一源/汲極耦接該第四電晶體的第二源/汲 極，其閘極接收該第二固定偏壓；以及 一第二電流源，其第一端耦接該第五與該第六電晶體的第二源 /汲極，並接收該放大電路所輸出的該第一輸出信號，其第 二端耦接該第二共接電壓。 15. 如申請專利範圍第14項所記載之運算放大器，其中該第二電 流源包括： 一第七電晶體，其閘極接收一第三固定偏壓，其第一源/汲極 為該第二電流源的第一端，其第二源/汲極為該第二電流源 的第二端。 16. 如申請專利範圍第15項所記載之運算放大器，更包括： 一第八電晶體，其第一源/汲極接收該放大電路所輸出的一第 二輸出信號，其第二源/汲極耦接該第二共接電壓，其閘極 耦接該第七電晶體的閘極；以及 一第九電晶體，其閘極耦接該第五與該第六電晶體的閘極，其 第二源/汲極耦接該第八電晶體的第一源/汲極。 17. 如申請專利範圍第14項所記載之運算放大器，其中該第一電 26 M年iz月3曰修正替換頁 流源包括： 一第十電晶體，兑第_ 'ffi /¾ iX ^ Λ-Λ- 、弟/原Λ及極為该第一電流源的第一端，其 第二源/汲極為該第-電流源的第二端； 第十電aa體，其間極福接該第十電晶體的開極，立第一源 /汲極耦接該第一共接電壓；以及 、 —第十二電晶體’其閘極_該第四電晶體的開極，其第一源 接該第十—電晶體的第二源/沒極，其第二源/汲極 耦接該第十一電晶體的閘極。 l8‘=糊細12销嫩物大器，其中該放大電 第十二電晶體，其第一源/汲極轉接該第-共接電堡，其閘 極接收一第四固定偏壓； 第十四電晶體，其第—源/汲極耦接該第十三電晶體的第-源/汲極，其閑極接收一第—輸入^，1^曰曰體的第一 出該第一輸出信號；以及號其第二源/沒極輸 第十五電晶體，其第一源/汲極搞接該 源/沒極，其間極接體的弟一 出—第二輸出信號。 ^其第二源/沒極輸 19·=請專利範圍第13項所記載之運算放大器，更包括. 第一頻率補償電路，其第一 汲極，盆m社 電晶體的第二源/ 第一節點，用以作頻率補償.以及 第二頻率補償電路，其第一端輕接該第二電晶體的第片/ 汲極，其第二端紅垃3楚— 电B曰體的第—源/ ^制第一郎點，用以作頻率補償。 27 134211*9 * >年丨1月3曰修正替換頁 20. 如申請專利範圍第19項所記載之運算玫大器，其中該第一頻 率補償電路包括： 一電阻，其第一端耦接該第一節點； 一電容，其第一端耦接該電阻的第二端，其第二端耦接該第一 電晶體的第二源/汲極。 21. 如申請專利範圍第19項所記載之運算放大器，其中該第二頻 率補償電路包括： 一電阻，其第一端耦接該第一節點； 一電容，其第一端耦接該電阻的第二端，其第二端耦接該第二 電晶體的第一源/汲極。 22. 如申請專利範圍第13項所記載之運算放大器，其中該第一共 接電壓為一電源電壓，該第二共接電壓為一接地電壓。 23.如申請專利範圍第12項所記載之運算放大器，其中該差值放 Λ 大電路包括： 一第十六電晶體，其第一源/汲極耦接該第一共接電壓，其閘 • 極耦接其第二源/汲極； 、 一第十七電晶體，其第一源/汲極耦接該第一共接電壓，其閘 極耦接該第十六電晶體的閘極； 一第十八電晶體，其第一源/汲極耦接該第十六電晶體的第二 源/汲極，其閘極耦接該第二節點； 一第十九電晶體，其第一源/汲極耦接該第十七電晶體的第二 28 1342119 m _____ _ ' 竹年丨1月）日修正替換頁 源/汲極並輸出該控制電壓，其閘極接收一第一誤差電壓； 一第二十電晶體，其第一源/汲極耦接該第十六電晶體的第二 源/汲極，其閘極接收一第二誤差電壓； - 一第二十一電晶體，其第一源/汲極耦接該第十七電晶體的第 二源/汲極ϋ輸出該控制電壓，其閘極耦接該第一節點； • ' 一第二十二電晶體，其閘極接收該第一固定偏壓，其第一源/ 禮 汲極耦接該第十八與該第十九電晶體的第二源/汲極，其第 j 二源/汲極耦接該第二共接電壓；以及 _ 一第二十三電晶體，其閘極接收該第一固定偏壓，其第一源/ 汲極耦接該第二十與該第二十一電晶體的第二源/汲極，其 第二源/汲極耦接該第二共接電壓。 24.如申請專利範圍第23項所記載之運算放大器，其中該差值放 大電路還包括： 一第三電流源，其第一端耦接該第一共接電壓； 一第二十四電晶體，其第一源/汲極耦接其閘極以及該第三電 流源的第二端，並產生該第一誤差電壓，其第二源/汲極耦 ♦ 接該第二共接電壓； • 一第二十五電晶體，其第一源/汲極耦接該第一共接電壓，其 ^ 第二源/汲極耦接其閘極並產生該第二誤差電壓；以及 一第四電流源，其第一端耦接該第二十五電晶體的第二源/汲 極，其第二端耦接該第二共接電壓。 29 1342119 π和。利日修正替換頁 圖示 瓣3圃

I---------------------------1 第3頁 1342119 竹妒月3日修正替換頁 七、指定代表圖： (一） 、本案指定代表圖為：第3圖 (二） 、本代表圖之元件代表符號簡單說明： 31 :運算放大器 301 :放大電路 3 02 :輸出級電路 M01〜M06 :電晶體 BA302 :偏壓電路 101、102 :電流源 DA30 :差值放大電路 八、本案若有化學式時，請揭示最能顯示發明 特徵的化學式：無