[go: up one dir, main page]

TWI342045B - Methods of reducing photoresist distortion while etching in a plasma processing system - Google Patents

Methods of reducing photoresist distortion while etching in a plasma processing system Download PDF

Info

Publication number
TWI342045B
TWI342045B TW093103086A TW93103086A TWI342045B TW I342045 B TWI342045 B TW I342045B TW 093103086 A TW093103086 A TW 093103086A TW 93103086 A TW93103086 A TW 93103086A TW I342045 B TWI342045 B TW I342045B
Authority
TW
Taiwan
Prior art keywords
photoresist
layer
gas mixture
etchant
plasma
Prior art date
Application number
TW093103086A
Other languages
English (en)
Other versions
TW200425332A (en
Inventor
Camelia Rusu
Mukund Srinivasan
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Publication of TW200425332A publication Critical patent/TW200425332A/zh
Application granted granted Critical
Publication of TWI342045B publication Critical patent/TWI342045B/zh

Links

Classifications

    • H10P50/73

Landscapes

  • Drying Of Semiconductors (AREA)

Description

1342045 (1) 玖、發明說明 【發明所屬之技術領域】 本發明大體上關於基板製造技術,且尤其關於在電發 加工系統中蝕刻基板時減低光阻扭變的方法。 【先前技術】 在半導體製造中’裝置如兀件電晶體可形成在基板上 ,例如半導體晶圓或玻璃面板上。在基板上,可配置數層 ,而由其可製作裝置。爲了幫助了解,以下的討論將針對 氧化物蝕刻’其中一具有光阻掩模在上及氧化物層配置在 下的晶圓係在電漿蝕刻器中被蝕刻。 使用蝕刻劑來源氣體所產生的電漿,該來源氣體含有 氧、氬及氟碳化合物及或氫/氟碳化合物,將未被掩模保 護的氧化物層區域蝕刻去除,而留下通孔、接觸孔及/或 溝槽,其最後在基板上形成電氣結構。 一般而言,與蝕刻劑來源氣體的組成無關,所產生的 電漿除了含有分子和自由基外,亦含有能量在毫電子伏特 (m e V )範圍內的離子,以及能量在電子伏特(e V )範圍 內的電子。在電漿蝕刻過程中,即於離子轟擊(較低能量 但較大質量)及/或電子轟擊(較低質量但較相當較高的 能量),光阻掩模可能經歷扭變,其常被稱爲扭曲。 扭變可能僅影響光阻的頂表面,或其可能更廣泛地影 響光阻的垂直側壁。一旦扭變開始,則隨著蝕刻的進行, 扭變的嚴重性傾向於增加。而且,取決於触刻過程所採用 -4 - (2) (2)1342045 的化學品’光阻扭變程序可能不同。 爲了幫助了解’第】A圖顯示—種層堆疊物丨〇 〇的簡 單剖視圖’表示在微影步驟之前,例示的半導體I C之層 。在以下的討論中’術語「上」和「下」可能用於討論層 間的空間關係’可代表(但非總是需要)所牽涉的層之間 的直接接觸。應注意的是,其它附加層可能出現在所示的 層上、下或之間》再者’並非所有的層都必定存在的,且 部分或全部可經不同的層所取代。 在層堆疊物]0 0的底部,有一典型上包含s i 0 2的二 氧化矽層1 〇S。在二氧化矽層]〇8上,配置有一覆蓋的光 阻層1 0 2。 光阻層1 02常被圖案化以便經由暴露於光線如紫外下 而蝕刻。舉例而言’一種該光阻技術牽涉藉由使光阻材料 暴露於一接觸或分檔曝光微影成像系統中以形成一促進後 續蝕刻的掩模’而將光阻層1 0 2圖案化。 爲了作說明,第1Β圖顯示在光阻層1〇2已經藉由微 影步驟來形成後,第1 Α圖之層堆疊物Η) 〇的理想化剖視 圖。在此例子中’光阻已經被移除以形成光阻溝槽112, 留下兩柱光阻1 0 2。因爲現代的I c電路係配合愈來愈窄 的設計規則而達成較大的電路密度,故圖樣尺寸(通孔、 溝槽或接觸點的剖面尺寸1 1 0 )已經穩定地增加了。 第2圖顯示層堆疊物22 0的剖視圖,其中光阻層202 在蝕刻期間已經扭變了。如第2圖所示,在電漿蝕刻期間 ’水平表面2】0和垂直表面2 1 2已經實質扭變了。光阻掩 (3) (3)1342045 模2 ] 2側的不對稱聚合物沈積及不對稱光阻面2 1 8係爲帶 來光阻掩模扭變的主要因素。由於扭變的結果,光阻掩模 可能不具有足夠的強度來忍受的更進一步的電漿轟擊,而 因此光阻柱可能倒塌,部分或全部覆蓋所要蝕刻的圖樣之 開口 2 1 4。因此,扭變可能在所產生的蝕刻圖樣中造成缺 陷,導致較低的良率。 特別地,已經觀察到,當由基板頂部看時,扭變的光 阻係在光阻材料柱中表現扭曲或波狀圖案。爲了說明,第 3圖顯示扭變的光阻掩模3 2 0之頂視圖,其中電漿蝕刻過 程已經在光阻層中產生扭曲3 0 2。所產生的掩模圖案可能 部分或完全地阻止基板材料之意欲的移除。光阻掩模3 2 0 係最初被圖案化以形成矩形外貌。然而,光阻的扭變會造 成不規則形狀的圖樣3 1 2,如所示。 若光阻掩模遭受過度的扭曲,則可能發生條紋。當光 阻的扭曲使得光阻柱的某些不規則面之光阻部分暴露於垂 直的触刻構件時,則可能造成條紋,其中該光阻部分通常 被保Λ以便垂直的蝕刻構件沒有光阻扭曲。參閱第4A圖 ’錯由陰影部位4 0 6來顯示已暴露的光阻路分,其在光阻 的扭曲造成光阻柱4 0 2彎曲後係暴露於垂直蝕刻構件4 i 〇 〇 第4 B圖顯示蝕刻過程的結果,其中下部氧化物區域 4〇8係被蝕刻過程所不宜的去除,造成蝕刻圖樣4〇4具有 不規則形狀,不同於所欲者。因此’圖樣可能具有增大扭 變的側壁4〗4,而非所欲的側壁4 ] 2。第4 c圖顯示條紋, -6- 1342045 ⑷ 爲在通孔4 5 4之其它光滑垂直側壁中的不宜尖銳,,垂直溝 槽”4 5 2。在已蝕刻的圖樣中,該條紋會改變所得到的裝置 之所欲的電氣或功能特性,在所產生的裝置中造成缺陷。 此外或者地,若光阻的扭曲係集中且突出掩模孔所欲 輪廓內(如由基板的頂部看),則所產生的扭曲掩模圖案 可能部分或完全地阻礙基板材料之所欲的去除。這些會任 意地影響通路,在所產生的裝置中表現缺陷,且不宜地降 低良率。第5圖爲基板5 0 8中經蝕刻的圖樣5 0 4之剖視圖 ,其中光阻的扭曲已經導致光阻5 02形成部分的阻礙物 5 2 0,其部分阻礙基板5 0 8中圖樣5〇4的蝕刻。 第6圖係一具有光阻掩模6 0 2的基板之剖視圖,其中 光阻掩模6 02的扭曲已經導致光阻在圖樣604上產生完全 的阻礙物6 0 6,如所示。光阻6 0 2的完全阻礙物6 0 6會停 止圖樣的蝕刻,俾圖樣604僅在基板608中被部分蝕刻’ 如所示。 【發明內容】 發明槪述 本發明在一具體態樣中係關於一種於蝕刻基板上的層 時實質減低光阻扭曲的方法。上配置有一在光阻掩模下方 的層之基板係被導入電漿加工室內。—種姓刻劑來源氣體 混合物係流入電漿加工室內’其中該蝕刻劑來源氣體混合 物包括氙和活性蝕刻劑’該氙的流速係爲触刻劑來源氣體 混合物的至少3 5 %。電漿由蝕刻劑來源氣體混合物打出。 (5) (5)1342045 層被電漿所蝕刻,其中氙的流速減低光阻的扭曲。 本發明在另一具體態樣中係關於·-種於蝕刻基板上的 層時實質減低光阻扭曲的方法。上配置有一在光阻掩模下 方的層之基板係被導入電漿加工室內‘一種蝕刻劑來源氣 體混合物係流入電漿加工室內,其中該蝕刻劑來源氣體混 合物包括氙、活性蝕刻劑及氬,該氙的流速係爲氙和氬的 流速合計之至少4 0%。電漿由蝕刻劑來源氣體混合物打出 。層被電漿所蝕刻《 本發明在又一具體態樣中係關於一種於蝕刻基板上的 層時減低光阻扭曲的電漿加工室。提供一電漿加工室,其 內置有基板。提供一種電漿點燃裝置’用於點燃及維持電 漿。提供一種電漿氣體源,用於提供一種含氙和活性蝕刻 劑的蝕刻劑來源氣體混合物。該電漿氣體源包括活性蝕刻 劑源及一提供高氙流速的氙源。 以下在本發明的詳細說明中及配合以下圖式將更詳細 說明本發明的這些和其它特徵》 藉由實施例來說明本發明,但其絕非用以限制。附圖 中相同的參考號數係指類似的元件。 【實施方式】 較佳具體態樣的詳細說明 本發明現將參照一些其較佳具體態樣’如附圖所示1 來詳細說明。在以下說明中,詳述許多具體細節’以便提 供本發明的徹底了解。然而,熟悉技藝者將明瞭可不需要 (6) (6)1342045 這些特定細節的一部分或全部,而實施本發明。在其它例 子中’未詳述眾所周知的加工步驟及/或結構’以便不會 模糊本發明。 在以下段落中,揭示大致的範圍,其被認爲是適合於 執行本發明的改良方法,爲經由將額外的氣體導入電漿室 中。雖然以下所揭示的適合範圍係與電容偶合電漿 E X e 1 a η 7 M雙重頻率系統(可得自加州 F r e m ο n t的 L a m Research CorporationTM)有關聯,但是适些範圍應是提 供一種指導方針,俾熟悉技藝者能修改所揭示的方法使適 合於其它電漿加工系統。茲預料在具有雙重或多重、可調 頻的任何電容偶合電漿蝕刻器具上係具有類似的特性,而 與晶圓尺寸(2 0 0或3 0 0 m m )無關。 高朋(Coburn)等人在美國專利第6,2 2 8,775 B1號( 此處稱爲”高朋”)建議可採用低電離能量氣體,如氙或氪 ,配合氟碳化合物或氫氟碳化合物來蝕刻氧化物層。高朋 在第6欄第1 0-S0行中教導說添加低電離電位氣體,如氙 和氪’會防止聚合支配蝕刻,其防止聚合蝕刻停止於高縱 橫比圖樣。爲了在氧化物蝕刻期間達成防止聚合支配蝕刻 的目標’高朋在第8欄第I 7 - 2 6行中教導說低電離電位氣 體如氙和氪的流速係限制於”少於低電離電位氣體和—或 多種含氟和碳之氣體的總流速之約2 9 %的百分率,,,且,,更 佳爲低電離電位氣體的流動百分率係少於低電離電位氣體 和一或多種含氟和碳之氣體的流動之約2 0 % ”。 因爲高朋係關心防止聚合的支配。所以高朋的教示係 (7) (7)1342045 不在於使用高流動的氙氣於氧化物蝕刻中。本案發明人發 現在相當低的氙流速,如高朋所提議的速率,並不縮減低 光阻扭曲至所欲的程度。此外,高朋完全沒有建議減低光 阻扭曲。而且,高朋僅討論使用氙或氪配合氟碳化合物或 氫氟碳化合物氣體的氧化物蝕刻。 本發明解決光阻扭變問題,其由於光阻扭變而干擾蝕 刻過程,且其係不同於聚合支配過程的問題。如上述,該 光阻扭變或扭曲會造成其它問題,尤其”錯誤”的蝕刻停止 問題。此係由於完全阻礙光阻掩模開口所致,其可能發生 廣泛的PR扭曲,且其與聚合支配的蝕刻停止過程係無任 何關聯。 本案發明人發現,高流動的氙係有效於實質減低或消 除光阻扭曲(即大大地將光阻扭曲減少至光阻扭曲所致的 缺陷爲零之點)。茲相信添加具有低電離能量的氙會減少 具有較高能量的電子之數目,及增加具有較低能量的電子 之數目。較低能量的電子會防止高能量電子解離及蝕刻劑 的電離。抵達基板的物種係具有較低的能量而不會將光阻 扭曲。因爲氪的電離能量係高於氙,所以附低氪的能量係 不足以避免光阻扭曲。此係與實驗結果成一致的,其中在 電漿中加入氪以代替氙係不能消除光阻扭曲。 在非顯而易知的樣式中,發現使用具有高流速氛氣的 蝕刻劑來源氣體係會消除光阻扭曲。更重要地,在所使用 的高流速,蝕刻劑來源氣體混合物中的氙氣會實質改善總 蝕刻輪廓,尤其幫助獲得經蝕刻的圖樣之所欲的底部臨界 -10 - (8) (8)丄342〇45 尺寸(C D )。再者’在此高流速’蝕刻劑來源氣體混合 物中的氙亦維持高程度的光阻選擇性,其爲触刻窄、高,縱 _比圖樣時的一重要考量。如本案中所用的術語,高的氣 流速係指流速爲氣和其它用於形成独刻劑來源氣體混合物 氣體之氣體的合倂流速之至少3 5 %。較宜,氣的流速至少 舄氙和其它用於形成蝕刻劑來源氣體混合物的氣體之合倂 流速的約4 0-95 %。最佳爲氙的流速係至少介於氙和其它 用於形成触刻劑來源氣體混合物的氣體之合倂流速的約 4 5 - 9 5 %之間。此外’亦可添加氬,俾氬和氙形成一種烯釋 氣體混合物。具有活性蝕刻劑氣體的稀釋氣體混合物係形 成蝕刻劑來源氣體混合物。較宜地’氙的流速係比稀釋氣 鵲的流速大4 0 %。更宜地’氙的流速係比稀釋氣體的流速 大5 0 %。最宜地’氙的流速係介於稀釋氣體的流速合計的 約5 0 - 9 0 %之間。在其它具體態樣中,可用其它惰性氣體 來代替氬,如用氦、氖及/或氪,以形成稀釋氣體。 第7圖係一流程圖,顯示在電漿加工系統中於蝕刻穿 過一層時用於減低光阻扭曲的步驟。在步驟7 〇 2中,提供 〜具有配置在光阻掩模下方的層之基板給電漿加工室。較 宜地,電漿加工室係爲電容偶合多頻蝕刻室。在步驟7〇4 中,使鈾刻劑來源氣體混合物流入電漿加工室內。該蝕刻 劑來源氣體混合物包括氙、活性蝕刻劑及視情況地一額外 的稀釋劑。氙的流速係爲總蝕刻劑來源氣體混合物的流速 之至少3 5 %。在步驟7 0 5中,由蝕刻劑來源氣體混合物產 生一種電漿。在步驟7 06中,藉由電漿來進行蝕刻,其中 -11 - (9) 1342045 所產生的蝕刻會減少或消除光阻扭曲。 在本發明一較佳具體態樣中,所要蝕刻的層爲氧化物 層’其配置在光阻掩模下方。該蝕刻劑來源氣體混合物包 括I荀流速的氣' 〇 2、氣碳化合物及/或氫氧碳化合物氣體 。該蝕刻劑來源氣體混合物可更包括惰性氣體如氬的額外 • 稀釋劑。在此具體態樣中,〇2、氟碳化合物氣體及/或氫 氟碳化合物氣體係爲活性蝕刻劑。可蝕刻氧化物層的氟碳 化合物系蝕刻劑係可包括C Η 4、C 2 F 6、(: 2 F 4、C 3 F 6、C 4 F 8 、C4F6或C5F8。這些氟碳化合物系氣體通常在其構成中 含有CxFy成分,其中X和y係整數。再者,此處的本發 明可用任何能触刻氧化物層的氣氟(碳化合物來餓刻,例如 包括(:}^3、0^2?2、(:}13?、(:21^4»這些氫氟碳化合物 系氣體通常在其構成中含有CxHyFz成分,其中X、y和Z 係整數。蝕刻劑混合物可含有一、二或多種這些氟碳化合 物及/或氫氟碳化合物。而且,其它活性蝕刻劑的例子將 爲氫和一氧化碳。所蝕刻的氧化物層可經二氧化矽所摻雜 或未被摻雜。摻雜劑例如可包括硼或磷,且可含有眾所周 知的氧化物如Τ Ε Ο S。 第9圖係電容偶合多頻蝕刻室9 0 0的示意圖,其可在 本發明的具體態樣中用於蝕刻。蝕刻室9 0 0包括拘限環 902、上部電極904、下部電極9 08、蝕刻劑來源氣體混合 物源9 ] 0、控制器9 7 0及排氣泵9 2 0。在蝕刻室9 0 0內, —晶圓9 8 0係位於下部電極9 0 8上,該晶圓係由要被蝕刻 的層所形成且其上形成有要被触刻的層。下部電極9 0 8倂 -12 - (10) (10)1342045 有一適當的基板夾持機構(例如靜電、機械夾緊等等)以 用於保持晶圓9 80。反應器頂部92 8倂有一緊鄰配置的上 部電極904 ’其在下部電極90 8之對面。上部電極904、 下部電極9 0 8及拘限環9 0 2係界定受拘限的電漿容積。藉 由蝕刻劑來源氣體混合物源9 1 0將氣體供應給該受拘限的 電漿容積,且經由拘限室9 0 2及排氣口用排氣泵9 2 0將氣 體由該受拘限的電漿容積中排出。第一 RF源944係與上 部電極 904作電氣相連。第二RF源948係與下部锺極 90 8作電氣相連。室壁 95 2圍繞拘限環 902、上部電極 904及下部電極90 8。第一 RF源94 4及第二RF源948皆 可包含27MHz功率源及2 MHz功率源。不同之連接 功率與電極的組合係可能的。在本發明一較佳具體態樣中 T Μ 所可用的由加州 Fremont 的 LAM Research Corporation 所製造的Exelan HPT/2300DFCtm之情況中’兩RF源皆 連接於下部電極,且上部電極係接地。蝕刻劑來源氣體混 合物源9 1 0具有氙源9 6 2、氟碳化合物源9 6 4及氧源9 6 8 。其它成分氣體源,如氫氟碳化合物源,可含於蝕刻劑來 源氣體混合物源9 1 0中。另一種稀釋氣體’如氬氣’亦可 加到蝕刻劑來源氣體混合物源9 1 0中。控制器9 7 0係被程 式化以提供具有高氙流速的蝕刻劑來源氣體胃$ % ° @ $IJ 器9 7 0亦可用於控制R F源9 4 4、9 4 8及其它構件。 實施例 在一實施例中,採用一含有20標準立方公分(seem -13 - (11) (11)1342045 )c 4 F 8、1 0 s c c m ο 2、】5 〇 s c c ni A r 及 1 5 0 s c c m X e 的蝕刻劑 來源氣體,以在力□州 Fremont的 LAM Research Coi_p〇rati〇nTMm 製造的 Exelan 1^丁/2 3 000?(:丁1^或 Exelan Η Ρ Ττ M電漿蝕刻器中產生電漿,俾蝕刻氧化物層。在此實 施例中’光阻係深U V且係約0.6微米厚。使蝕刻能產生 2 . 〇微米深的矩形單元電容器結構,具有〇.丨2微米X 0.3 5 微米的臨界尺寸。在蝕刻期間,室內的壓力係約5 0毫托 。氦冷卻壓力係約1 5托。電極功率就27MHz RF而言係 約1 0 0 0瓦,且就2 Μ H z R F而言係約1 0 0 0瓦。蝕刻係進 行2 ] 0秒,而在所產生的蝕刻圖樣中實質上沒有光阻扭曲 以及由其所造成的缺陷。 爲了說明之目的1,第8圖顯示光阻掩模8 0 4的頂視圖 ’其表現實質上沒有由於在蝕刻中使用高氙流速而產生 PR扭曲。結果,經由光阻掩模8 04可蝕刻出良好成形的 圖樣8 0 8。 雖然已經以數個較佳具體態樣來說明本發明,但是在 本發明範圍內可有變化、置換 '修飾及各種替代性均等例 。例如,雖然此處參照Exelan HPT/23 00DFCtm電發加工 系統及適合其的特定參數作討論,但是本發明亦適用於其 它電漿加工系統,包括感應偶合電發鈾刻器及其它電容偶 合電漿蝕刻器,具有雙重或多種可調性頻率者。再者,在 給予所揭示的內容後,熟悉技藝者應能調整本文中所揭示 的參數,以便用其它蝕刻程序、其它PR厚度、實施例之 深U V和】9 3 n m U V以外的其它類型光阻材料、其它氟碳 -14 - (12) (12)1342045 化合物系及/或氫氟碳化合物系氣體、其它類型之要被蝕 刻的材料、其它類型之活性蝕刻劑及其它類型之蝕刻器來 實施本發明,而不脫離本發明的範疇與精神。 此外’雖然所述的貫施例係在2 0 〇 n m基板上進行, 但是對於3 0 0 n m基板亦能完全消除光阻扭曲。茲預料將 獲得類似的性能,而與基板的尺寸無關。 此外,茲相信氙的添加係有利於處理與光阻扭曲有關 的有害現象,與電漿蝕刻類型無關。因此,茲相信在氧化 物蝕刻以外的蝕刻中及/或使用上述氟碳化合物系或氫氟 碳化合物系化學以外的化學中,氙的添加可實質上消除與 該有害光阻扭曲相關的現象。 本發明亦可用於蝕刻光阻掩模下方所配置的其它材料 層,如矽化物層、硬掩模層 '抗反射塗層、障壁層或純矽 層。此外,可用其它蝕刻劑來源氣體混合物於蝕刻光阻掩 模之下的層。因此,已經揭示的範例具體態樣和較佳模式 、修飾例、替代性置換例及變化例係可以成爲所揭示的具 體態樣,而仍在以下申請專利範圍所界定之標的和精神內 【圖式簡單說明】 第1 A圖係層堆疊物的簡單剖視圖。 第1 B圖係在光阻層已經圖案化後,第]A圖之層堆 疊物的簡單剖視圖。 第2圖係第1B圖之層堆疊物的簡單剖視圖,其顯示 -15- (13) (13)1342045 光阻由於蝕刻而已經扭變了。 第3圖係一扭變的光阻掩模之頂視圖。 第4 A圖係層堆疊物的另一剖視圖,其顯示光阻由於 蝕刻而已經扭變了。 第4 B圖係第4 A圖之層堆疊物的剖視圖,具有不規 則的圖樣。 第4C圖係具有尖銳”垂直溝槽”的經蝕刻基板之頂視 圖。 第5圖係層堆疊物之剖視圖,其中光阻的扭變已經產 生部分的阻礙物。 第6圖係層堆疊物之剖視圖’其中光阻的扭變已經產 生完全的阻礙物。’ 第7圖係本發明較佳的具體態樣之流程圖。 第8圖係一不具有光阻扭變的經蝕刻基板之頂視圖。 第9圖係電容偶合多頻蝕刻室的示,意。 主要元件對照表 1 0 0 :層堆疊物 1 〇 2 :光阻層 ]0 8 :二氧化矽層 1 1 〇 :剖面尺寸 1 1 2 :光阻溝槽 2 〇 2 :光阻層 2 1 0 :水平表面 -16- (14) (14)1342045 2 1 2 :垂直表面 2 14 :開口 2 1 8 :不對稱光阻面 2 2 0 :層堆®物 3 0 2 :扭曲 3 1 2 :圖樣 3 2 0 :光阻掩模 4 0 2 :光阻柱 4 0 6 :陰影部位 4 0 8 :下部氧化物區域 4 1 0 :垂直蝕刻構件 4 1 2 :側壁 4 ] 4 :側壁 4 5 2 :重直溝槽 4 5 4 :通孔 5 0 2 :光阻 5 0 4 :圖樣 5 0 8 :基板 6 0 2 :光阻掩模 6 0 4 :圖樣 60 6 :阻礙物 6 0 8 :基板 7 0 2 :步驟 704 :步驟 (15)1342045 7 0 5 :步 70 6 :步 8 04 :光 8 0 8 ·圖 90 0 :蝕 902 :拘 904 :上 90 8 :下 9 10:蝕 92 0 :排 92 8 :反 94 4 :第 94 8 :第 9 5 2 :室 96 2 :氙 964 :氟 96 8 :氧 9 7 0 :控 驟 驟 阻掩模 樣 刻室 限環 部電極 部電極 刻劑來源氣體混合物源 氣泵 應器頂部 一 RF源 二RF源 壁 源 碳化合物源 源 制器 9 8 0 :晶圓

Claims (1)

1342045 附件3A :第093103086號申請專利範圍修正本 民國年1月10日修正 拾、申請專利範圍 1 · 一種於將圖樣蝕刻入基板上的層內時實質減低光阻 扭曲之方法,其係於一具有電漿加工室在內的電漿加工系 統中進行,該方法包括: 將其上具有一配置在光阻掩模下方的層的基板導入電 漿加工室內; 使蝕刻劑來源氣體混合物流入電漿加工室內,其中蝕 刻劑來源氣體混合物包括氙和活性蝕刻劑,其中氙的流速 爲至少3 5 %的蝕刻劑來源氣體混合物,其中該蝕刻劑來源 氣體混合物更包括氬,其中該氙的流速係介於氬和氙的流 速合計之約50%-90%間; 由蝕刻劑來源氣體混合物打出電漿;及 用來自蝕刻劑來源氣體混合物的電漿將圖樣蝕刻入層 內,其中氙的流速減低光阻扭曲。 2 .如申請專利範圍第1項之方法,其中氙的流速係低 於蝕刻劑來源氣體混合物的95%。 3 .如申請專利範圍第1項之方法,其中蝕刻劑來源氣 體混合物更包括一種惰性氣體。 4 ·如申請專利範圍第1項之方法,其中電發加工室係 一種多重可調頻率的電容偶合蝕刻室,其中該打出電獎係 使用電容偶合來打出電漿。 5 .如申請專利範圍第1項之方法’其中所要融刻的層 1342045 係氧化矽層。 6.如申請專利範圍第5項之方法,其中活性蝕刻劑係 選自於氟碳化合物及氫氟碳化合物中至少一者。 7 .如申請專利範圍第6項之方法,其中活性触刻劑更 包括氧。 8 ·如申s靑專利fe圍桌1項之方法,其中光阻係深U V ’且其中要触刻的層係氧化矽層’及其中電漿加工室係電 谷偶合多頻餓刻室。 9.如申請專利範圍第ί項之方法,其中光阻係I93nm 光阻,且其中要蝕刻的層係氧化矽層,及其中電漿加工室 係電容偶合多頻蝕刻室。
TW093103086A 2003-02-12 2004-02-10 Methods of reducing photoresist distortion while etching in a plasma processing system TWI342045B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/366,201 US6942816B2 (en) 2003-02-12 2003-02-12 Methods of reducing photoresist distortion while etching in a plasma processing system

Publications (2)

Publication Number Publication Date
TW200425332A TW200425332A (en) 2004-11-16
TWI342045B true TWI342045B (en) 2011-05-11

Family

ID=32824678

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093103086A TWI342045B (en) 2003-02-12 2004-02-10 Methods of reducing photoresist distortion while etching in a plasma processing system

Country Status (6)

Country Link
US (1) US6942816B2 (zh)
JP (1) JP4548618B2 (zh)
KR (1) KR101065240B1 (zh)
CN (1) CN100423182C (zh)
TW (1) TWI342045B (zh)
WO (1) WO2004073025A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040219790A1 (en) * 2003-04-30 2004-11-04 Wilson Aaron R Etching methods, RIE methods, and methods of increasing the stability of photoresist during RIE
JP4729884B2 (ja) * 2003-09-08 2011-07-20 東京エレクトロン株式会社 プラズマエッチング方法
KR101192613B1 (ko) 2005-09-26 2012-10-18 고에키자이단호진 고쿠사이카가쿠 신고우자이단 플라즈마 처리 방법 및 플라즈마 처리 장치
JP4182125B2 (ja) * 2006-08-21 2008-11-19 エルピーダメモリ株式会社 半導体装置の製造方法
US7704849B2 (en) 2007-12-03 2010-04-27 Micron Technology, Inc. Methods of forming trench isolation in silicon of a semiconductor substrate by plasma
US8614151B2 (en) * 2008-01-04 2013-12-24 Micron Technology, Inc. Method of etching a high aspect ratio contact
JP4978512B2 (ja) * 2008-02-29 2012-07-18 日本ゼオン株式会社 プラズマエッチング方法
JP2010283095A (ja) * 2009-06-04 2010-12-16 Hitachi Ltd 半導体装置の製造方法
US8304262B2 (en) * 2011-02-17 2012-11-06 Lam Research Corporation Wiggling control for pseudo-hardmask
JP5819154B2 (ja) 2011-10-06 2015-11-18 株式会社日立ハイテクノロジーズ プラズマエッチング装置
CN104658964B (zh) * 2013-11-19 2017-12-01 中芯国际集成电路制造(上海)有限公司 通孔的形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3298161B2 (ja) * 1991-10-29 2002-07-02 ソニー株式会社 ドライエッチング方法
US5534751A (en) * 1995-07-10 1996-07-09 Lam Research Corporation Plasma etching apparatus utilizing plasma confinement
JP3440735B2 (ja) * 1996-12-26 2003-08-25 ソニー株式会社 ドライエッチング方法
US5893757A (en) * 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
JPH10242028A (ja) * 1997-02-27 1998-09-11 Sony Corp 層間絶縁膜とレジスト材料層との密着性改善方法
JPH1116888A (ja) * 1997-06-24 1999-01-22 Hitachi Ltd エッチング装置及びその運転方法
JP3838397B2 (ja) * 1997-12-02 2006-10-25 忠弘 大見 半導体製造方法
US6228775B1 (en) * 1998-02-24 2001-05-08 Micron Technology, Inc. Plasma etching method using low ionization potential gas
US6355181B1 (en) * 1998-03-20 2002-03-12 Surface Technology Systems Plc Method and apparatus for manufacturing a micromechanical device
US6797189B2 (en) * 1999-03-25 2004-09-28 Hoiman (Raymond) Hung Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon
JP3472196B2 (ja) 1999-06-01 2003-12-02 キヤノン株式会社 エッチング方法及びそれを用いた半導体装置の製造方法
US6746961B2 (en) * 2001-06-19 2004-06-08 Lam Research Corporation Plasma etching of dielectric layer with etch profile control
US6649531B2 (en) * 2001-11-26 2003-11-18 International Business Machines Corporation Process for forming a damascene structure
US7547635B2 (en) * 2002-06-14 2009-06-16 Lam Research Corporation Process for etching dielectric films with improved resist and/or etch profile characteristics

Also Published As

Publication number Publication date
CN1771581A (zh) 2006-05-10
US6942816B2 (en) 2005-09-13
JP4548618B2 (ja) 2010-09-22
CN100423182C (zh) 2008-10-01
US20040155012A1 (en) 2004-08-12
KR101065240B1 (ko) 2011-09-16
JP2006517743A (ja) 2006-07-27
TW200425332A (en) 2004-11-16
WO2004073025A3 (en) 2005-03-03
KR20050101214A (ko) 2005-10-20
WO2004073025A2 (en) 2004-08-26

Similar Documents

Publication Publication Date Title
KR101158205B1 (ko) 고종횡비 콘택트를 에칭하는 방법
TW546737B (en) Method of plasma etching organic antireflective coating
KR100756704B1 (ko) 중플루오르화탄소 에칭 가스를 이용한 자기 강화 플라즈마 에칭 방법
KR101029947B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
EP1042796B1 (en) Improved techniques for etching an oxide layer
KR101160102B1 (ko) 가스 화학물 및 탄화 수소 첨가의 주기적 조절을 이용하는 플라즈마 스트리핑 방법
CN1286153C (zh) 一种用于蚀刻晶片的电介质层的方法
JP4825911B2 (ja) 介在チャンバでの脱フッ素化及びウェハ脱フッ素化ステップによるプラズマエッチング及びフォトレジストストリッププロセス
US8501627B2 (en) Profile control in dielectric etch
KR101075045B1 (ko) 플라즈마 에칭 성능 강화를 위한 방법
KR20030024717A (ko) 유기실리케이트 유전층을 포함하는 반도체 웨이퍼에서에칭 후에 수소로 포토레지스트를 박리하는 방법
CN1524287A (zh) 用于蚀刻有机低k材料的特殊化学工艺
TWI342045B (en) Methods of reducing photoresist distortion while etching in a plasma processing system
CN1599038A (zh) 次氟酸酯、氟代过氧化物和/或氟代三氧化物在碳氟化合物刻蚀等离子体中作为氧化剂的应用
WO2001086701A2 (en) Method of high selectivity sac etching
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
US20020045353A1 (en) Method for manufacturing semiconductor device using octafluorobutene etching gas and semiconductor device manufactured thereby
US6969685B1 (en) Etching a dielectric layer in an integrated circuit structure having a metal hard mask layer
KR101276043B1 (ko) 아산화질소를 사용하는 에치백 프로세스
JP2007508698A (ja) 有機ケイ酸塩ガラスについての一酸化二窒素剥脱方法
CN1367935A (zh) 用于蚀刻碳掺杂有机硅酸盐玻璃的方法和装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees