TWI239645B - Imaging with gate controlled charge storage - Google Patents

Description

1239645 九、發明說明： 【發明所屬之技術領域】 本發明與半導體裝置領域有關，特定言之，與所改善用 於有效的電荷傳輸及較低的電荷遺失之一像素單元有關。 【先前技術】 互補金屬氧化物半導體（C〇mplementary metal semiconductor ; CMOS)影像感測器曰益超過電荷耦合裝置 (charge C0upled device; CCD)影像感測器而用作成本較低 的成像裝置。一典型的單一晶片CM〇s影像感測器199係由 圖1之方塊圖來說明。像素陣列190包含配置於一預定數目 的行與列中之複數個像素200(以下將說明）。 通常，係逐一讀出陣列190中的像素列。因而，一列選 擇線路同時選擇陣列i 9 〇之一列中的全部像素以供同時讀 出且被遠疋列中之每一像素向其行讀出線路提 接收光之—信號。在陣 4 母仃亦具有一選擇線 ，且回應於該等行選擇線路而選擇性地讀出每一行之像 =㈣m9〇中的列線路係回應於列位址解碼器192而由 行位=^91進行選純地啟動。行選擇線路係回應於 像素陣财②二7而由—行驅動11193進行選擇性地啟動。 出選擇、商1由控制位址解碼器19 2、19 7用於為像素信號讀 作。“的列與行線路之時序與控制電路195進行操 行讀出線路上 的信號通常包括每一像素之_ 像素重置信 95662.doc 1239645 號（vrst)與一像素成像信號（Vsig)。回應於該行驅動器193將 兩信號讀入到一取樣舆保持電路（S/H) i 96中。差分信號 (Vrst-Vsig)係由每一像素之差分放大器（AMP) 194產生，且 每一像素之差分信號係由類比至數位轉換器（anal〇g t〇 digital converter ; ADC) 198進行放大與數位化。類比至數 位轉換器198將該數位化像素信號供應給影像處理器189， 孩衫像處理器189可在提供定義一影像之數位信號之前執 行適當的影像處理。 丨…抑〜 屯丁仿门从代朁機械快門 來提供服務。電子快門藉由控制像素翠元之積分時間來控 制一像素單元所累積的光產生電荷之數量。當使移動目標 成像或當影像感測器本身正在移動且縮短積分時間對於提 供高品質影像係必需時，此特徵係特別有用的。 通常具有一電子快門之一傻音罝， 、g 4 , 象素早70包括-快門電晶體與 通吊為-Pn接面電容器之一存儲裝置。該 表像素單元中之一光轉換襄置所產生之電荷之 :門電晶體控制電荷何時向存儲裝置傳輸及傳輸需：：； 牯間，因而控制像素單元之積分時間。 夕長 對於一電子快門而言，存在兩典型的操作模 與全局式。當電子快門作為-滾動式快門摔作日1 動式 個地將每-列讀出。當電子快門作為===一次一 時，陣列的所有像素同時對光產生電荷進行積2門操作 個地將每一列讀出。 積刀且一次一 95662.doc 1239645 全局式快門提供超過列快門之優點。實質上，全局式摔 作能提供所成像目標之「快照」。因而’全局式操作提供 精確：增強的成像目標及均句的曝光時間與影像内容。 m方面目為像素陣列之像素單元係逐列讀出，所以 I^貝出之w中的像素單元相比較早所讀取之列中的像素 早=而5，必須在其個別存儲裝置中將光產生電荷存儲更 長時=。傳統上所使用的存儲裝置可隨著時間的過去而遺 =何，且傳統的存儲裝置必須存儲光產生電荷越長，電 灯:失付越多。因而，對於最後所讀取之列中的像素單元 電仃逍失特別成為-問題。當電荷由-像素單元遺 失時，所成影像可具有較差的品質或失真。 :卜’在傳統的像素單Μ，當光產生電荷自光轉換裝 =輸至讀出電路時，電位阻障可存在於光產生電荷之路 :中：此類電位阻障可阻止-部分光產生電荷到達讀出： 之品併 °了專輪效率且亦降低所成影像 -貝。而’需要具有已改善的電荷 電荷遺失之具有-電子快門之-像素單元。取小的 【發明内容】 ，：：！：具體實施例提供具有已增強的電荷傳輪效率與 :產♦何：失之一改善的像素單元。-種像素單元包含用 來存儲::二光轉換裝置及用於在一控制閑極之控制下 區域係^a:rr制電荷存儲區域。該電荷存儲 τ 晃日日體之一閘極鄰近。該雷曰m 光轉換裝置鄰近且與該控制閘極一起 !玍冤何自該光 95662.doc 1239645 轉換裝置傳輸至該電荷存儲區域。 【實施方式】 /考IW附圖式進行以下詳細說明，該等圖式形成本發明 之一部分且㈣可實施本發明m體實施例。在圖式 中’相同的參考數丰每所 只貝上§兒明遍及數個視圖之類似組 件。足夠詳細地說明此等具體實施例以使得熟習此項技術 者能夠實施本發明，應明白，可採用其他具體實施例且可 進行結構、邏輯與電性改變而不背離本發明之精神與範 術香「晶圓」與「基板」應理解成包括石夕、絕緣體上石夕 (SlliC〇minSUlat〇r ; S01)或藍寶石上石夕（silic〇n-on- 叫恤e，· SOS)之技術，摻雜或未摻雜半導體、由一基礎 +導體底座所支撐之蟲晶梦層及其他半導體結構。此外， 當參考以下說明中之「晶圓」與「基板」時，可採用先前 的程序步驟來形成基礎半導體結構或底座中的區域或接 面。此外，半導體不必以石夕為基礎，而可以石夕鍺、錯或砰 化鎵為基礎。 術語「像素」指包含一光感測器與電晶體之一圖像元件 單位單元，其用於將電磁輻射轉換成—電信號。基於說明 之目的，在本文圖式與說明中解釋一代表像素’通常將以 一類似方式同時製造一影像感測器中的所有像素。 參考圖式，圖⑽依據本發明之一示範性具體實施例之 一像素單元300之俯視平面圖且圖2β係像素單元沿線 BB，之斷面圖。基於示範性之目的，像素單元_係顯示成 95662.doc 1239645 一五電晶體（5T)像素單元300 叙η 但本發明不限於具有特定 目電晶體之像素單元且具有发 例係可能的。 、有肩目電晶體之具體實施 一固定光二極體320係-光轉換裝置用於累積光產生電 何。與固定光二極體320鄰近的係一快門電晶體之一間極 41用於決定像素單元3GG之積分時間且用㈣電荷自固定 光二極體320傳輸至-電荷存儲區域。基於示範性之目 2 ’快門閘極341係-全局式快門閉極，其與像素感測器 中其他像权快Η㈣㈣操作，使得所有像素具有相等 且同時的積分時間。然而，本發明不眼於全局式快門技 術，亦可使用其他快門技術。 在本發明所言兒曰月的示範性具體實施射存纟一存儲裝 置’其為一單-CCD級。通常，CCD級係一金屬氧化物半 導體（metal oxide semiconduct〇r; M〇s)電容器。一般可將 Μ 〇 S電容器，描述成由一絕緣材料所分隔之一金屬或其他導 電材料與—半導體材料所形成之-電容II。通常該導電材 料充當M0S電容器之一閘極。 將CCD級說明性地顯示成具有一 CCD閘極38〇之一埋入 H CCD級330，其係顯示成與快門閘極341及一傳輸閘極 343部分重疊。CCD閘極38〇控制〇(：^級33〇且有助於與全 局式快門閘極一起將電荷傳輸至CCD級33〇。CCD級33〇存 儲電荷直到電荷傳輸至一感測節點（較佳地為一浮動擴散 區域305)以得以讀出。在讀出之前，電荷係透過ccd閘極 380與一傳輸閘極343傳輸至浮動擴散區域305。 95662.doc 1239645 CCD級330提供像素單元300超出傳統像素單元之電荷傳 輪效率。如此項技術中所熟知，CCD能提供幾乎完 荷傳輸。因而，當電荷自固定光二極體32〇傳輸至浮動: 散區域305時幾乎沒有電荷會遺失且像素單元3〇〇將具有改 善的電荷傳輸效率。因而，CCD級33〇減少電荷遺失同時 電荷隨時間過去而存儲於CCD級33〇中。在基板3〇1之一 ^ 面附近，當電子與電洞重新組合時，例如電子所承载之電 何可能遺失。因為CCD級330係一埋入通道裝置，所以電 荷係保持在該基板301表面的下方來最小化重新組合與電 荷遺失。 ^ 洋動擴散區域305係電連接至具有一閘極345之一重置電 晶體與一源極隨耦器電晶體之一閘極347。該重置電晶體 之一源極/汲極區域307係連接至一供應電壓源。在浮動 擴散區域305自CCD級330接收光產生電荷之前，重置電晶 體將浮動擴散區域305重置至一固定電壓Vdd。源極隨耦器 電晶體在其閘極347處自浮動擴散區域3〇5接收一電信號。 源極ik耦益電晶體亦連接至具有一閘極349之一列選擇電 晶體用於回應於列選擇線路上之一信號而將一信號自該源 極隨耗器電晶體輸出至一行讀出線路。 圖3係表不依據本發明之一具體實施例之一像素單元 300(圖2A至2B)之操作之示範性時序圖。圖4八至4(：說明像 素單元300之刼作級處之光產生電荷料4之位置。如圖2A所 示’問極341接收全局式快門（global shutter ·，GS)信號、 CCD問極380接收電荷耦合裝置（charge c〇upled device ; 95662.doc 1239645 CCD)信號、閘極343接收傳輸（TX)信號、閘極345接收重 置（RST)信號及閘極349接收列（ROW)信號。所有此等信號 可藉由適當修改控制此等信號之時序與控制電路1 95而採 用圖1之電路來提供。供應電壓Vdd及閘極347與用於讀出 之其他連接係在連接點303處進行。 在圖3所示信號出現之前，如圖4A所示，固定光二極體 3 20回應於外部入射光而收集光產生電荷444。在一積分時 間之後，一全局式快門（GS)信號受脈衝作用而變高而使得 快門電晶體之閘極341開啟並將光產生電荷444自固定光二 極體320傳輸至CCD級330。CCD信號亦在此時受脈衝作用 而變高以開啟CCD閘極380。如圖4B所示，CCD信號持續 較高且CCD閘極380保持開啟以將電荷444存儲於CCD級 330 中。 電荷444由CCD級330存儲的同時，RST信號受脈衝作用 而變高使得重置電晶體之閘極345開啟以將浮動擴散區域 3 05重置為Vdd。ROW信號亦在此時開啟列選擇電晶體之閘 極439。浮動擴散區域305上的重置電壓係施加到源極隨耦 器電晶體之閘極上以提供以該重置電壓為基礎之一電流， 其通過該列選擇電晶體至一行線路。此電流係藉由讀出電 路（未顯示）而轉換成一重置電壓Vrst並讀出。當讀出完成 時，RST與ROW信號轉變成低位準。 接著，TX信號受脈衝作用而變高且CCD信號保持高位準 以將光產生電荷444自CCD級330傳輸至浮動擴散區域 3 05。如圖4C所示，電荷444 一旦傳輸至浮動擴散區域 95662.doc -11 - 1239645 305，TX與CCD信號就變為低位準。 ROW信號亦在此時再次開啟列選擇電晶體之閘極349。 洋動擴散區域305上的光產生電荷444係施加到源極隨耦器 電晶體之閘極上以控制通過列選擇電晶體之電流。將此電 流類似地轉換成一電壓Vsig並讀出。當讀出一指示來自浮 動擴散區域305之光產生電荷444之信號時，R〇w信號轉變 成低位準。 以下參考圖5A至5K來說明像素單元goo之製造。除了邏 輯上而要先别操作結果之操作外，本文所說明的任何操作 不需要特定的次序。因而，雖然將以下操作說明成以一通 用次序來執行，但該次序僅為示範性的，可以改變。 圖5A說明製造初始階段處之一像素單元3〇〇。基板3〇ι係 說明性㈤一第—導電率類^，對於此示範性具冑實施例而 言，其係p型的。隔離區域3〇2係形成於基板3〇1中且採用 一介電材料填充。該介電材料可為氧化物材料（如氧化矽 (如SiO或Si〇2))、氧氮化物、氮化物材料（如氮化矽）、碳 化矽、咼溫聚合物或其他合適的介電材料。如圖5 A所示， 隔離區域302可為-淺溝渠隔離（shan〇w STI)區域，介電材料較佳地為—高密度電⑽_ plasma ; HDP)氧化物（具有較高能力來有效填充狹窄溝渠 之材料）。 如圖5B所不’氧化矽之一第一絕緣層34〇a係生長或沈積 於基板301上。層340a將為隨後所形成之電晶體閘極之問 極氧化層。第一絕緣層34〇a可具有大約5〇埃（A)之一厚 95662.doc 1239645 度。一導電材料層340b接著沈積於氧化層340a上方。導電 層340b將充當隨後所形成之電晶體之閘極電極。導電層 340b可為一多晶矽層（可將其摻雜為一第二導電率類型， 例如η型）且可具有大約1000人之一厚度。一第二絕緣層 340c係沈積於多晶矽層340b上方。第二絕緣層340c可由一 氧化物（Si02)、一氮化物（氮化矽）、一氧氮化物（氧氮化 矽）、ON(氧化物-氮化物）、NO(氮化物-氧化物）或ΟΝΟ(氧 化物-氮化物-氧化物）製成。第二絕緣層340c可具有大約 1000 A之一厚度。 其中層340a、340b與340c可由傳統的沈積方法形成，例 如化學汽相沈積（chemical vapor deposition ; CVD)或電漿 化學汽相沈積（plasma chemical vapor deposition ; PECVD) 等。接著對層340a、340b與340c進行圖案化及蝕刻以形成 圖5C所示的多層閘極堆疊結構341、343與345。閘極堆疊 341係一全局式快門電晶體之閘極結構，閘極堆疊343係一 傳輸電晶體之閘極結構，閘極堆疊345係一重置電晶體之 閘極結構。 本發明不限於以上所說明的閘極341、343與345之結 構。如此項技術中所需要及所熟知，可新增額外層或可改 變閘極3 41、3 4 3與3 4 5。例如，一碎化物層（未顯示）可形成 於閘極電極340b與第二絕緣層340c之間。矽化物層可包含 於閘極341、343與345中或一影像感測器電路的所有電晶 體閘極結構中，該矽化物可為矽化鈦、矽化鎢、矽化鈷、 矽化鉬或矽化鈕。此額外導電層亦可為一阻障層/折射器 95662.doc -13- 1239645 金屬，例如TiN/W或W/Nx/W, WNX形成。 或者该額外導電層可完全由 如圖5D所示，咖04係植入基板30!中。p井304係形成 於基板3Gi中自快門閘極341下方之—點至爪區域3〇2下方 之-點(其係位於重置閘極345之與傳輸閘極343相反之側 上）處。P井304可由所熟知的方法來形成。例如，可在基 。上方圖案化一層光阻劑（未顯示），在將要形成p井 之區域上方4層光阻劑具有—開口。可透過該光阻劑中的 開口將一 ρ型摻雜物，例如硼，植入該基板中。說明性地 使所形成的ρ井3G4具有比基板3G1之鄰近部分更高之一 ρ型 摻雜物濃度。 如圖5E所不，—第二導電率類型的摻雜區域⑽&與⑽& 係分別植入基板301中，用於固定光二極體32〇與ccd級 33〇。固定光二極體區域32(^與（：(：：1)級區域33〇a係說明性 輕微摻雜的η型區域。可由此項技術中所熟知的方法來形 成固疋光一極體與CCD級區域320a與330a。例如，可在基 板301上方圖案化一層光阻劑（未顯示），在基板3〇ι上將要 形成固定光二極體與CCD級區域32(^與33(^之表面上方該 層光阻劑具有一開口。一 11型摻雜物，例如磷、砷或銻， 係透過該開口植入該基板3〇1中。可使用多次植入來訂製 區域32〇a與330a之輪廓。若需要可進行一有角度的植入以 形成固定二極體與CCD級區域32〇8與33(^，從而以相對於 基板301之表面並非為9〇度之角度來執行植入。 固定光二極體區域320a係位於快門閘極341之與（：(：]〇級 95662.doc 14 1239645 區域330a相反之侧上且大約與快門閘極341之一邊緣對 齊，形成一感光電荷累積區域用於收集光產生電荷。CCD 級區域330a係位於快門閘極341之一邊緣與傳輸閘極343之 一邊緣之間且大約與其對齊，形成一存儲區域用於存儲光 產生電荷。 如圖5F所示，輕微摻雜沒極（lightly doped drain; LDD) 植入係藉由所熟知的技術來執行以提供LDD區域305a與 3 07a。LDD區域305a係植入傳輸閘極343與重置閘極345之 間且大約與傳輸閘極343與重置閘極345之個別邊緣對齊。 LDD區域307a亦大約與重置閘極345之一邊緣對齊，但係 鄰近重置閘極345而植入重置閘極345之與傳輸閘極343相 反之一側上。基於示範性之目的，LDD區域305a與307a係 輕微摻雜的η型區域。 圖5G描述層342之形成，其將隨後形成閘極341、343與 345之側壁上之側壁間隔物。層342係說明性之一氧化物 層，但層342可為由此項技術中所熟知之方法所形成之任 何適當的介電材料，例如二氧化石夕、氮化石夕、氧氮化物、 ON、NO、0Ν0或TE0S等。層342可具有大約700人之一厚 度。

如圖5Η所示，分別植入固定光二極體320與CCD級330之 摻雜表面層320b與330b。摻雜表面層320b與330b係摻雜為 一第一導電率類型，基於示範性之目的，該第一導電率類 型為p型。摻雜表面層320b與330b可為摻雜較高的p+表面 層。可使用一 P型摻雜物，例如獨、銦或任何其他適合的P 95662.doc -15- 1239645 型摻雜物’來形成P+表面層320b與330b。 P+表面層320b與33〇b可由所熟知的技術來形成。例如， 可藉由透過光阻劑層中的開口植入p型離子來形成層遍 與330b。或者，可藉由一氣體來源電漿摻雜程序或藉由自 將要形成層320b與33〇b之區域上方所沈積之一當場摻雜層 或一摻雜氧化物層而將一p型摻雜物擴散到基板3〇1中來形 成層320b與330b。 如圖51所不，進行一乾式蝕刻步驟來蝕刻氧化物層 342，層342的剩餘部分形成閘極341、343與345之側壁上 之側壁間隔物342。 士圖5 J所示，絕緣層3 81係藉由所熟知的方法沈積於基 板301上方及閘極341、343與345上方。絕緣層38ι可具有 大約loo Λ之一厚度。絕緣層381係說明性之一氮化矽 (SisN4)層’但可使用其他適當的介電材料。 導電層382係藉由所熟知的方法沈積於％队層381上 方。導電層382可具有大約1〇〇〇人之一厚度。導電層382係 說明性之一 p型多晶矽層，但可使用其他適當的導電材 料。如圖5K所示，圖案化並蝕刻層381與382以形成CCD閘 極 3 8 0 〇 可藉由所熟知的方法來植入源極/汲極區域3〇5與3〇7以 獲得圖3Β所示的結構。源極/汲極區域3〇5與3〇7係作為一 第二導電率類型之區域而形成，基於示範性之目的，該第 二導電率類型為η型。可使用任何適當的η型摻雜物，例如 碟、珅或銻’來形成源極/汲極區域3〇5與3〇7。源極/汲極 95662.doc -16- 1239645 區域305係形成於傳輪閘極343與重置 閘極345之間；源極/

可使用傳統的處理方法來完成像素單元3〇〇。例 •皁元300之絕緣、 鈍化層（未顯示）覆 ，對該鈍化層進行 开> 成將閘極線路與其他連接連接至像素單 屏蔽與金屬化層。整個表面亦可採用一鈍 蓋，例如二氧化矽、BSG、PSG或BpsG，^ CMP平面化並蝕刻以提供接觸孔，接著金屬化該等接觸孔 以提供接點。亦可使用傳統的導體與絕緣體層來互連該等 結構並將像素單元3〇〇連接至周邊電路。 雖然結合pnp型光二極體之形成來說明以上具體實施 例，但本發明不限於此等具體實施爿。本發明,亦可應用於 其他類型的光二極體及基板中之ηρη區域所形成之光二極 體中。若形成-ηρη型的光二極體，則所有結構的摻雜及 導電率類型將因此而改變，傳輸與快門閘極係pM〇s電晶 體之部分而非以上所說明具體實施例中的NM〇s電晶體。 儘管結合一五電晶體（5T)像素單元來說明本發明，但亦 可將本發明併入其他具有不同數目電晶體之CM〇s像素單 元設計中。該設計不具有限制性，可包括一六電晶體（6T) 像素單元。藉由新增一電晶體，例如一防輝散（bi〇〇ming) 電晶體，6T像素單元不同於5T單元。 依據本發明之具體實施例，以上結合圖3至5尺所說明之 一或多個像素單元300可為一像素單元陣列之部分。該陣 列可為與以上結合圖1所說明之影像感測器類似之一影像 95662.doc 17- 1239645 感測器之部分。 圖6顯示一典型的以處理器為基礎的系統677，其包括具 有一像素單元陣列之一影像感測器699，其中如以上結合 圖3至5K所說明來形成一或多個像素單元。以處理器為基 礎的系統677係具有數位電路之一示範性系統，其可包括 影像感測器。該系統不具有限制性，可包括電腦系統、照 相機系統、掃描器、機器視覺、交通工具導航、視頻電 話、監督系統、自動聚焦系統、星象追蹤器系統、運動偵 測系統、影像穩定系統及資料壓縮系統。 基於示範性之目的，以處理器為基礎的系統6 7 7為一電 腦系統，該系統677 —般包含一中央處理單元（central processing unit ; CPU) 670，如一微處理器，該中央處理 單元670透過匯流排673與輸入/輸出（I/O)裝置675通信。自 一像素陣列產生一影像輸出之影像感測器699亦透過匯流 排673與系統677通信。以處理器為基礎的系統677亦包括 隨機存取記憶體（random access memory ; RAM) 676且可包 括周邊裝置（如軟碟機671與光碟（compact disk ; CD)ROM 機672)，其亦可透過匯流排673與CPU 770通信。影像感測 器699可與一處理器（如CPU、數位信號處理器或微處理器） 組合，在單一積體電路或與該處理器不同的晶片上具有或 不具有記憶體存儲器。 應再次注意，以上說明與圖式係示範性的且說明達成本 發明之目的、特徵與優點之較佳具體實施例。並非意欲將 本發明限制成所說明的具體實施例。屬於以下申請專利範 95662.doc -18- 1239645 圍之任何對本發明的修改應看作本發明之部分。 【圖式簡單說明】 圖1係一傳統的影像感測器之方塊圖； 圖2A係依據本發明之一具體實施例之一像素單元之俯視 平面圖； 圖2B係圖2之像素單元沿線BB，之斷面圖； 圖3係依據本發明之一具體實施例之一影像感測器之示 範性時序圖； 圖4A係說明位於圖2之像素單元之操作級處之光產生電 _ 荷之位置之示意圖； 圖4B係说明位於圖2之像素單元之操作級處之光產生電 荷之位置之示意圖； 圖4C係說明位於圖2之像素單元之操作級處之光產生電 荷之位置之示意圖； 圖5A係圖2之像素單元在製造初始階段處之斷面圖； 圖5B係圖2之像素單元在製造中間階段處之斷面圖； 圖5C係圖2之像素單元在製造中間階段處之斷面圖； _ 圖5D係圖2之像素單元在製造中間階段處之斷面圖； 圖5E係圖2之像素單元在製造中間階段處之斷面圖； 圖5F係圖2之像素單元在製造中間階段處之斷面圖； 圖5G係圖2之像素單元在製造中間階段處之斷面圖； 圖5H^圖2之像素單元在製造中間階段處之斷面圖； 圖51係圖2之像素單元在製造中間階段處之斷面圖； 圖5 J係圖2之像素單元在製造中間階段處之斷面圖； 95662.doc -19- 1239645 圖5K係圖2之像素單元在製造中間階段處之斷面圖；及 圖6係依據本發明之一具體實施例之處理系統之示意 圖。 【主要元件符號說明】 189 影像處理器 190 像素陣列 191 列驅動器 192 列位址解碼器 193 行驅動器 194 差分放大器 195 時序與控制電路 196 取樣與保持電路 197 行位址解碼器 198 類比至數位轉換器 199 影像感測器 200 像素 300 像素單元 301 基板 302 隔離區域 303 連接點 304 P井 305 浮動擴散區域 305a，307a 輕微摻雜沒極區域 307 源極/汲極區域 95662.doc -20- 1239645 320 固定光二極體 320a， 330a 所摻雜區域 320b， 330b 所換雜的表面層 330 埋入通道電荷耦合裝置級 340a 第一絕緣層 340b 導電材料層 340c 第二絕緣層 341 閘極 342 層 343 傳輸閘極 345, 347, 349 閘極 380 電荷耦合裝置之閘極 381 絕緣層 382 導電層 444 光產生電荷 670 中央處理單元 671 軟碟機 672 壓縮光碟（CD)ROM機6 673 匯流排 675 輸入/輸出裝置 676 隨機存取記憶體 677 以處理器為基礎的系統 699 影像感測器 95662.doc -21 -

Claims (1)

1239645 、申請專利範圍： 一種像素單元，其包含： 一光轉換裝置，其產生電荷； 一閘控制電何存儲區域，其在一控制閘極之控制下存 儲該光產生電荷；及 -第-電晶體，其具有位於該光轉換裝置與該電荷存 儲Ei域之間之閑極，用於將古吝斗 用％村光產生電何自該光轉換裝置 傳輸至該電荷存儲區域。 ’其中該電荷存儲區域係一埋入 其中該電荷存儲區域係位於該 2·如請求項1之像素單元 通道MOS電容器之部分 3·如請求項1之像素單元 基板之一表面下方。 4·如明求項1之像素單元，其中該電荷存儲區域包含·· 一第二導電率類型之一摻雜區域，·及 一第一導電率類型之一摻 雜表面層，其位於一第二導 電率類型之該摻雜區域上方 位於該摻雜表面層上方。…、接觸，该控制間極係 之像素單元，其中該控制閘極包含採用一第 &電率類型的摻雜物所摻雜之多晶矽。 6·如請求項丨之像素單元，其中該 ^ 晶體，用# & ^第電日日體係一快門電 “於為該像素單元決定-積分時間。 感剩節點；及 7.如凊求们之像素單元，其進一步包含·· 第 曰曰 體，其具有位於該電荷存 儲區域與該感測 95662.doc 1239645 卽點之間之閉極。 8.如請求項7之像素單元，其中該感測節點係一浮動擴散 區域。 9·如請求項7之像素單元，其中該控制閉極至少與該等第 一與弟一電晶體間極部分地重疊。 、 10.如睛求項1之像素單元，其中該光轉換裝置係—固 二極體。 11 · 一種像素單元，其包含·· 一光轉換裝置，其產生電荷； 一閘控制電荷存儲區域，盆在一柝 八长徑制閘極之控制下存 儲該光產生電荷，其中該電荷存儲區域包含一第二導電 率類型之一摻雜區域及在一第一導 、 你弟一等電率類型之該摻雜區 域上方並與其接觸之一第一導電率類刑 ^ 守电手類型之一摻雜表面層 ，及其中該控制閘極係在該摻雜表面層上方；及 一第-電晶體，其具有位於該光轉換裳置與該電荷存 儲區域之間之閘極，用於將光產生電荷自該光轉換裝置 傳輸至該電荷存儲區域。 12.如請求項U之像素單元’其中該電荷存儲區域係一埋入 通道金屬氧化物半導體（M〇S)電容器之部分。 13·如請求項1丨之像素單元，其進一步包含： 一感測節點；及 一第二電晶體’其具有位於該電荷存儲區域與該感測 節點之間之閘極。 14·如請求項13之像素單元，其中該控制開極與該等第一與 95662.doc -2 - 1239645 第二電晶體閘極重疊。 1 5 · —種影像感測器，其包含： 一基板； 一像素單元陣列，其形成於該基板上，其中每一像素 單元包含： ' 一光轉換裝置，其產生電荷； 一閘控制電荷存儲區域，其在一控制閘極之控制下 存儲該光產生電荷；及 一第一電晶體，其具有位於該光轉換裝置與該電荷 存儲區域之間之閘極，用於將光產生電荷自該光轉換 裝置傳輸至該電荷存儲區域。 、 以如請求項15之影像感測器，其中該電荷存儲區域係一埋 入通道金屬氧化物半導體（“^幻電容器之部分。、 17.如请求項15之影像感測器，其中該電荷存儲區域包含： 一第二導電率類型之一摻雜區域； 其位於一第二導 ，該控制閘極係 閘極包含摻雜為 一第一導電率類型之一摻雜表面層， 電率類型之該摻雜區域上方並與其接觸 位於該摻雜表面層上方。 18. 如清求項15之影像感測器，其中該控制 一第一導電率類型之多晶矽。 19·如请求们5之影像感測器，《中該第—電晶 電曰日版，用於為該像素單元決定一積分時間。—” 2〇·如請求項15之影像感測器，其進一步包含： 一感測節點；及 95662.doc 1239645 第二電晶體之—第二電晶體閘極，其位於該電荷存 儲區域與該感測節點之間。 &如請求項觀影像❹"，其巾該控制極至少與該等 弟一與第二電晶體閑極部分地重疊。 22. —種處理器系統，其包含： ⑴一處理器；及 (11)一影像感測器’其與該處理器麵合，該影像感測 器包含： 一基板； φ -像素，其形成於該基板上方，該像素包含： 一光轉換裝置，其產生電荷； -閘控制電荷存儲區域，其在一控制閘極之控制 下存儲該光產生電荷；及 第一電晶體，其具有位於該光轉換裝置與該電 荷存儲區域之間之閉極，用於將光產生電荷自該光 轉換裝置傳輸至該電荷存儲區域。 23· 一種積體電路，其包含： 籲 一基板； μ一像素單元陣列’其位於該基板之一表面上，其中該 等像素單之至少一者包含一產生電荷的光轉換裝置、 在—控制閘極之控制下存儲該光產生電荷之一閘控制電 荷存儲區域及具有位於該光轉換裝置與該電荷存儲區域 之間之閉極之一第一電晶體，該第一電晶體之閘極用於 將光產生電荷自該光轉換襞置傳輸至該電荷存儲區域； 95662.doc -4- 1239645 一電路其耦合於該陣列，其中該電路包含與該控制閘 極_ σ之—導電線路，該導電線路向該控㈣極提 號。 " 24·種形成一像素單元之方法，該方法包含： 形成一光轉換裝置，其產生電荷； 形成一閘控制電荷存儲區域，其存儲該光產生電荷丨 形成一控制閘極，其控制該電荷存儲區域，及 形成一第一電晶體，其具有位於該光轉換裝置愈嗜電 荷存儲區域之間之閘極，用於將光產生電荷自該光轉換 裝置傳輸至該電荷存儲區域。 25·如睛求項24之方法’其中形成該電荷存儲區域與控制間 極之該等行為包含形成一埋入通道金屬氧化物半導體 (MOS)電容器。 _ I t:求項24之方法，其中形成該電荷存儲區域之該行為 包含在該基板之-表面下方形成該電荷存餘區域。 27·如睛求項24之方法，其中形成該電荷存儲區域之該 包含： # 形成一第二導電率類型之一摻雜區域；及 形成位於-第二導電率類型之該摻雜區域上方並與直 接觸之—第-導電率類型之-摻雜表面層，且其中形成 該控制閘極之該行為包含形成該摻雜表面層上方 制閘極。 ^ 28·如請求項24之方法 形成採用一第一導 ，其中形成该控制閘極之該行為包含 電率類型的摻雜物所摻雜之一多晶矽 95662.doc 1239645 29 30 31 32. 33. 34. ·:請求項24之方法，其中形成該第1晶體之該行為包 各形成-快門電晶體以用於為該像素二 間。 〜檟y刀日守 •如請求項24之方法，其進一步包含： 形成一感測節點；及 形成一第二電晶體之一筮-+ α 取_ ^日體之電晶體間極，其 何存儲區域與該感測節點之間。 …/电 .如明求項3 〇之方法，其中开彡士、 , 八干形成该感測節點之該行 形成一浮動擴散區域。 為匕各 _如巧求項3 0之方法’其中形杰兮 丑…丨 7成该控制閘極之該行為包人 形成至少與該等第一與第二 巧匕含 控制問極。 電-體閑極部分地重疊之讀 :請求項24之方法，其中形成該光轉換裝置 含形成一固定光二極體。 丁為包 -種形成-像素單元之方法，該方法包含： 形成一用於產生電荷的光轉換裝置； 類型之 形成與該光轉換裝置間隔開之 二 摻雜區域； —導電 形成一第二導電率類型之該推雜 電率類型之一摻雜表面I; 务- 形成位於該光轉換裝 區域之間之-第—…之；—導電率類型之該摻： ^ 4阳體之一閘極，·及 形成位於该摻雜表面 囬層上方之一閘極電極。 95662.doc 1239645 35·如請求項34之方法，其進一步包含： 形成一感測節點；及 形成一第二電晶體之一閘極，其位於一第二 型之該換雜區域與該感測節點之間。 、類 r東頁35之方法’其中形成該摻雜表面 極電極之呤t A A人 ^ ^ ^ Μ 重〜二:㈠形成與該等第-與第二電晶體閑極 里：M!之该閘極電極。 W· -種用於操作—像素單元之方法，該方法包含： 在積分週期期間回應於光而產生電荷； 藉由操作-第-電晶體之一閘極及操作控制該 空制閘極來將該光產生電荷傳輪至-閘控： 冤何存儲區域；及 ^ 糟由操作該控制閘極將該光產生電荷存健於該 儲區域中直到一讀出時間。 D子 3 8·如凊求項37之方法，其中存儲該 入脍#丨士 ϋ展王电何之该打為包 各將该光產生電荷存儲於一基板之一表面下方。 39·如請求項37之方法，其進一步包含藉由操作該第一電曰 體之該閘極來為該像素單元決定該積分週期之長度。曰曰 40·如請求項37之方法，其進一 又 廿榀I ，、運乂匕各稭由細作該控制閘極 二木一第二電晶體之一閘極來將該光產生電荷自該電 荷存儲區域傳輸至一感測節點。 " 請求項4〇之方法，其中將該光產生電荷傳輸至該感測 即點之錢為包含將該光產生電荷傳輸至—浮動擴散區 域0 95662.doc I239645 .如叫求項4〇之方法，其進一步包含藉由將該感測節點上 之一電壓施加到一讀出電路中來讀出該光產生電荷。 43. —種操作—影像感測器之方法，該方法包含： 在一積分時間期間，回應於入射光而同時在複數個像 素單元内產生電荷； 藉由才木作快門電晶體之閘極並操作控制該等電荷存儲 區域之控制閘極來同時將該光產生電荷傳輸至個別像素 皁疋内之閘控制電荷存儲區域； ’、 /由操作該等控制閘極將該光產生電荷存儲於該等電 何存儲區域中直到一讀出時間； 在-像素單元之一讀出時間’藉由操作—相關的 日日體之一問極來將光產生電荷自一第-電荷存儲 區域傳輸至一第一感測節點； 對該第一感測節點之一值進行取樣； 在一第二像素單元之一讀出時間， 第二雷曰駚# _ + 心作一相關的 、曰曰體之-閘極來將光產生電荷自一第 區域傳輸至一第二感測節點； 。 = 對。玄第一感測節點之_值進行取樣；及 處理該等值以獲得一影像。 44.l°請求項43之方法，其中產生電荷之該行為包含同時在 陣列之所有像素單元内產生電荷。 <如請求項44之以，其切該光產 存儲區域之該行為勺入门士 电订得輸至稷數個 列之所有=:該光產生電荷傳輸" 幻之所有像素早兀内之電荷存儲區域。 95662.doc