[go: up one dir, main page]

TWI239105B - Method of fabricating compressive strained silicon by ion implantation and transistor fabricated thereby - Google Patents

Method of fabricating compressive strained silicon by ion implantation and transistor fabricated thereby Download PDF

Info

Publication number
TWI239105B
TWI239105B TW093113926A TW93113926A TWI239105B TW I239105 B TWI239105 B TW I239105B TW 093113926 A TW093113926 A TW 093113926A TW 93113926 A TW93113926 A TW 93113926A TW I239105 B TWI239105 B TW I239105B
Authority
TW
Taiwan
Prior art keywords
scope
patent application
item
silicon
ion implantation
Prior art date
Application number
TW093113926A
Other languages
English (en)
Other versions
TW200539459A (en
Inventor
Min-Hung Lee
Cheng-Yeh Yu
Shing-Chii Lu
Chee-Wee Liu
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW093113926A priority Critical patent/TWI239105B/zh
Priority to US10/909,403 priority patent/US7282414B2/en
Application granted granted Critical
Publication of TWI239105B publication Critical patent/TWI239105B/zh
Publication of TW200539459A publication Critical patent/TW200539459A/zh
Priority to US11/860,362 priority patent/US20080023733A1/en

Links

Classifications

    • H10P30/204—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/791—Arrangements for exerting mechanical stress on the crystal lattice of the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P30/208—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

1239105 _案號93113926_玍月日 修正_ —— 五、發明說明（1) 【發明所屬之技術領域】 本發明係有關於一種獲得應變矽的方法，且特別是有 關於一種獲得壓縮應變矽的方法。 【先前技術】 長久以來，更快的晶片運算處理速度一直是眾人所追求的 理想，而晶片運算處理速度部份取決於元件之驅動電流的 大小，因此提昇元件的載子遷移率（m〇b i 1 i ty )以增大元件 之驅動電流，便成為晶片製造者所追求的目標。 近年來經研究發現，應變矽可有效提昇載子遷移率。 如第1A與1B圖所示，當延展應變（tensiie strain)越高 時，電子遷移率越高；而當壓縮應變（c〇mpressive straiiO越高時，電洞遷移率越高。將應變矽（straine(1 S一1)技術應用於金氧半場效電晶體（M〇SFET)時，如在同樣 7G件尺寸下使用應變矽層作為載子通道， 的載子遷移率（m〇bilitv )、电丁，、电/IJ 的目標。現有的製造;;可”有效增加元件效能 鬆弛（relaxed)矽鍺層上，· 夂/凤负趴 4%，將石夕成長在鬆他石夕錄/μ於錯的曰曰格吊數大約比石夕大 延展張力，而此鬆弛矽鍺;具矽，受到鬆弛矽鍺層施予 可增強IV型金氧半場效雷/ 、於一漸變矽鍺層，均證實 麥效電晶體（M0SFET)的速度。 【發明内容】 本發明提供一利 其步驟包括提供一含秒其 ·植製造摩縮應變矽的方法， w 進入該含矽基板 0412-A20406TW1(N1) ;P03930001 ； .ptc 1239105 案號 93113926 年 月 曰 修- 五、發明說明（2) 中；以及進行高溫處理，將含該離子之區域附近轉變為塵 縮應變石夕。 本發明亦提供一種金氧半電晶體，利用離子佈植製造 麼縮應變矽的方法所製成，該金氧半電晶體包括一位於含 石夕基板上之通道區，該通道區下方經離子佈植與高溫處 理’並將通道區轉換而形成壓縮應變矽；位於通道區之雨 側的源/ >及極區；一位於通道區上方的閘極介電層·，以及 一位於閘極介電層上方的閘極。 本發明還提供另一種金氧半電晶體，利用離子佈植製 造壓縮應變矽的方法所製成，該金氧半電晶體包括一位於 含石夕基板上之通道區；位於通道區之兩側的源/汲極區， 該源/汲極區下方經離子佈植與高溫處理，並產生壓縮應 變，而致使通道區受到延展應變；一位於通道區上方的^ 極介電層，·以及一位於閘極介電層上方的閘極。 、^發明之主要目的在於使用特定離子佈值，並利用高 /皿=i ’而直接在該特定離子佈值的區域產生壓縮應變， 以提升電洞遷移率，並增進p别雷 、、心 κ ^ ^ ^ ^ 1曰進Ρ型電晶體的效能；再者，可 利用特疋離子佈值的區域所甚 圍的區域產生延展應變： ：鈿應變’ @引發其周 電晶體的效能。 ^升電子遷移率’並增進Ν型 為讓本發明之上述和复 顯易懂，下文特舉出較佳：二丨的、特徵、和優點能更明 細說明如下： 只^例，並配合所附圖式，作詳 【實施方式】
1239105 93113926 五、發明說明（3) 本發明之實施例中，離子佈值所使用之離子係以氫離 子為例’其他可在高溫處理後引發壓縮應變的離子亦可使 用於本發明所提供之利用離子佈植製造應變矽的方法及使 用該方法所製成之電晶體中。 請參照第2A與2B圖，其為依據本發明實施例之利用氫 離子佈植獲得壓縮應變矽製程方法示意圖。如第2a圖所 示，提供一含矽基板2 1 0，其可為單晶、多晶、非晶石夕、
Si Ge或絕緣矽（SOI )基板，亦可為與其他基板或薄膜進行 黏合或鍵結之複合基板；將氫離子2 2 〇植入含石夕基板2 1 〇 中，該氫離子220適當濃度範圍為1E14cm-3〜1E17cnf3，調整 植入能量並設計適當植入介面221於含矽基板210内。如第 2B圖所示，經高溫處理，則植入的氫離子層會聚合成空洞 (voids) ’形成應變引發層2 22，對周圍區域造成壓縮應 變，實現在含矽基板2 1 0表面形成壓縮應變矽層，以作為 載子通道2 3 0，咼溫處理可為爐管加熱或者快速退火處王里 (rapid thermal annealing; RTA)之類的高溫製程，溫度 範圍可為2 5 C至1 2 0 0 °C，高溫處理時間為數秒鐘至數小 時。 第3A與3B圖分別為以摻雜量為1E16cm_3與2£：16(^3及处 量為40keV之氫離子植入含矽基板，經高溫處理後，再以^ X-光繞射儀（XRD)檢視矽晶格所受應變之分析圖。χ-光鱗 射儀（XRD)常應用於晶格常數（lattice c〇nstant)分析了 其中以未受應力之矽的峰值所在為基準，往正方向（右 動表示產生延展應變，往負方向（左）移動表示產生壓 變。由X-光繞射儀（XRD)實驗數據得知氫離子佈植經高溫心
0412-A20406TWF1(N1);P03930001；.p t c 第7頁 1239105 月 修正 曰 案號 93113926 五、發明說明（4) 處理後矽的峰值所在往負方向(左）移動，表示利 佈植確可獲得壓縮應變石夕，且由石夕晶格所受 變= 二離=度增力：而增大，可利用植入氯離子濃度調= °並 < 计所需之壓縮應變以提升電洞载子遷移率· @ $ 意的是，氯離子濃度不宜過淡或過濃，過淡的；羊=產主 J 2的壓縮應變，則電洞載子遷移率的提升不明顯，而 過浪的話，、在高溫處理後，所產生的空洞可能會互相連 接，而造成含矽基板表面的剝離，因此氫離子濃度以 1Ε1 4cm〜1Ε1 7cm 3為宜，而高溫處理時間可隨離子濃度增 加（減㈤少）而減少（增加）。藉由調整植入能量可決定氫離子 植入冰度，其中氫離子在矽基板内植入深度對植入能量的 比率約為8 n m / k e V。 ^明參妝第4 A至4 C圖，為依據本發明另一實施例之利用 氫離子佈植獲得壓縮應變矽製程方法的示意圖。如第“圖 所:在佈植氫離子42G植入含矽基板41〇前，將非載子通 ，區域上覆蓋阻擋植入層44〇，藉此在含矽基板41〇表面定 義出非載子通道區域。接著在進行離子植入與高溫處理等 步驟，並移除阻擋植入層44〇後，如第4B圖所示，可在含 矽基板410上形成應變引發層424與其壓縮應變載子通道區 ，431。如第4C圖所示，可再進行習知金氧半（M〇s)製程以 完成具壓縮應變載子通道的p型金氧半電晶體413，或是完 J整個積體電路（1C)應用。此處需特別提及的為當一 金氧半電晶體落於兩個具壓縮應變載子通道431的p型金氧 半電晶體413之間時，該N型金氧半電晶體會受到p型金氧 半電晶體413之壓縮應變的作用，而在n型金氧半電晶體產 第8頁 0412-A20406TWF1(N1)；P03930001；.p t c 1239105
j號 9311392fi 五、發明說明（5) 生延2應變，進雨提升其電子遷移率。 (離^ ^ ^ Ϊ 5A至51)圖，係依據本發明又—實施例之利用 3子獲得壓縮應變石夕製程方法的示意圖。如第5A圖 出非哉ί 3矽基板510表面覆蓋阻擋植入層540，藉以定義 雪曰Ϊ通道區域後，進行第一次氫離子佈植5 20。由於 早阳二通j在靠近源極（s〇urce)區域有數量較多的傳輸載 心二右在靠近源極通道區域提供較大應變量，效能較通道 又：勻應熒之元件為咼。因此，如第5 B圖所示，以阻擋植 層541疋義出罪近電晶體源極區域，並進行第二次（或多 次）氫離子佈植5 2 0,。接著，如第5C圖所示，進行高溫處 理f成非均勻對稱壓縮應變引發層5 26與非均勻對稱壓縮 應變載子通道5 3 3，以實現具非均勻對稱壓縮應變載子通 道之P型金氧半電晶體515，或是完成整個積體電路（IC)應 用。此外，亦可將一 N型金氧半電晶體置於兩個具壓縮應 變載子通道的P型金氧半電晶體515之間，該n型金氧半電 晶體會產生延展應變，進而提升其電子遷移率。 請參照第6A至6C圖，係依據本發明再一實施例之利用 氫離子佈植獲得壓縮應變矽製程方法的示意圖。如第6 A圖 所示，先定義出電晶體6 1 8後，再如第6 B圖所示，進行如 箾述步驟之氫離子佈植6 5 0。如第6 C圖所示，經高溫處理 後，該N型金氧半電晶體618包括一位於含矽基板610上之 通道區612 ;位於通道區612之兩側的源/汲極區614，該 源/汲極區6 1 4之下方經離子佈植與高溫處理，形成應變引 發層6 1 3 ’並產生壓縮應變，而致使通道區6 1 2受到延展應 變；一位於通道區上方的閘極介電層6 1 6 ;以及一位於間
0412-A20406TWF1(N1) ;P03930001; .ptc 第 9 頁 1239105 五、發明說明（6) 極介電層61 6上方的閑極61 9。 本赉明使用特定離子佈值，並利用高 j該特定離子佈值的區域產生壓縮應 '變，：“電== 率，並增進P型電晶體的效能；再者， 1升、電而遷移 值的區域所產生之壓縮應變，而引發 寺疋離子佈 展應變，以提升電子遷移率，並 的&域產生延 ，，發明已以較佳ί施 :ίΐΓ二？::：此技藝者’在不脫離本發明之精神 範圍當視後附之申請專利範 明之保護 0412-A20406TWF1(Ν1);Ρ03930001;.p t c 第10頁 1239105 ^ ---鍾 93113926~__年月 曰_ 佟正 圖式簡單制 ~——---- 第1A圖為N通道金氧半電晶體之電子遷移 延展應變的關係示意圖。 、ii之 第1B圖為P通道金氧半電晶體之電洞遷移率 壓縮應變的關係示意圖。 ^ 第2A與2B圖為依據本發明一實施例之利用氫離子佈植 獲得壓縮應變矽製程方法示意圖。 第3A與3B圖分別為以摻雜量為1E16cm—3與2E1 6cm_3及能 夏為40 keV之氫離子植入含矽基板，經高溫處理後，再以 X-光繞射儀（XRD )檢視矽晶格所受應變之分析圖。 第4 A至4 C圖，為依據本發明另一實施例之利用氮離子 佈植獲得壓縮應變矽製程方法的示意圖。 第5 A至5 D圖為依據本發明又一實施例之利用氫離子佈 植獲得壓縮應變矽製程方法的示意圖。 第6 A至6 C圖為依據本發明再一實施例之利用氫離子佈 植獲得延展應變矽製程方法的示意圖。 【符號說明】 21 0〜含梦基板； 2 2 0〜氫離子； 2 2 1〜植入介面； 22 2〜應變引發層； 230〜載子通道； 41 0〜含碎基板； 41 3〜P型金氧半電晶體； 4 2 0〜氫離子；
0412-A20406TWF1(N1);P03930001；.p t c 第 11 頁 1239105 案號 93113926 ___ Μ 修正 圖式簡單說明 424〜應變引發層； 4 3 1〜壓縮應變載子通道 440〜阻擋植入層； 4 5 2〜源/没極區； 4 5 3〜閘極介電層； 4 5 4〜閘極； 5 1 0〜含矽基板； 5 1 5〜Ρ型金氧半電晶體； 5 2 0〜氫離子； 5 2 0 ’〜氫離子； 526〜應變引發層； 5 3 3〜壓縮應變載子通道 5 4 0〜阻擋植入層； 5 4 1〜阻擋植入層； 6 1 0〜含矽基板； 612〜通道區； 6 1 3〜應變引發層； 6 1 4〜源/没極區； 6 1 6〜閘極介電層； 618〜Ν型金氧半電晶體； 6 1 9〜閘極； 6 5 0〜氫離子佈植。
0412-A20406TWFKN1) ;P03930001; .ptc 第12頁

Claims (1)

1239105 案號 93113926 六、申請專利範圍 i種利用離子佈植獲得壓縮應變矽的方法，勺 a ·提供一含石夕基板； ° b.佈植離子進入該含石夕基板中；以及 c ·進行高溫處理’將含該離子之區域轉變為應變引發 層，並使該區域之上方區域形成壓縮應變矽。 文 ' 2·如申請專利範圍第1項所述之利用離子佈植獲得壓 縮應變矽的方法，其中該步驟b •植入之該離子為氣子' 3·如申請專利範圍第2項所述之利用離子佈植獲得壓 縮應變矽的方法，其中該步驟b.植入之該氫離子之m 圍為 1E14 cm-3 〜1E17 cnr3 〇 /辰又 & 4·如申請專利範圍第2項所述之利用離子佈植獲得壓 縮應變矽的方法，其中該步驟b·植入之該氫離子之1果n 圍為 3 ηπι 〜10 /zm。 5 ·如申請專利範圍第2項所述之利用離子佈植獲得壓 縮應變石夕的方法’其中该步驟a ·之該含石夕基板可為單曰、 多晶、非晶石夕、S i G e或絕緣石夕（s 0 I)基板。 6.如申請專利範圍篇2項所述之利用離子佈植獲得壓 縮應變矽的方法，其中該步驟a·之該含矽基板可為1其他 基板或薄膜進行黏合或鍵結之複合基板。 ^ ^
7 ·如申請專利範圍第2項所述之利用離子佈植獲得壓 縮應變矽的方法，其中於步驟b·植入該氫離子時，&可配合 覆蓋阻擋植入層，以於特定區域獲得壓縮應變。 8·如申請專利範圍第2項所述之利用離子佈植獲得壓 縮應變矽的方法，其中該步驟b·植入該氫離子，可另外再
0412^20406TWF1(N1);P03930001; .ptc 第13頁 1239105 ---—— 案號 93113926 年 月-日 _, 六、申請專利範圍 配合多次氫離子植入，以獲得非均勻壓縮應變區域。 —9·如申請專利範圍第2項所述之利用離子佈植獲得壓 縮應變矽的方法，其中該步驟b.植入離子，可選擇在元件 製程前、元件製程中、或元件製程後進行。 I 〇 ·如申請專利範圍第2項所述之利用離子佈植獲得壓 縮應變矽的方法，其中該步驟c •進行高溫處理係形成應變 引發層之功用，溫度範圍為2 5 °C至1 2 0 0 °c。 II ·如申請專利範圍第2項所述之利用離子佈植獲得壓 縮應變矽的方法，其中該步驟c•進行高溫處理係形成應變 引發層之功用，高溫處理時間為數秒鐘至數小時。 1 2 · —種金氧半電晶體，利用離子佈植獲得壓縮應變 石夕晶圓的方法所製成，該金氧半電晶體包括： a•一應變引發層，經離子佈植與高溫處理所形成； b · —位於該應變引發層上之通道區，受應變引發層之 作用’而形成壓縮應變矽； c ·位於通道區之兩侧的源/汲極區； d•—位於通道區上方的閘極介電層；以及 e •—位於閘極介電層上方的間極。 1 3 ·如申請專利範圍第1 2項所述之金氧半電晶體，其 中δ亥離子佈值之該離子為氫離子。 1 4 ·如申請專利範圍第1 3項所述之金氧半電晶體，其 中違氫離子之濃度範圍為1E14 cm-3〜1Ε17 cm-3。 1 5 ·如申請專利範圍第1 3項所述之金氧半電晶體，其 中該氫離子之深度範圍為3 nffl〜1〇 。
0412-A20406TWF1(N1);P03930001 ptc 第14頁 1239105 -----i^931139?.R _年 §---------修正__- 六、申請專利範圍 1 6 ·如申請專利:範圍第1 3項/斤述之金氧半電晶體，其 中遠含矽基板可為單晶、多晶、#晶矽、S i Ge或絕緣矽 (SOI)基板。 1 了 ·如申請專利範圍第丨3項所述之金氧半電晶體，其 中該含石夕基板可為與其他基板或薄膜進行黏合或鍵結之複 合基板。 1 8 ·如申請專利範圍第1 3項所述之金氧半電晶體，其 中該通道區為非均勻壓縮應變區威。 1 9 ·如申請專利範圍第丨3項所述之金氧半電晶體，其 中該局溫處理之溫度範圍為2 5 t炱1 2 0 0 C。 2 〇 ·如申請專利範圍第1 3項所述之金氧半電晶體，其 中該咼溫處理之處理時間為數秒鐘至數小時。 2 1 ·如申請專利範圍第1 3項所述之金氧半電晶體，其 中該源/汲極區係以鈹、鎂、硼、鋁、鎵或銦的離子佈植 所形成。 2 2 ·如申請專利範圍第1 3項所述之金氧半電晶體，其 中該閘極介電層為矽氧化合物、氧化銓（H f 〇2 )、氮化矽 (S込I)或氧化鋁（A12 〇3)等絕緣層材料。 2 3 .如申請專利範圍第丨3項所述之金氧半電晶體，其 中該閘極為金屬、s i丨丨c丨de或多晶矽等閘極材料。 2 4· —種金氧半電晶體，利用離子佈植獲得壓縮應變 石夕晶圓的方法所製成，該金氧半電晶體包括： a · —對源/汲極區，該源/浪極區之下方經離子佈植與 高溫處理，而在該源/汲極區產生壓縮應變；
0412-A20406TWF1(N1);P03930001；.ptc 第15買 1239105 案號 93113926 六、申請專利範圍 b · -位於,該;源/激極;區之間的通^ 年
及 受到延展應變； ^ ^ Μ ^ 一位於通道區上方的閘極介％ 閉極之金氧爭電 d· —位於閘極介電層上方的 2 5 ·如申請專利範圍第2 4項所述 中該離子佈值之該離子為氫離子 以 其 半電 其 %金^氧 26·如申請專利範圍第25項所述 Fl7 cm'。 中該氩離子之濃度範圍為1E14 cii^3 1 乂今車電晶體 β 10。 木曰體，其 金氧爭電0曰髎 27·如申請專利範圍第25項，. 中該氫離子之深度範圍為3 nm ~1〇 其 28 ·如申請專利範圍第2 5項所述之泰^彳Ge或絕緣石夕 晶矽、S 中該含矽基板可為單晶、多晶 (SOI)基板。 2 9 ·如申請專利範圍第2 5項 中該含矽基板可為與其他基板成 合基板。 氧半電晶體，f 戶斤述之^^合威鍵結之 進打黏^ 爭電晶體，/、 薄膜 其 y 4氧 30 ·如申請專利範圍第2 5項所述之" 中該通道區為非均勻壓縮應變區威。々氧半電 31 .如申請專利範圍第25項所述之泰' 中該高溫處理之溫度範圍為2 5 t矣1 2 〇 % 半電晶體，广 3 2 ·如申請專利範圍第2 5項所述之泰 晶體’ 其 ，，-rw ^l'* !-i ^ 7S I 曰夺 w 甘 中該高溫處理之處理時間為數秒鐘I數衝丰電晶體，^ 金匕石西的離子 3 3 ·如申請專利範圍第2 5項所述 中該源/汲極區係以氮 石粦
0412-A20406TWF1(N1);P03930001；.ptc 第16貰 1239105 _案號 93Π3926_年月日_Hi__ 六、申請專利範圍 佈植所形成。 34 ·如申請專利範圍第25項所述之金氧半電晶體，其 中該閘極介電層為矽氧化合物、氧化銓（H f 02 )、氮化矽 (S i3 N4 )或氧化鋁（A 12 03 )等絕緣層材料。 3 5 ·如申請專利範圍第2 5項所述之金氧半電晶體，其 中該閘極為金屬、s i 1 i c i de或多晶矽等閘極材料。
0412-A20406TWF1(N1);P03930001;.ptc 第17頁 123 91伽113926號®式修正頁 修正日期= 94.7.8 物^月沪曰修(更)正替換贾
618 J v_ 第6A圖 ϊ Η Η 1 r V ) •參· \ • · · 610 一 650 618 610 第6B圖
第6C圖
TW093113926A 2004-05-18 2004-05-18 Method of fabricating compressive strained silicon by ion implantation and transistor fabricated thereby TWI239105B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW093113926A TWI239105B (en) 2004-05-18 2004-05-18 Method of fabricating compressive strained silicon by ion implantation and transistor fabricated thereby
US10/909,403 US7282414B2 (en) 2004-05-18 2004-08-03 Fabrication methods for compressive strained-silicon and transistors using the same
US11/860,362 US20080023733A1 (en) 2004-05-18 2007-09-24 Fabrication methods for compressive strained-silicon and transistors using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093113926A TWI239105B (en) 2004-05-18 2004-05-18 Method of fabricating compressive strained silicon by ion implantation and transistor fabricated thereby

Publications (2)

Publication Number Publication Date
TWI239105B true TWI239105B (en) 2005-09-01
TW200539459A TW200539459A (en) 2005-12-01

Family

ID=35374377

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093113926A TWI239105B (en) 2004-05-18 2004-05-18 Method of fabricating compressive strained silicon by ion implantation and transistor fabricated thereby

Country Status (2)

Country Link
US (2) US7282414B2 (zh)
TW (1) TWI239105B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7795679B2 (en) * 2008-07-24 2010-09-14 International Business Machines Corporation Device structures with a self-aligned damage layer and methods for forming such device structures
DE102008035811B3 (de) * 2008-07-31 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Feldeffekt-Transistor mit einem verformten Kanalgebiet, das durch eine Wasserstoff induzierte Gitterdeformation hervorgerufen wird und Verfahren zum Einbringen des Wasserstoffes
US8816429B2 (en) 2011-07-07 2014-08-26 Fairchild Semiconductor Corporation Charge balance semiconductor devices with increased mobility structures
US20130193483A1 (en) * 2012-01-27 2013-08-01 International Business Machines Corporation Mosfet Structures Having Compressively Strained Silicon Channel
US10347538B2 (en) 2017-06-30 2019-07-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for direct forming stressor, semiconductor device having stressor, and method for forming the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228694B1 (en) * 1999-06-28 2001-05-08 Intel Corporation Method of increasing the mobility of MOS transistors by use of localized stress regions
US6806151B2 (en) * 2001-12-14 2004-10-19 Texas Instruments Incorporated Methods and apparatus for inducing stress in a semiconductor device
US6803270B2 (en) * 2003-02-21 2004-10-12 International Business Machines Corporation CMOS performance enhancement using localized voids and extended defects

Also Published As

Publication number Publication date
US20050258460A1 (en) 2005-11-24
TW200539459A (en) 2005-12-01
US20080023733A1 (en) 2008-01-31
US7282414B2 (en) 2007-10-16

Similar Documents

Publication Publication Date Title
JP2004014856A (ja) 半導体基板の製造方法及び半導体装置の製造方法
TWI225283B (en) Strained semiconductor on insulator substrate and method of forming the same
TWI260091B (en) Semiconductor device and method of manufacturing the same
CN102339859B (zh) Mos晶体管及其形成方法
TW200807632A (en) CMOS devices with hybrid channel orientations, and methods for fabricating the same using faceted epitaxy
TW200414374A (en) Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers
JP2002025931A (ja) 半導体素子の製造方法
TW201225161A (en) Producing method for semiconductor device
TWI234811B (en) Manufacturing method for semiconductor substrate, semiconductor substrate and semiconductor device
TW200924067A (en) Methods of fabricating crystalline silicon, thin film transistors, and solar cells
TWI226704B (en) MOSFET device with a strained channel
TWI239105B (en) Method of fabricating compressive strained silicon by ion implantation and transistor fabricated thereby
TW200407977A (en) Method for improving a semiconductor substrate having SiGe film and semiconductor device manufactured by using this method
TW200832564A (en) Method of manufacturing semiconductor device, and semiconductor device
US20110269281A1 (en) Transistor with Longitudinal Strain in Channel Induced by Buried Stressor Relaxed by Implantation
JPH10233456A (ja) 半導体装置及びその製造方法
CN101859771B (zh) 一种具有应变沟道的cmos器件结构及其形成方法
WO2011113268A1 (zh) 半导体器件及其制造方法
US7241670B2 (en) Method to form relaxed SiGe layer with high Ge content using co-implantation of silicon with boron or helium and hydrogen
US7238567B2 (en) System and method for integrating low schottky barrier metal source/drain
US20080206965A1 (en) STRAINED SILICON MADE BY PRECIPITATING CARBON FROM Si(1-x-y)GexCy ALLOY
US20120112242A1 (en) Semiconductor body with strained region
TW200828449A (en) Method for straining a semiconductor wafer and a wafer substrate unit used therein
TWI246199B (en) Semiconductor device and LTPS-TFT within and method of making the semiconductor device
CN102881577A (zh) 使用微波晶体再生长的单晶u-mos栅极

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees