[go: up one dir, main page]

TWI239069B - Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects - Google Patents

Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects Download PDF

Info

Publication number
TWI239069B
TWI239069B TW092124471A TW92124471A TWI239069B TW I239069 B TWI239069 B TW I239069B TW 092124471 A TW092124471 A TW 092124471A TW 92124471 A TW92124471 A TW 92124471A TW I239069 B TWI239069 B TW I239069B
Authority
TW
Taiwan
Prior art keywords
ild
layer
metal
interconnect
metal oxide
Prior art date
Application number
TW092124471A
Other languages
English (en)
Other versions
TW200416948A (en
Inventor
Xiaorong Morrow
Jihperng Leu
Markus Kuhn
Jose A Maiz
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200416948A publication Critical patent/TW200416948A/zh
Application granted granted Critical
Publication of TWI239069B publication Critical patent/TWI239069B/zh

Links

Classifications

    • H10W20/037
    • H10W20/047
    • H10W20/065
    • H10W20/069
    • H10W20/0693
    • H10W20/074
    • H10W20/077
    • H10W20/085
    • H10W20/425

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1239069 玖、發明說明: 【發明所屬之技術領域】 本發明的一項具體實施例係關於半導體技術領域,更明 確地說’係關於一積體電路中互連的形成。 【先前技術】 傳統上,在一積體電路中形成金屬互連需要在一 ILD/金 屬互連層之頂部上,單獨沈積一蝕刻停止層,之後再處理 後續的互連層。例如,圖1說明依據一傳統技術形成的一金 屬互連。參考圖1,一層間介電質(ILD) 1〇2沈積在一蝕刻停 止層104上,其通常為氮化矽。依據熟知的雙層鑲嵌技術, ILD 102内圖案化形成一通道1〇6及溝渠1〇7。屏障層1〇8可 形成於通道106與溝渠1〇7的底部及側壁。然後用導電材料 (如銅)填充通道106與溝渠1〇7,並平坦化至ILD 1〇2之頂 部,從而形成一銅互連110。在平坦的ILD 1〇2、平坦的屏 障層10 8及平坦的互連11 〇上沈積一姓刻停止層11 2。因此, 可形成第二ILD 114、第二屏障層118及第二互連116,第二 屏障層118及第二互連116係連接至第一互連11〇,以提供互 連110與116之間的電連接。對於附加的ILD/互連層可重覆 該程序本身。 但通常的方法存在一些問題。例如,必須先沈積蝕刻停 止層112再形成及圖案化後續的ILD層。但沈積蝕刻停止層 既耗時又耗成纟’由#必須使用專屬設備來沈積傳統的氮 化物或氧化物材料。而且,通常形成的蝕刻停止層丨12為很 厚的介電材料,一般介於3〇至15〇奈米之間,會明顯增加電 87537 1239069 路的介電值。介電值與電路的RC回應密切相關。因此,蝕 刻停止層112明顯增加了電路的整體阻容延遲(Resistance
Capacitance Time Delay ; RC delay)。 此外’蚀刻停止層112(通常為氮化矽)不能抑制金屬(如 銅)在互連之頂邵120,沿蝕刻停止層U2與互連材料11〇之 間介面的介面擴散。介面擴散已確定為過早電移失敗的主 要原因。 已做過些力力嘗試盖住金屬互連的頂部,但此等方法 皆要求-選擇性很強的過程,其中覆蓋金屬只能沈積在金 屬互連上,而不能在ILD上。此外,對於無平台的通道 (unUnded Wa)設計規則,需要進行一單獨的蝕刻停止沈 積0 【發明内容】 本又說明-種用於形成具有金屬—金屬氧化物冑移屏障 及蝕刻停止之互連的方法及裝置。在下面說明中,提出了 許多具體細節。但孰夹拮淋χ丄# ……U技術人士將明白,此等具體細節並 非實行本發明具體實施例所必需。儘管附圖中已說明顯示 了某些範例性具體實施例’但應明白此類具體實施例僅你 說明性而非限制本發明,Η丄、λ , 刺尽知月且由於對於熟悉技術人士而言可 進行修改,故本發明不夸所駐― 月4又所顯不與說明的具體構造及配f 的限制。在其他實例中,允 並未k出熟知的半導體製造力 法、技術、材料、設備等的特定 」伢疋細即,以免不必要的混讀 本發明具體實施例。 下面說明形成互連層的古、、表 逻“勺万去’其不要求進行一單獨蝕奋 87537 1239069 停止沈積或選擇性沈積一覆盖金屬。在本發明一項具體實 施例中,沈積一金屬層,其一部分接觸一層間介電質 (「ILD」)’-部分接觸m連。金屬層接觸ILD的部 分與ILD反應,在ILD上形成一金屬氧化物。但是,金屬層 接觸導電互連的部分用作導電互連上的一金屬蓋,以改^ 電移性能。在一上層ILD的後續圖案化過程中,金屬氧化物 與金屬蓋共同用作一蝕刻停止層。 【實施方式】 如圖2A所示,該方法以一積體電路結構2〇1開始,其包括 一支撐導體2〇4的基板202,該導體可與一活動電路及積體 電路中的整合元件連接。術語「基板」包括一半導體晶圓 (如多晶矽)及具有一或多個絕緣、半絕緣、導電或半導電層 與材料的結構。從而,例如,該術語包括絕緣體上矽 (silicon-on-insulator)、藍寶石基底矽(siHc〇n_〇n_sapphi⑷ 及其他先進結構。導體204可為諸如銅、銀、金或鋁等材 料,其外覆一擴散屏障206(如氮化鈦或氮化姮),以防止導 體204的材料擴散進入基板2〇2中。 如圖2B所示,在積體電路結構2〇1之頂部,沈積一非導電 蝕刻停止層208,通常為30至15〇奈米厚,其包括如氮化 石夕、氧氮切或摻雜氮的碳切等材料。㈣停止層2〇8包 括材料,其將用作一後續蝕刻劑的有效蝕刻停止,但此 外也可用作1化層。在㈣停止層繼上形成—絕緣層 21〇 ’其有時簡稱為一層間介電層或ILD。因此在本文中, 絕緣層210稱為1LD。在本發明-項具體實施例中,ILD 210 87537 1239069 包括的材料具有電絕緣屬性,但也含有某種形式的氧。範 例性ILD所包含的氧包括氧化合物,如二氧化矽(Si〇2)、接 雜氟的氧化石夕(SiOF)或摻雜碳的氧化物(CDO)。對於本發明 一項具體實施例,ILD 210内存在氧很重要,如下面結合圖 21之進一步詳細說明。 可用任何已知的沈積介電材料膜的方法沈積ILD 2 1 〇,包 括物理及化學氣體沈積技術。][LD 2 10之厚度可依據積體電 路之設計而變化(如1000至15000 A)。 如圖2C至2D所示,該方法可繼續,依據傳統的雙層鑲嵌 技術圖案化ILD 2 1 0,蝕刻ILD 2 1 0來形成孔洞,一般稱為 通道。此類技術可包括一典型的微影程序,如圖2C所示, 包括在ILD 2 1 0上沈積一光阻層2 12,然後遮罩、曝光及顯 影該光阻層212,以在光阻層212内形成一圖案214。然後, 如圖2D所示,可蝕刻ILD 210,依據光阻層212中的圖案 2 14,首先在ILD 2 1 0内形成至少一孔洞2 1 6,也稱為通道。 蚀刻可首先在触刻停止層2 0 8停止。触刻的一範例方法可勺 括反應性離子蝕刻(reactive i〇n etching ; RIE)或其他熟知 方法。然後,可從ILD 2 10之頂部移除光阻層212 ,並清潔 通道217。 如圖2E所示,也可依據傳統的雙層鑲嵌技術執行第二圖 案化私序’以开> 成溝渠220。依據一項技術,第二圖案化程 序可包括沈積一犧牲材料218來完全填充通道216。犧牲材 料可為藉由旋塗法沈積的旋塗式聚合物(spin_〇n_p〇ly瓜α . SOP)或旋塗式玻璃。該層也可用作抗反射層。另—光阻層 87537 1239069 219可沈積在犧牲材料218上,然後光阻層2i9可經過遮罩、 曝光及顯影,形成另-界定一溝渠形成區域的圖案。如圖 2E所示’然後執行一定時蝕刻,直至依據所設計的溝渠22〇 之縱橫比,形成溝渠220至一指定深度。隨後可移除光阻層 219以及犧牲材料218,然後可對蝕刻停止層2〇8進一步蝕 刻,以連接通道2 1 6與部分下層導體2〇4。再執行一清潔程 序,移除任何殘留物。 然後可在ILD 210之頂部以及通道216與溝渠22〇之側壁與 底部上,沈積一屏障層222。在本發明一項具體實施例中, 可在屏障層222及ILD 210之頂部上沈積一種晶層。然後可 執行一電鍍程序,在種晶層之外生長一薄層導電材料,準 備填充通道216與溝渠220。之後可用導電材料224填充通= 216與溝渠220,如圖2F所示。在一項具體實施例中,導電 材料224與種晶層為銅。種晶層與導電材料224合併。但在 另一項具體實施例中,種晶層可能不存在,導電材料224可 直接沈積在屏障層222上。屏障層222可能是必需的,以防 止導電材料224擴散進AILD 210,尤其是若ILD 21〇的材料 本身不能防止擴散,且尤其是若導電材料224係高度傾向於 擴散。可用於屏障層222的範例性材料包括锆、鈦、銓、' 鎢、氮化鈦 '氮化鈕、氮化鎢、碳化鈦、碳化鋰、碳化 鎢、銓或其他氮化物、碳化物、化合物,或防止導電材料 224擴散進入;[LD 21〇的材料。導電材料224的範例性材料包 括銅、金、銀及鋁。導電材料224的沈積厚度應使其能完2 填充通道216與溝渠220。 87537 -10- 1239069 接著’如圖2G所示,可執行一平坦化程序,如化學機械 研磨(或簡稱CMP) ’以使導電材料⑵及屏障層222平坦化且 與ILD 210的頂部平齊’從而在㈣21〇内形成一導電互連 224 ’因此形成了互連層2〇〇。 平土-化程序路出ILD 21()、互連224及屏障層222之上 部在傳統私序中,若隨後將在第一互連層2〇〇上形成第二 :連層’ m需要進行一傳統形式的蝕刻停止層沈積,如先 ί在开y成第互連層2〇〇時所進行的。然而,如圖2H所示, 為免除對-傳統#刻停止層(如氮切層)沈積的需要,—金 屬㈣226沈積於ILD 21G、互連224及屏障層222之曝露的 P上由於可使用沈積屏障/種晶層222所用的相同機器 積金屬材料224,因而沈積金屬材料226既成本有效又 印省時間H產生其他互連層時,可在後續金屬化處 理程序中使用相同的機器。而且,由㈣成的傳统触刻停 止層為介電材料,-般較厚(如3〇至15〇奈米),所以傳統的 f刻停止層通常會明顯增加積體電路的整體rc延遲。但 是,由於依據所述的本發明具體實施例免除了對傳統蝕刻 停止層的需要’所以因在本發明中採用較薄的金屬氧化 物,故整體敗延遲會明顯減少。因此,所述之方法也提供 一具有降低之RC延遲㈣體電路,從而使電㈣ 大改善。 沈積金屬材料226可藉由物理氣體沈積方法(如熱塞發、 濺射等)、化學氣體沈積方法(如傳統的錢增強法等)或藉 由其他熟知的沈積金屬薄膜的方法完成。金屬材料226應沈 87537 -11 - 1239069 積至-厚度,其足以使所獲得的層(下面將進—步詳細說明) 用作一後續ILD蝕刻的有效蝕刻停止。但金屬材料us又不 應沈積得太厚,以致其會明顯影響整體電路的介電值(κ 值)。K值直接與時間常數值(RC值)有關,因而,若金屬材 料226沈積得太厚,其可能會使電路的性能遲鈍。因此,在 本發明一項具體實施例中,會將金屬材料226沉積至厚度約 10埃以上,而且最佳結果為厚度約10埃至1〇〇埃。 在本發明一項具體實施fi中,金屬材料226可包括一材 料’其在沈積金屬材料226時,將自動與ILD 21〇曝露的上 部發生反應,以在ILD 21〇曝露的上部上形成一 層22…21所示。若…。為-氧化物材料:二 足,右ILD 210中含有足夠數量的氧,則金屬材料沈積 於1LD 2 10上時,金屬材料220將與ILD 2 10中的氧自動發生 反應,從而使金屬材料226氧化,在接觸部分上形成金屬氧 化物層228。金屬材料226與ILD 21〇反應時,可能會消耗部 分ILD 210,使金屬氧化物層228略微伸進ild 21〇中。欲與 金屬材料226接觸反應的範例性ild 210材料可包括氧化合 物(氧化物」),如二氧化碎(Si〇2)、掺雜氟的氧化矽 (SiOF)及摻#灰的氧化物(CD〇)。因此可與範例性kd 2 j 〇 材料接觸反應的範例性金屬材料包括差、鋁、鈕、鈦及 i备。從而’所形成的金屬氧化物層228可包括氧化鈕、氧化 欽、氧化鋁、氧化鉻或氧化鈷。 此外至屬材料226可包括不會受到互連224或屏障層222 I曝露的上邵明顯氧化的材料,從而在互連224與屏障層 222s曝露上邵上,形成一主要部分未發生反應的金屬層 87537 -12- 1239069 230或金屬蓋230,如圖21所示。金屬蓋23〇與金屬材料226 的材料相同。因此金屬蓋230與金屬氧化物層228同時形 成,且二者皆形成於ILD 210、互連224及屏障層222上,而 典而進行選擇性沈積。應明白,無論在金屬層23〇與銅互連 224之間的介面231上,或在金屬蓋23〇上,皆可能因曝露於 周圍環境而發生部分氧化,但此類氧化非常小,對於銅互 連224與隨後形成的互連之間的電連接無實際意義。但是, 由於形成金屬蓋230後,不可能移除氧化,所以應當注意確 保在介面23 1處發生的氧化盡可能的少。 金屬盍230配置用以提供第一互連與其上後續形成的互連 之間的電連接。由於與傳統的蝕刻停止/互連介面相比黏著 強度較好,金屬盍230將會抑制互連224材料沿金屬蓋/互連 介面擴散。換言之,金屬蓋230使得電移的活化能量沿介面 增加,從而明顯可防止介面處的電移’減少由電移材料造 成的無效形成,因而改善了電路的總體性能。 此外,金屬盖230有益於無平臺的通道設計,其中部分上 層ILD直接在互連之上。因此,金屬蓋23〇用作一擴散屏 障,其覆盍互連224材料之頂部,免得其沿金屬蓋23〇與金 屬互連224間介面之邊緣231,向外擴散進入ILD 21〇周圍, 也防止向上擴散進入後續形成的一上層ILD。此外,如下面 結合圖2M進一步詳細所述,金屬蓋23〇與金屬氧化物228用 作一蝕刻停止層,防止後續蝕刻、灰化及清潔程序損壞ild 材料210、金屬互連224或屏障層222。 而且,由於金屬蓋230配置為用以提供第—互連與其上後 續形成的互連之間的電連接,所以金屬材料226不應為一電 87537 -13- 1239069 阻太強的材料。若電阻太強,金屬蓋230可能不能在第一互 連224與後續形成的可接觸金屬蓋23〇之互連間提供良好的 導電性。而且,金屬蓋23〇之金屬材料226不應太易於擴散 進入互連224之材料。若太易於擴散進入互連224之材料, 則到時金屬材料226會遍及互連224,從而產生不期望的互 連224的電阻率增大。電阻率增大會使互連224的rc值增 大,最終導致電路性能降低。 因此,金屬蓋230有助於明顯改善積體電路中的電移問 題,從而改善了整體電路的可靠性。再者,因金屬蓋23〇與 氧化物層228同時形成,由於後續形成一附加互連層並不要 求姓刻停止層沈積與金屬蓋230沈積分開進行,因而該方法 特別有利。 沈積金屬材料226且ILD 210已與該金屬材料226發生反應 後,ILD 210上金屬材料226的一部分232可能未與ild 210 完全發生反應。該部分232多餘且不需要,若保留下來會使 整個電路短路。因此,如圖2 J所示,可進行一回蚀來移除 金屬氧化物層228上的多餘部分232。在此回蝕過程中,姓 刻劑的化學成分應可蝕刻金屬材料226,但不會明顯蝕刻金 屬氧化物228、ILD 210、互連224或屏障層222。標準的基 於氟的電漿蝕刻可用於Ta,而標準的基於氯的電漿蝕刻可 用於A1及Ti。而且,触刻不應進行太久,否則金屬蓋230可 能會蝕刻過度。因此,回蝕程序應當定時為只需蝕刻多餘 部分232向下至金屬氧化層228之頂部。如圖2J所示,金屬 蓋230實質上與金屬氧化物層228相平齊,但並非必需平 87537 -14- 1239069 坦。 所得之金屬氧化物層228與金屬蓋23〇共同界定保護層 其可用作一後續IL D圖案化及姓刻的姓刻停止層。因 如圖2尺至2M所示’該方法可繼續,在保護層234上沈 積第二ILD 236 ,然後在第二iLD 236中圖案化及蝕刻一通 返242,在通道蝕刻期間,保護層234用作一蝕刻停止層。 在本發明一項具體實施例中,如圖2K所示,第二ILD 236 可由任何已知的沈積介電材料膜的方法沈積,包括物理及 化學氣體沈積技術。第二ILD 236的厚度可依據積體電路的 没计變化,但在一項具體實施例中其沈積厚度約6〇〇〇 A。 第二ILD 236可包括與第一 ILD 2 10相同的氧化物材料,如 二氧化矽(Si〇2)、摻雜氟的氧化矽(Si〇F)或摻雜碳的氧化物 (CDO),或可為與第一ILD 21〇不同的材料。但是,若後續
ILD欲形成於第二ILD 236之頂部,第二ILd 236與第一 ILD 2 10材料相同可能較為有利。 通道242之圖案化可包括一微影程序,如圖儿所示,包括 在第二ILD 236上沈積一光阻層238,然後遮罩、曝光及顯 影該光阻層238,以在光阻層内形成一圖案24〇。之後,如 圖2M所示’可依據光阻層238中的圖案240,蝕刻第二ILD 236。蝕刻的一範例方法可包括反應性離子蝕刻(RIE)或其 他熟知的方法。蝕刻期間,若不是因保護層234,下層ILD 210、互連224及屏障層222就會受到蝕刻劑244的侵襲與損 害。然後可進行灰化與清潔,以移除光阻層238,並清除通 道242内的殘留物。在灰化與清潔程序中,保護層234也保 87537 -15· 1239069 護下層ILD 210、互連及屏障層222。 依據本發明一項具體實施例,可依據一無平臺設計形成 通道242,或換言之,可形成通道使部分通道242覆蓋金屬 氧化物層228,另一部分覆蓋金屬蓋230,如圖2M中所述之 具體實施例。因此,蝕刻第二ILD 236期間所用的蝕刻劑 244應包括一化學成分,其蚀刻第二ild 23 6的材料,但不 會明顯蝕刻金屬氧化物層228或金屬蓋23 0。 然後該方法可繼續,如圖2N所示,依據傳統的雙層鑲丧 技術,進行第二圖案化程序,以形成一溝渠248。依據一, 技術,從第二ILD 236頂部移除光阻層238後,第二圖案化 程序可包括沈積一犧牲材料245、在犧牲材料245上沈積另 一光阻層246,然後遮罩、曝光及顯影光阻層246 ,以形成 界定一溝渠形成區域的圖案。如圖2N所示,然後執行一定 時姓刻,直至依據所設計的溝渠248之縱橫比,形成溝渠 248至一指定深度。光阻層246及任何保留的犧牲材料245隨 後可藉由灰化及清潔程序移除。 該方法可進一步繼續,如圖2〇至2P所示,在第二ILD 236 中形成一第二互連254,從而形成第二互連層256。如圖2〇 所示,屏障層250可沈積於第二ild 236之頂部及蝕刻通道 242與溝渠248之側壁上,防止後續形成的互連橫向擴散進 入第二ILD 236。種晶層可沈積於屏障層25〇上,並可執行 一電鍍程序。導電材料252 (如銅)的沈積厚度足以完全填Z 通道242與溝渠248。然後,如圖2P所示,可執行—平垣= 程序,如CMP ,使導電材料252與屏障層25〇平坦化, 87537 -16- 1239069 第二ILD 236頂邵平齊,以形成第二互連254。因此,利用 金屬-金屬氧化物蝕刻停止層/電移屏障,在第一互連層2〇〇 上形成第二互連層256,從而避免了傳統的單獨蝕刻停止層 沈積。第二ILD 236受到金屬蓋230的保護不會發生互連電 移。然後,如圖2Q所示,該方法可重複用於形成後續互連 層258等等。 熟悉技 而是可 從而已說明了本發明的若干具體實施例。但是 術人士應認識到本發明不限於所述之具體實施例 在以下附卩过之申請專利範圍内進行修改與變化。 【圖式簡單說明】 本發明已藉由範例進行解說,但不應受限於附隨圖式, 其中相同的參考符號代表相似的元件,且其中: 圖1說明依據先前技術形成互連的典型方法;以及 圖2A至2Q說明依據本發明一項具體實施例形成一互連的 方法。 【圖式代表符號說明】 102 104 106 107 108 110 112 層間介電質(ILD) 蚀刻停止層 通道 溝渠 屏障層 第一互連 蚀刻停止層 87537 -17- 第二 ILD 第二互連 第二屏障層 頂部 第一互連層 積體電路結構 基板 導體 擴散屏障 非導電蝕刻停止層 絕緣層 光阻層 圖案 通道 犧牲材料 光阻層 溝渠 屏障層 導電材料 金屬材料 金屬氧化物層 金屬蓋 -18- 介面 多餘部分 保護層 第二 ILD 光阻層 圖案 通道 I虫刻劑 犧牲材料 光阻層 溝渠 屏障層 導電材料 第二互連 第二互連層 後續互連層 19-

Claims (1)

  1. 评年f月曰 修正本 ^外雜器丨2447^專利申請案 中文申請專利範圍替換本(94年4月) 拾、申請專利範園: 1· 一種形成互連之方法,其包括: 藉由於一第一介電層(ILD)之曝露部份上及該第一1LD 内形成之一互連之曝露部份上沈積一金屬層而在一互連 層上形成一金屬氧化物層,而該金屬層與該第一 ILD發 生反應以形成該金屬氧化物層,其中該第一 ILD為一材 料’其所包含的氧足以在沈積該金屬層時與該金屬層自 動反應’以形成該金屬氧化物層;以及 沈積一第二ILD於該金屬氧化層上。 2·如申請專利範圍第1項之方法,進一步包括: 在該第二ILD中蝕刻一通道,該金屬氧化物層用作一 蚀刻停止。 3 ·如申請專利範圍第2項之方法,其中蚀刻該通道包括利 用一蚀刻劑,其將蝕刻該第二ILD材料,但不會明顯蚀 刻該金屬氧化物層。 4.如申請專利範圍第1項之方法,包括沈積該金屬層之厚 度約介於10A至ιοοΑ之間。 5·如申請專利範圍第1項之方法,其中該第一互連包括 銅。 6·如申請專利範圍第1項之方法,其中該金屬層包括—選 自由鈷、鋁、鈕、鉻及鈦所組成之群組中的材料。 7· —種形成互連之方法,其包括: 在一基板上沈積一第一 ILD ; 在该弟一 ILD中形成一第一通道及一第一溝渠· 87537-940420.doc 1239069 用一導電材料填充該第一通道及第一溝渠; 使該導電材料之頂部平坦化至該第一 ILD的頂部,從 而在該第一 ILD中形成一第一互連,該互連具有一曝露 的上部,且該第一:[LD具有一曝露的上部;及 在該第一 ILD之曝露的上部與該互連之曝露的上部上 沈積一金屬,該金屬係一材料,其與該第一 ild接觸反 應’以在該第一 ILD上形成一金屬氧化物,且該金屬係 一材料,其在該第一互連上形成一電移屏障,其中該第 一 ILD為一材料,其所包含的氧足以在沈積該金屬層時 與該金屬層自動反應,以形成該金屬氧化物層;以及 沈積一第二ILD於該金屬氧化物及該電移屏障之上。 8·如申請專利範圍第8項之方法,其中該金屬氧化物及該 電移屏障共同界定該第一互連層上的一保護層,且進一 步包括: 在該第二ILD中蝕刻並清潔一第二通道與第二溝渠, 在蝕刻與清潔期間,該保護層用作一蝕刻停止。 9 ·如申請專利範圍第8項之方法’進一步包括: 在該第二通道與溝渠内形成 弟一互連’該電移屏障 用以防止該第一互連擴散進入該第一 ILD與該第二ILD 之任意之一。 10 ·如申請專利範圍第9項之方法’其中形成該第二通道包 括利用,一 Ί虫刻劑,其將蚀刻#亥弟一* IL D材料’但不會明 顯蝕刻該保護層。 11 ·如申請專利範圍第7項之方法’其中該金屬ϋ不與該第 87537-940420.doc -2- 1239069 一 ILD完全反應,從而在該金屬氧化物上產生一多餘6 屬層,且進一步包括回蝕該多餘金屬層至該金屬氧化物 之頂部。 12. 如申請專利範圍第7項之方法,包括沈積該金屬之〜厚 度約介於ίο A至100 A之間。 13. 如申請專利範圍第7項之方法,其中該第一互連包括 銅。 14·如申請專利範圍第7項之方法,其中該金屬包括一選自 由鈷、鋁、鈕、鉻及鈦所組成之群組中的材料。 15 ·如申請專利範圍第7項之方法,其中該第一 ild包括一選 自由Si〇2、SiOF及CDO所組成之群組中的材料。 16. —種形成互連之裝置,其包括: 一第一 ILD ; 一位於該第一 ILD中的互連,該互連具有一頂部,其 平坦化至該第一 ILD之頂部; 一位於該互連之頂部及該第一 ILE)之頂部的保護層, 該保護層包括一覆蓋該第一 ILD的金屬氧化物部分,及 一覆蓋該互連的電移屏障,其中該電移屏障係一大部份 未經反應之金屬層;以及 一第二 ILD。 17. 如申請專利範圍第16項之裝置,其中在蝕刻及清潔一第 二ILD期間,該保護層能夠用作一蝕刻停止。 1 8 ·如申请專利範圍第16項之裝置,其中該電移屏障包括一 金屬’且係用於改善該互連的電移性能。 87537-940420.doc 1239069 19. 20. 21. 22. 23. 24 25 26 如申請專利範圍第16項之裝置,其中該第一 ILD部分包 括一氧化物材料。 如申請專利範圍第16項之裝置,其中該第一 ILD部分包 括一選自由Si〇2、SiOF及CDO所組成之群組中的材料。 如申請專利範圍第16項之裝置,其中覆蓋該互連的該電 移屏障包括一選自由鈷、鋁、妲、鉻及鈦所組成之群組 中的材料。 如申請專利範圍第16項之裝置,其中該保護層之一厚度 約介於ίο A至1〇〇 A之間。 一種形成互連之裝置,其包括: 一基板; 一覆蓋該基板的互連層,該互連層包括一導電互連, 其一頂部平坦化至一 ILD之頂部; 一位於該互連層上的保護層,該保護層包括一覆蓋該 第- ILD的金屬氧化物邵分,及—覆蓋該互連的電移屏 障’其中該電移屏障係一大部份未經反應之金屬層;以 及 一第二 ILD 〇 如申請專利範圍第23項之裝置,其中該保護層能夠 一蚀刻停止。 其中該電移屏障包括一 移性能。 其中該ILD包括—氧化 如申睛專利範圍第2 3項之裝置, 金屬,且係用於改善該互連的電 如申清專利範圍第2 3項之裝置, 物材料。 87537-940420.doc -4- 1239069 27.如申請專利範圍第23項之裝置,其中覆蓋該互連的該電 移屏障包括一材料,其可與一氧化物材料接觸反應,以 形成金屬氧化物。 87537-940420.doc
TW092124471A 2002-09-25 2003-09-04 Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects TWI239069B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/255,930 US7727892B2 (en) 2002-09-25 2002-09-25 Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects

Publications (2)

Publication Number Publication Date
TW200416948A TW200416948A (en) 2004-09-01
TWI239069B true TWI239069B (en) 2005-09-01

Family

ID=31993488

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092124471A TWI239069B (en) 2002-09-25 2003-09-04 Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects

Country Status (8)

Country Link
US (3) US7727892B2 (zh)
EP (1) EP1430526B1 (zh)
CN (1) CN100499067C (zh)
AT (1) ATE447239T1 (zh)
AU (1) AU2003272411A1 (zh)
DE (1) DE60329818D1 (zh)
TW (1) TWI239069B (zh)
WO (1) WO2004030088A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7727892B2 (en) 2002-09-25 2010-06-01 Intel Corporation Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
DE10344389A1 (de) * 2003-09-25 2005-05-19 Infineon Technologies Ag Verfahren zur Herstellung einer multifunktionellen Dielektrikumschicht auf einem Substrat
TWI227046B (en) * 2003-11-11 2005-01-21 United Microelectronics Corp Process of metal interconnects
US7169698B2 (en) * 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
US20050184288A1 (en) * 2004-02-25 2005-08-25 Tien-I Bao Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US7732326B2 (en) 2004-02-25 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method
US7090782B1 (en) * 2004-09-03 2006-08-15 Lam Research Corporation Etch with uniformity control
US7259463B2 (en) * 2004-12-03 2007-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Damascene interconnect structure with cap layer
US20060205204A1 (en) * 2005-03-14 2006-09-14 Michael Beck Method of making a semiconductor interconnect with a metal cap
JP2012511237A (ja) * 2008-12-05 2012-05-17 イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー 溶液処理された電子デバイス用のバックプレーン構造
WO2010065835A2 (en) * 2008-12-05 2010-06-10 E. I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
US8211776B2 (en) * 2010-01-05 2012-07-03 International Business Machines Corporation Integrated circuit line with electromigration barriers
US8912658B2 (en) 2010-10-29 2014-12-16 International Business Machines Corporation Interconnect structure with enhanced reliability
JP5994274B2 (ja) * 2012-02-14 2016-09-21 ソニー株式会社 半導体装置、半導体装置の製造方法、及び、電子機器
US8969197B2 (en) * 2012-05-18 2015-03-03 International Business Machines Corporation Copper interconnect structure and its formation
US9076847B2 (en) 2013-01-18 2015-07-07 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
US9123726B2 (en) 2013-01-18 2015-09-01 International Business Machines Corporation Selective local metal cap layer formation for improved electromigration behavior
KR102154112B1 (ko) 2013-08-01 2020-09-09 삼성전자주식회사 금속 배선들을 포함하는 반도체 장치 및 그 제조 방법
US10673288B2 (en) 2013-10-31 2020-06-02 General Electric Company Method for forming a nitrogenation barrier and machine formed using a body having the nitrogenation barrier
CN104934411A (zh) * 2014-03-17 2015-09-23 旺宏电子股份有限公司 金属内连线结构及其制造方法
US9349691B2 (en) 2014-07-24 2016-05-24 International Business Machines Corporation Semiconductor device with reduced via resistance
KR102304792B1 (ko) * 2014-12-22 2021-09-27 인텔 코포레이션 교대하는 하드마스크 및 캡슐화 에칭정지 라이너 방식을 이용하여 가이드된 비아들을 갖는 조밀 피치형 도전성 층들에 접촉하는 방법 및 구조물
US9818690B2 (en) * 2015-10-30 2017-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned interconnection structure and method
US10211148B2 (en) 2015-12-14 2019-02-19 International Business Machines Corporation Structural enhancement of Cu nanowires
US9837350B2 (en) 2016-04-12 2017-12-05 International Business Machines Corporation Semiconductor interconnect structure with double conductors
US10685873B2 (en) 2016-06-29 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Etch stop layer for semiconductor devices
US10651083B2 (en) 2018-03-05 2020-05-12 International Business Machines Corporation Graded interconnect cap
US11037799B2 (en) * 2018-09-26 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd Metal heterojunction structure with capping metal layer
US11926880B2 (en) 2021-04-21 2024-03-12 General Electric Company Fabrication method for a component having magnetic and non-magnetic dual phases
US11661646B2 (en) 2021-04-21 2023-05-30 General Electric Comapny Dual phase magnetic material component and method of its formation

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4261950A (en) * 1979-02-06 1981-04-14 American Sterilizer Company Sterilizing apparatus and integrated sterilizer control
US5783483A (en) * 1993-02-24 1998-07-21 Intel Corporation Method of fabricating a barrier against metal diffusion
US5719447A (en) * 1993-06-03 1998-02-17 Intel Corporation Metal alloy interconnections for integrated circuits
US5744376A (en) * 1996-04-08 1998-04-28 Chartered Semiconductor Manufacturing Pte, Ltd Method of manufacturing copper interconnect with top barrier layer
US6037257A (en) 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US6093635A (en) * 1997-12-18 2000-07-25 Advanced Micro Devices, Inc. High integrity borderless vias with HSQ gap filled patterned conductive layers
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
US6165880A (en) * 1998-06-15 2000-12-26 Taiwan Semiconductor Manufacturing Company Double spacer technology for making self-aligned contacts (SAC) on semiconductor integrated circuits
US6147000A (en) * 1998-08-11 2000-11-14 Advanced Micro Devices, Inc. Method for forming low dielectric passivation of copper interconnects
US6172421B1 (en) * 1998-08-11 2001-01-09 Advanced Micro Devices, Inc. Semiconductor device having an intermetallic layer on metal interconnects
US6110648A (en) * 1998-09-17 2000-08-29 Taiwan Semiconductor Manufacturing Company Method of enclosing copper conductor in a dual damascene process
US6153523A (en) * 1998-12-09 2000-11-28 Advanced Micro Devices, Inc. Method of forming high density capping layers for copper interconnects with improved adhesion
US6277745B1 (en) * 1998-12-28 2001-08-21 Taiwan Semiconductor Manufacturing Company Passivation method of post copper dry etching
US6593653B2 (en) * 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
US6261950B1 (en) * 1999-10-18 2001-07-17 Infineon Technologies Ag Self-aligned metal caps for interlevel metal connections
US6117747A (en) * 1999-11-22 2000-09-12 Chartered Semiconductor Manufacturing Ltd. Integration of MOM capacitor into dual damascene process
US6319819B1 (en) * 2000-01-18 2001-11-20 Advanced Micro Devices, Inc. Process for passivating top interface of damascene-type Cu interconnect lines
CN1248294C (zh) * 2000-11-22 2006-03-29 联华电子股份有限公司 形成阻挡层的方法及形成的结构
US6800554B2 (en) * 2000-12-18 2004-10-05 Intel Corporation Copper alloys for interconnections having improved electromigration characteristics and methods of making same
US6521523B2 (en) * 2001-06-15 2003-02-18 Silicon Integrated Systems Corp. Method for forming selective protection layers on copper interconnects
US6974762B2 (en) * 2002-08-01 2005-12-13 Intel Corporation Adhesion of carbon doped oxides by silanization
US7727892B2 (en) 2002-09-25 2010-06-01 Intel Corporation Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects

Also Published As

Publication number Publication date
ATE447239T1 (de) 2009-11-15
CN1689152A (zh) 2005-10-26
US20100219529A1 (en) 2010-09-02
EP1430526B1 (en) 2009-10-28
WO2004030088A1 (en) 2004-04-08
AU2003272411A1 (en) 2004-04-19
CN100499067C (zh) 2009-06-10
US7339271B2 (en) 2008-03-04
US7727892B2 (en) 2010-06-01
DE60329818D1 (de) 2009-12-10
US8299617B2 (en) 2012-10-30
TW200416948A (en) 2004-09-01
US20040058547A1 (en) 2004-03-25
EP1430526A1 (en) 2004-06-23
US20040224515A1 (en) 2004-11-11

Similar Documents

Publication Publication Date Title
TWI239069B (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
JP4350337B2 (ja) 半導体装置
TWI316739B (en) Methods of forming dual-damascene metal wiring patterns for integrated circuit devices and wiring patterns formed thereby
TW461036B (en) Method for forming a semiconductor device
US20060019485A1 (en) Multi-layer wiring structure, semiconductor apparatus having multi-layer wiring structure, and methods of manufacturing them
KR100366625B1 (ko) 듀얼 다마신 배선구조의 반도체 소자 및 그 제조방법
TW503473B (en) Semiconductor wafer device having separated conductive patterns in peripheral area and its manufacture method
US20050009333A1 (en) Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses
CN100372097C (zh) 制作集成电路中铜互连线的方法
JP3031301B2 (ja) 銅配線構造およびその製造方法
TWI690003B (zh) 用於形成雙鑲嵌互連結構的方法
US7033929B1 (en) Dual damascene interconnect structure with improved electro migration lifetimes
US20030067077A1 (en) Organic copper diffusion barrier layer
US6319820B1 (en) Fabrication method for dual damascene structure
US20250316496A1 (en) Film deposition for patterning process
CN113764337B (zh) 导电插塞的制造方法及半导体结构
JP3525788B2 (ja) 半導体装置の製造方法
JP2001176965A (ja) 半導体装置及びその製造方法
US7250364B2 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
TWI838721B (zh) 具有用於線後段互連及交叉點之改良隔離之減成法金屬蝕刻
JP2000306998A (ja) 半導体装置及びその製造方法
CN113948493A (zh) 半导体存储器件及其制造方法
TWI381444B (zh) 形成開口之方法
CN118231338A (zh) 形成金属互联结构的方法及半导体结构
CN116741727A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees