[go: up one dir, main page]

TWI239055B - Ti liner for copper interconnect with low-k dielectric - Google Patents

Ti liner for copper interconnect with low-k dielectric Download PDF

Info

Publication number
TWI239055B
TWI239055B TW092130326A TW92130326A TWI239055B TW I239055 B TWI239055 B TW I239055B TW 092130326 A TW092130326 A TW 092130326A TW 92130326 A TW92130326 A TW 92130326A TW I239055 B TWI239055 B TW I239055B
Authority
TW
Taiwan
Prior art keywords
layer
copper
patent application
thickness
scope
Prior art date
Application number
TW092130326A
Other languages
English (en)
Other versions
TW200416902A (en
Inventor
Larry Clevenger
Stanley J Klepeis
Hsiao-Ling Lu
Jeffrey R Marino
Andrew H Simon
Original Assignee
Ibm
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibm, United Microelectronics Corp filed Critical Ibm
Publication of TW200416902A publication Critical patent/TW200416902A/zh
Application granted granted Critical
Publication of TWI239055B publication Critical patent/TWI239055B/zh

Links

Classifications

    • H10P14/40
    • H10W20/033
    • H10W20/035
    • H10W20/425

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1239055 玫、發明說明: 【發明所屬之技術領域】 本發明之技術領域係關於使用銅互連及低介電值之電介 質作爲後端來製造積體電路,尤其指含有鎢或其他对熔金 屬接觸之積體電路,該等鎢或其他对溶金屬接觸與銅線在 機械及電氣上相連接。 【先前技術】 在開發一種在積體電路後端用銅來替代鋁之工藝過程 中,技術人員很快便發現:須將銅加襯塾或密封以防止其 擴散或泄漏並與該電介質反應,並且/或者與污染物發生反 應0 在試驗多種襯墊之後,人們已瞭解不同材料組合之強度 及缺陷。一般而言,鈕/氮化钽(Ta/TaN)之組合較令人滿意。 然而在低介電值層間電介質之特殊情形下,形成溝道及 通孔來以鑲嵌(Damascene)之形狀支撐銅互連之製程,將導 致碳從介電材料中釋放(譬如透過濺射)並沈積於下層導體 之暴露表面上。而該碳係導致兩互連層之間之介面斷路 (open circuit)之重要原因,特別在|接觸與下一層銅之間尤 其明顯。 已經發現鈦(Ti)具有有效吸收碳 〜· Η工且丹亦可吸斗 和氮。但不幸的是,正如熟習此項技術者所熟知,鈦1 銅發生反應而生成高電阻之化合物。故熟習 爲鈦不適合用作向銅互連加襯墊之材料。 此項技術者認 如果該襯墊 此外,由於尺寸縮小,該襯墊薄係重要的
O:\89\89045.DOC 1239055 旱則鋼將太窄’且有較高之電阻。該襯墊内之每一附 加層均可減少銅之數量,並由此而增加該互連之電阻。 。口此,熟習此項技術者目前尚不能解決爲嵌於低介電值 包’丨貝之鋼互連提供襯墊之問題。而用於氧化物電介質之 解决方案一组/氮化组亦不適合。 【發明内容】 本^明係關於一種用於銅互連之襯墊,該銅互連與嵌入 至3有妷成分之低介電值電介質中之下層之耐熔材料相接 觸。 本發明之一特徵係使用其上覆有一氮化鈦層之鈦下層。 本發明之另一特徵係採用鈦/化學氣相沈積_氮化鈦/鈕 (Τι/CVD-TiN/Ta)之三層結構。 【實施方式】 圖1顯不依照本發明之一後端之部分,其中於電介質 2〇(譬如氧化物)上以小孔之形式形成w接觸%,用於與基板 ίο上所形&之電晶體或其他元件(device)之電極相接觸。 本發明所解決之問題係於接觸5〇之上表面與下一互連声 之間形成接觸,該接觸係欲入低介電值電介質2 $中之銅 譬如SiLK(TM)。熟習此項技術者須明瞭,如其它許多低 電值之電介質一樣,該電介質含有碳。在形成用於:其 部沈積(該術語包括電鍍、濺射、化學氣相沈積、物理氣 沈積等等)銅構件66之小孔之製程中,碳會濺射或以其他 式釋放。此外,氧和/或氮亦可黏著或以化合物之形式存 於該表面上。此兩種因素亦會降低該電接觸之品質。
O:\89\89045.DOC 1239055 依妝本發明,組合襯墊62(示意性表示一個或多個襯墊) 斤匕括之第一襯墊層或薄膜係由鈦形成,其沈積至一標稱 冰度,該深度足以吸收附著於該接觸5〇上表面之碳、氧和 鼠。此〉可染之主要機制係從該電介質中濺射出,但亦有可 月匕來自其他來源和機制。作爲示例,該第一層之厚度可係2 示米(nm)且可用物理氣相沈積或化學氣相沈積方法沈 積而成。 然後再譬如用化學氣相沈積方法於組合襯墊62内沈積一 卜气匕鈦襯塾層。δ亥層之功能係防止鈦與銅相接觸,並 舍生反應而形成一高電阻率層。 由於碳能沈積在容納銅之該溝道之整個底部,故應沿該 溝運之整個底部沈積鈦。雖然職塾之導電 觸相接之介面處起㈣,但碳污染之問題並非僅限2 區域。 視情況,可沈積一厚度爲1〇至2〇奈米之第三鈕襯墊層。 使用组有利於形成一能與銅良好接觸之介面,即蟲晶,里 有較好之電遷移耐性。另外,該组層亦係—阻障層。因此、, 若將該㈣闕組合阻障層以及介面改良層,則可排除具 有腐蝕危險之氮化鈦。 熟習此項技術者可明瞭,如果需要,亦可利用其他視情 況之步驟,譬如對接觸50之表面進行濺射清潔或其它清潔 等。通常’亦可將—鋼晶種層置於最終形成之襯墊層上。 與當前175-190奈米技術之構件6〇之標稱厚度相比,該兩 層具有8奈米之組合厚度。該襯墊厚度對於銅互連總厚度之
O:\89\89045.DOC -9- 1239055 影響不容忽視,且其對電路之Rc時間常數及電路其他特性 亦有顯著之影響。類似地,在接觸50之上表面,其標稱直 禋係120奈米,而該襯墊層佔有其中之16奈米。故增2 2第 三鈕襯墊層(標稱厚度爲10_20奈米)僅增加該厚度而已。弟 6該第一鈦襯墊層之最小厚度將依據吸收污染之需要來確 定;該第二氮化鈦襯墊層之最小厚度將依據阻障及隔離鈦 與銅相接觸之需要來確定。此等襯墊亦可用來對銅構成限 制,此亦爲除用於吸收及隔離鈦所需厚度之外之可增加所 需厚度之另一約束條件。在上述每一種情形下,設計者均 應增加一定餘量(margin)來允許製程中存在之波動。 實驗表明,依照本發明之W_Cu接觸之良率,要明顯高於 先前之氮化鈕/鈕技術之良率。在試驗中,依照本發明之_ 測試結構之良率爲100%,而相應之先前技術組合層之良率 則約爲80%。 與圖1類似,圖2顯示用於雙鑲嵌孔之對應結構,其中鋼 互連60,被置於共形層62,之上。如熟習此項技術者所知,該 ‘私/又有太大之區別,但調整了該襯墊沈積以改良該等襯 墊層的共形性。 熟習此項技術者須明瞭,除鎢以外之其他材料,譬如其 他对金屬或多晶石夕(統稱爲财溶材料)等,亦可用作下層連 接,譬如該基板上之MO、Ml或接觸區域等。該結構性組件 將被稱爲耐熔金屬接觸,由於感興趣之部分係該接觸表 面’故可忽略終止於該表面上之互連構件之形狀。此結構 類型並不限於積體電路,亦可使用本發明來製備採用相同 O:\89\89045.DOC -10- 1239055 材料之其他結構,譬如封裝結構或電機系統等。用來 此種結構之材料並不只限於矽, 他材料。 V 了使用純、_或其 ^只用了-個較佳具體實施例來對本發明進行說明, 但熟習此項技術者須綠 ^ 明瞭’在不背離後附中請專利範圍之 與乾圍之情形下,本發明亦可以其他各種不同之 來實行。 【圖式簡單說明】 圖1以局部圖不及示意圖之方式給出了—單鑲♦接觸之 截面圖。 ,、圖2以局部圖示及示意圖之方式給出了-雙鑲嵌接觸之 乾面圖。 【圖式代表符號說明】 10基板 20 電介質 25 低介電值之電介質 50 接觸 60 鋼構件 60?鋼互連 62 組合襯墊 62?共形層
O:\89\89045.DOC -11 -

Claims (1)

1239055 拾、申請專利範圍: 1. 一種用於形成一電互連結構之方法,其包括以下步驟: 提供一組嵌入至一第一層間電介質中之耐熔材料 觸; 关 提供一設置於該第一層間電介質之上且七 〜丄且包含碳之第二 層間電介質; ~ 於該第一層間電介質上形成一組開口,1s , 六T主少有一 些開口使該等接觸中之一些接觸之上表面異雨 τ I路,出自包 括碳、氧及氮之該群組之一污染藉此沈積於該 、、今上表面 之上; 於該組開口内沈積一第一欽概塾層’藉此該鈦襯墊吸 收該污染; 於該第一襯墊層上沈積一第二阻障襯墊層;以及 於該等開口内之該第二襯墊層上沈積鋼以形成一、 層。 7 —互連 2.如申請專利範圍第1項之方法,其中該電互連結構係一積 體電路之一部分。 貝 3·如申請專利範圍第丨項之方法,其中於該組金屬接觸中至 少有一些係鎢。 4·如申請專利範圍第2項之方法,|中該、組金屬接觸中至少 有一些係鎢。 5. 如申請專利範圍第丨項之方法,其中該第一襯墊層具有一 足以吸收该專污染物之厚度。 6. 如申請專利範圍第2項之方法,其中該第一概塾層具有一 O:\89\89045.DOC 1239055 足以吸收該等污染物之厚度。 7, 如申請專利範圍第4J1夕+ 摩㈣弟4項之方法’其中該第一襯墊層具有 足以吸收該等污染物之厚度。 8. :申請專利範圍第2項之方法,其中該第一襯塾層具有 大於2奈米之厚度。 9·如申請專利範圍第5項之方法,其中該第一襯塾層具有 大於2奈米之厚度。 大於2奈米之厚度 ★申 '專利靶圍第7項之方法,其中該第一襯墊層具有 ★申明專利範圍第4項之方法,其中該第二阻障襯墊層具 有一足以隔離該鈦與該銅之厚度。 ★申明專利|(1圍第1 i項之方法,其中該第二阻障襯墊層 之材料係從包括氮化鈦及鈕之該群組中選出。 13·如申請專利範圍第4項之方法,其另外還包括—沈積一第 三鈕襯墊層之步驟。 14. 如申凊專利範圍第4項之方法,#中該第—襯墊層係採用 物理氣相沈積與化學氣相沈積中之一種方法沈積而成。 15. 如申請專利範圍第4項之方法,其中該第二襯塾層係採用 化學氣相沈積方法沈積而成。 16 · —種互連結構,其包括: 一組嵌入於一第一層間電介質中之耐熔材料接觸; 一含有碳之第一層間電介質; 沈積於該第一電介質内一組開口中之一第一銅互連 層,其中至少有一些開口使該等耐熔材料接觸中之一此 O:\89\89045.DOC -2- 1239055 第一鋼互連層 接觸之上表面暴露給 該銅互連包括: 一於該組開口内之第-鈦襯墊層; 一沈積於該第一褊執 €上之第二氮化鈦概墊層;以及 一沈積於該開口内兮笛、 9 17.如申,專利一 墊層上之銅互連構件。 月專利乾圍弟16項之互連結構,其中: 該互連結構包含於_積體電路中。 18·如申請專利範圍第17項之互連結構,其中·· “熔材料係鎢’且該第-襯墊層包含從該等耐熔材 料接觸中之-些接觸之該等上表面上吸收之碳。材 19·如申料利範圍第18項之互連結構,其還包括: 一弟三组觀墊層。 2〇·如申請專利範圍第18項之互連結構,其中: 該第-襯塾層具有-足以吸收碳之厚度,且該第三概 塾層具有一足以隔離該欽與該銅之厚声。 O:\89\S9045.DOC
TW092130326A 2002-11-01 2003-10-30 Ti liner for copper interconnect with low-k dielectric TWI239055B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/287,155 US6661097B1 (en) 2002-11-01 2002-11-01 Ti liner for copper interconnect with low-k dielectric

Publications (2)

Publication Number Publication Date
TW200416902A TW200416902A (en) 2004-09-01
TWI239055B true TWI239055B (en) 2005-09-01

Family

ID=29711757

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092130326A TWI239055B (en) 2002-11-01 2003-10-30 Ti liner for copper interconnect with low-k dielectric

Country Status (5)

Country Link
US (1) US6661097B1 (zh)
JP (1) JP2004158851A (zh)
KR (1) KR100570147B1 (zh)
CN (1) CN1258217C (zh)
TW (1) TWI239055B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI242835B (en) * 2003-08-29 2005-11-01 Nanya Technology Corp Structure of interconnects and fabricating method thereof
DE102005052000B3 (de) * 2005-10-31 2007-07-05 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram
WO2009079657A2 (en) * 2007-12-18 2009-06-25 Byung Chun Yang High yield and high throughput method for the manufacture of integrated circuit devices of improved integrity, performance and reliability
JP2012204501A (ja) * 2011-03-24 2012-10-22 Sony Corp 半導体装置、電子デバイス、及び、半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5098860A (en) 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US6022800A (en) 1998-04-29 2000-02-08 Worldwide Semiconductor Manufacturing Corporation Method of forming barrier layer for tungsten plugs in interlayer dielectrics

Also Published As

Publication number Publication date
CN1258217C (zh) 2006-05-31
US6661097B1 (en) 2003-12-09
KR100570147B1 (ko) 2006-04-12
TW200416902A (en) 2004-09-01
CN1501471A (zh) 2004-06-02
KR20040038651A (ko) 2004-05-08
JP2004158851A (ja) 2004-06-03

Similar Documents

Publication Publication Date Title
JP3588275B2 (ja) 半導体装置の形成方法
JP3955386B2 (ja) 半導体装置及びその製造方法
US7215024B2 (en) Barrier-less integration with copper alloy
US7709955B2 (en) Semiconductor device with a line and method of fabrication thereof
TW483137B (en) Reduced electromigration and stressed induced migration of Cu wires by surface coating
JP2004006748A (ja) 銅配線の信頼性を向上させるための銅遷移層
US8119519B2 (en) Semiconductor device manufacturing method
TWI227907B (en) Semiconductor device and method of manufacturing the same
TW200818391A (en) Structure and method for creating reliable via contacts for interconnect applications
JP2004063556A (ja) 半導体装置の製造方法
JP2002134612A (ja) 半導体装置及びその製造方法
JP4558272B2 (ja) 低誘電率技術における銅バイア用のクロム接着層
TWI239055B (en) Ti liner for copper interconnect with low-k dielectric
JP2004228445A (ja) 半導体装置およびその製造方法
JP4558273B2 (ja) 低誘電率技術における銅のバイア
US7666782B2 (en) Wire structure and forming method of the same
JP2005005383A (ja) 半導体装置および半導体装置の製造方法
JP2005038999A (ja) 半導体装置の製造方法
US6479898B1 (en) Dielectric treatment in integrated circuit interconnects
JPH10256372A (ja) 半導体装置の製造方法
US6445070B1 (en) Coherent carbide diffusion barrier for integrated circuit interconnects
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法
US20060202336A1 (en) Semiconductor device and method of fabricating a semiconductor device
TW513778B (en) Method of fabricating a barrier layer with high tensile strength
US6710452B1 (en) Coherent diffusion barriers for integrated circuit interconnects

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees