TWI234861B - Chip package - Google Patents

Description

12348,61 twf.doc/006 九、發明說明： 【發明所屬之技術領域】 本發明疋有關於一種晶片封裝體(chip package)，且 特別疋有關於一種使用線穿槽型態(wire如01^ si〇t type) 的晶片封裝體。 【先前技術】 近年來，隨著半導體製程技術的不斷成熟與發展，各 種高效能的電子產品不斷推陳出新，而積體電路(Integrated

Circuit，1C)元件的積集度(integrati〇n)也不斷提高，在ic 元件之速度及功能提升的同時，IC元件之本身所產生的 熱能必須哥求適當的管道來快速地散逸至外界，否則過高 的溫度將導致1C元件發生暫時性或永久性的失效。因此， 在1C元件之製程中’ 1C封裝(ic packaging)扮演著相當重 要的角色。由於1C元件通常是將IC製作在半導體晶片 (semiconductor chip)上，再將表面具有IC之晶片予以封 裝，所以1C封裝又可稱之為晶片封裝(chippackaging)。 就動悉隨機存取記憶體（Dynamic Ran(i〇m Access Memory，DRAM)所採用之晶片封裝技術而言，早期的 DRAM係採用導線接合技術(wire Bonding，WB)，將配置 於一模組板(module board)之表面的一顆晶片其多個接 點’經由多條導線而分別電性連接至模組板的多個接點（俗 稱金手指），接著再利用一封裝膠體如〇1出叩 compound) 來包覆上述之晶片及這些導線。然而，隨著DRAM的運 作速度增加，DRAM之本身於運作時所產生的熱能也相 f.doc/006 對增加。為了提咼DRAM的散熱效率，微型球腳格狀陣

列封裝體（micro-Ball Grid Array package，micro-BGA package)便發展出來。有關於此習知微型球腳格狀陣列封 裝體將詳述如後。 圖1繪示習知之一種微型球腳格狀陣列封裝體 (micro-BGA package)的剖面示意圖。請參照圖1，習知微 型球腳格狀陣列封裝體1〇〇係由一封裝基板(package SUbStrate)110、一 線路層 120、晶片 130、多條導線(c〇nductive wire)M0、一封裝膠體⑼與多個銲球(s〇lder ball)16〇所 組成。封裝基板110具有一第一表面ll〇a、相對於第一 表面110a之一第二表面ii〇b與一槽孔(si〇t)H2，而線路 層120係配置於第一表面i10a，並圍繞槽孔112的周圍。 此外，晶片130係配置於第一表面ii〇b上，並覆蓋槽孔 U2，而晶片130具有多個訊號墊(signal pad)132與多個 非訊號墊(non-signal pad)134，其中非訊號墊134例如接 地墊或電源墊，且槽孔112係暴露出這些訊號墊132與這 些非訊號墊134。另外，某些導線14〇之兩端係分別連接 至訊號墊132與線路層12〇，而其他導線14〇之兩端則分 別連接至非訊號墊134與線路層12〇。 承上所述，封裝膠體150係包覆晶片13〇、導線14〇 與局部線路層120，而銲球160係配置於線路層12〇上， 其中銲球160係適於與外界電性連接。值得注意的是，晶 片130之訊號係經由這些訊號墊132、對應之導線“ο、 線路層120與這些銲球160而傳遞至外界。此外，返回電 I2348^1twfd〇 c/006 流(return current)係經由其他銲球16〇、線路層12〇、對應 之導線140與這些非訊號墊134而輸入至晶片ι3〇。 由於習知微型球腳格狀陣列封裝體1〇〇之返回電流 必須經過導線140才能回到晶片，因而導致返回電流所需 經過的回流路徑(return loop)較長，且導線14〇與線路層 120之間尚具有阻抗不匹配(impedance mismatch)等問題， 因此習知微型球腳格狀陣列封裝體1〇〇具有較高的介入損 耗(insertion loss)與返回損耗(return loss)。此外，當晶片130 所輸出之訊號為高頻訊號時，高頻訊號所產生之迴流電感 (loop inductance)也將相對增力口。 【發明内容】 有鑒於此，本發明的目的就是在提供一種晶片封裝 體，其具有較佳的電性品質。 基於上述目的或其他目的，本發明提出一種晶片封 裝體’其包括一封裝基板、一第一圖案化導電層(c〇nductive hyy)、一第二圖案化導電層、一導電壁(c〇nductivewdl)、 晶片與至少一導線。封裝基板具有一槽孔(sl〇t)，而第 一圖案化導電層係配置於封裝基板之一第一表面上，其具 有至少一訊號端及至少一非訊號端，其中非訊號端係位於 槽孔的周圍。此外，第二圖案化導電層係配置於封裝基板 之第一表面上，並位於槽孔的周圍。另外，導電壁係配置 於槽孔内壁上，其中導電壁係分別連接第一圖案化導電層 之非汛號端與第二圖案化導電層。再者，晶片係配置於封 裝基板之第二表面上，並覆蓋槽孔，且晶片具有至少一訊 I2348i61twf.d〇c/〇〇6 號墊與至少一非訊號墊，其中非訊號墊係與第二圖案化導 電層連接，並藉由導電壁橋接至第一圖案化導電層之非訊 號端，且封裝基板之槽孔係暴露出訊號墊。導線穿過槽孔， 其兩端係分別連接至訊號墊與第一圖案化導電層之訊號 基於上述目的或其他目的，本發明提出一種晶片封 裝體，其包括一封裝基板、一線路層、一晶片與至少一導 線。封裝基板具有一槽孔，而線路層係配置於封裝基板之 一，一表面上，並經由槽孔之内壁延伸至封裝基板之相對 於第一表面之一第二表面上。此外，晶片係配置於封裝基 板之第二表面上，並覆蓋槽孔與局部線路層，且晶片具有 一訊號墊與至少一非訊號墊，其中非訊號墊係與位於 第二表面上之線路層連接，且封裝基板之槽孔係暴露出訊 號墊。另外，導線穿過槽孔，其兩端係分別連接至訊號墊 與位於封裝基板之第一表面上之線路層。 基於上述，本發明之晶片封裝體採用具有導電壁之 槽孔，以取代習知技術所使用之導線，因此本發明之 封裝體具有較佳的電性品質。 ^本發明之上述和其他目的、特徵和優點能更明 ^員易^ ’下文特舉較佳實施例，並配合所關式，作詳細 获*明如下。 【實施方式】 圖2繪示依照本發明較佳實施例之— 的剖面示意圖。請參照第2圖，晶片封農二片包Π f.doc/006 裝基板210、一線路層220、一晶片230與多條第一導線 2, ’其中封裝基板21G具有-槽孔212，而槽孔212例 如疋長條形、圓形或其他形狀。此外，線路層22〇 於封裝基板210之一第一表面21〇a上，並經由槽孔212 之内壁延伸至封裝基板210之相對於第一表面2i〇a之一 第二表面210b上。另外，晶片23〇係配置於封裝基板21〇 之第二表面210b上，並覆蓋槽孔212與局部線路層22〇， 其中晶片230具有至少一訊號墊232與至少一第一非訊號 墊234a，而且第一非訊號墊234a係與位於第二表面上 之線路層220連接。 上述之第一非訊號墊234a與第二圖案化導電層224 之電性連接的方式例如是藉由g己置於第—非訊號塾234a 與第二圖案化導電層224之間的一導體層27g，1中導體 層270例如是一導電膠(c〇nductive _或一鲜料層㈣此 layer)。再者’封裝基板21〇之槽孔212係暴露出訊號塾 232 ’且第-導線240a之兩端係連接至訊號墊232與位於 封裝基板210之第一表面2i〇a上之線路層22〇。 更詳細而言’上述之線路層22()包括—第—圖案化 導電層222、-第二圖案化導電層224與一導電壁似’ 其中第-圖案化導電層222係配置於封裝基板21〇之第一 表面21〇a上，而第一圖案化導電層222包括訊號端222a 與非訊號端222b ’且非峨端222b係位於槽孔212的周 圍。此外，第二圖案化導電層224係配置於封裝基板210 之第二表面210b上’並位於槽孔212之周圍，且第二圖 rtwf.doc/006 案化導電層224係與晶片220之第一非訊號墊234a電性 連接。再者，導電壁226係配置於槽孔212内壁上，其中 導電壁226係分別連接第一圖案化導電層222之非訊號端 222b與第二圖案化導電層224。 值得注意的是，如果將第一圖案化導電層222之非 訊號端222b、第二圖案化導電層224與導電壁226結構 性地分隔成不同區塊，並形成不同的傳輸通道，例如接地 通道（平面）或電源通道（平面），則某些第一非訊號墊 234a可以為接地墊，且某些第一非訊號墊234a可以為電 源墊。此外，晶片230更包括第二非訊號墊234b，且槽 孔212係暴露出第二非訊號墊234b，其中第二非訊號塾 234b係藉由穿過槽孔212之一第二導線240b電性連接至 第一圖案化導電層222之非訊號端222b。另外，第二非 訊號塾234b例如是一接地墊或一電源墊。 承上所述，晶片230之第一非訊號墊234a所輸出之 訊號能夠依序經由導體層270、第二圖案化導電層224與 導電壁226而傳遞至第一圖案化導電層222之非訊號端 222b。此外，晶片230之第二非訊號墊234b所輸出之訊 號能夠依序經由第二導線240b而傳遞至第一圖案化導電 層222之非訊號端222b，其中第一非訊號墊234a與第二 非訊號墊234b例如是接地墊或是電源墊。換言之，相較 於習知技術，本發明之晶片封装體能夠提供訊號較佳的迴 流路徑，進而降低迴路電感，因此本發明之晶片封裝體不 僅具有較廣的工作頻率，更具有較佳的電性品質。更詳細 11 »twf.doc/006 而言，相較於習知技術採用導線來傳輪訊號，本發明之曰 片封裝體採用具有導電壁之槽孔來傳遞訊號，因此本發： 之晶片封裝體除了能夠改善訊號之返回損耗之外，更^改 善阻抗不匹配的問題，進而使得高頻訊號能夠完整地傳遞 出去。 為了保護晶片230與封裝基板21〇之間的電性連接， 本貫施例之晶片封裝體200更包括一封裝膠體250，其係 至少包覆晶片210、第一導線240a與第二導電24〇b。此 外，為了使得晶片230能夠與外界電性連接，本實施例之 晶片封裝體200更包括多個配置於第一圖案化導電層η] 之訊號端222a與非訊號端222b上的接點260，其中接點 260例如是採用面陣列(area array)方式排列之銲球。值得 一提的是，接點260並不限定於銲球，而接點26〇更可曰 針腳或其他形式的接點。 疋 综上所述，本發明之晶片封裝體具有下列優點： 一、 相較於習知技術，本發明之晶片封裝體能夠提 供訊號較佳的迴流路徑，進而降低迴路電感，因此本發明 之晶片封裝體具有較佳電性品質。 二、 相較於習知技街，本發明之晶片封裝體所能應 用的工作頻率範圍較廣。 ^ 雖然本發明已以較佳實施例揭露如上，然其並非用 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍内，當可作些許之更動與潤飾，因此本發明之^ 護範圍當視後附之申請專利範圍所界定者為準。 ” 12 ltwf.doc/006 【圖式簡單說明】 圖1繪示習知之一種微型球腳格狀陣列封裝體的剖 面示意圖。 圖2繪示依照本發明較佳實施例之一種晶片封裝體 的剖面示意圖。 【主要元件符號說明】 100:習知微型球腳格狀陣列封裝體 110、210 :封裝基板 110a、210a :第一表面 110b、210b :第二表面 112、212 :槽孔 120、220 :線路層 130、230 :晶片 132、232 :訊號墊 134 :接地墊 140 :導線 150、250 :封裝膠體 160 :銲球 200 :晶片封裝體 222 :第一圖案化導電層 222a ··訊號端 222b ··非訊號端 224 ··第二圖案化導電層 226 :導電壁 ltwf.doc/006 234a :第一非訊號墊 234b :第二非訊號墊 240a :第一導線 240b :第二導線 260 :接點 270 :導體層

Claims (1)

1234S^lstwf.doc/OOe 十、申請專利範圍： 1· 一種晶片封裝體，包括： 一封裝基板，具有一槽孔(slot); -第J圖案化導電層’配置於該封裝基板之一第— :面t ：具有至少一訊號端及至少一非訊號端，其中該 非訊號端係位於該槽孔的周圍； -第―圖案化導電層，置於該封裝絲之該第二 表面上，並位於該槽孔的周圍； -導電壁，配置於該槽孔内壁上，其中該導電壁係 該第一圖案化導電層之該非訊號端與該第二圖案 一晶片，配置於該封裝基板之該第二表面上，並覆 蓋該槽孔，且該晶片具有至少一訊號墊與至少一第一非訊 號墊，其中該第一非訊號墊係與該第二圖案化導電層電性 連接，並藉由該導電壁橋接至該第一圖案化導電層之該非 訊號端，|且該縣基板之該槽孔縣露ώ該峨墊；以及 至少一第一導線(conductive wire)，該第一導線穿過 該槽孔，其兩端係分別連接至該訊號墊與該第一圖案化 電層之該訊號端。 ^ 2·如申凊專利範圍第1項所述之晶片封裝體，更包 括一封歸體，至少包覆該晶片、該封裝基板之該槽孔與 該第一導線。 3.如申請專利範圍第1項所述之晶片封裝體，更包 括多數個接點，配置於該第一圖案化導電層。 15 ltwf.doc/006 4. 如申請專利範圍第3項所述之晶片封裝體， 該些接點之形式包括銲球或針腳。 〃 5. 如申料利範圍第丨項所述之晶#縣體，更 括-導體層’配置於該第—非訊號墊與該第二圖案化導電 層之間，而該第-非訊藉由該導體層與該第^ 導電層電性連接。 6. 如申請專利範圍第5項所述之；封裝體， 該導體層為一導電膠或一銲料層。 〃 7·如申料利範圍第丨項所述之晶#封裝體，其中 該第一非A號墊包括一接地塾(gr〇Und pad)。 8. 如申請專利範圍第丨項所述之晶片封裝體，盆中 該第一非訊號墊包括一電源墊(p〇werpad)。 八 9. 如申料利範圍第丨項所述之晶#封裝體，其中 該晶片更包括至少-第二非訊號墊’且該槽孔係暴露出該 第二非訊號墊。 ^ 10. 如申請專利範圍第9項所述之晶片封裝體，更包 括至少-第二導線’該第二導線係穿過該槽孔，其兩端係 分別連接至該第二非訊號墊與該第一圖案化導電層之該非 訊號端。 ^ 11·如申請專利範圍第9項所述之晶片封裝體，其中 該第二非訊號整包括一接地塾。 12.如申請專利範圍第9項所述之晶片封裝體，其中 該第二非訊號墊包括一電源墊。 〃 13· —種晶片封裝體，包括： I2348i&l L8twf.doc/006 一封裝基板，具有一槽孔； 一線路層，配置於該封裝基板之一第一表面上，並 經由該槽孔之内壁延伸至該封裝基板之相對於該第一表面 之一第二表面上； —一晶片，配置於該封裴基板之該第二表面上，並覆 蓋該槽孔與局部該線路層，且該晶片具有至少一訊號墊與 至> 一第一非訊號墊，其中該第一非訊號墊係與位於該第 一表面上之該線路層電性連接，且該封裝基板之該槽孔係 暴露出該訊號墊；以及 至少一第一導線，該第一導線穿過該槽孔，其兩端 係分別連接至該訊號墊與位於該封裝基板之該第一表面上 之該線路層。 4·如申請專利範圍第13項所述之晶片封裝體，更 封ί膠體，至少包覆該晶片、該封裝基板之該槽孔 與該第一導線。 15·如申請專利範圍帛13項所述之晶片封裝體 包括多數個接點，配置於該第—表面上之該線路層上。 16·如中請專利範圍第15項所述之晶片封，豆 該些接點之形式包括銲球或針腳。 ,、 包括二範圍第13項所述之晶片封震體，更 於該第一非訊號墊與位於該第二表面 =層：：:：:塾_導_性 18·如申清專利範圍帛π項所述之晶片封裝體，其 17 1234867¾ twf.doc/006 中該導體層包括一導電膠或一銲料層。 19. 如申請專利範圍第13項所述之晶片封裝體，其 中該第一非訊號墊包括一接地墊。 20. 如申請專利範圍第13項所述之晶片封裝體，其 中該第一非訊號墊包括一電源墊。 21. 如申請專利範圍第13項所述之晶片封裝體，其 中該晶片更包括至少一第二非訊號墊，且該槽孔係暴露出 該第二非訊號墊。 22. 如申請專利範圍第21項所述之晶片封裝體，更 包括至少一第二導線，該第二導線係穿過該槽孔，其兩端 係分別連接至該第二非訊號墊與位於該第一表面上之該線 路層。 23. 如申請專利範圍第21項所述之晶片封裝體，其 中該第二非訊號墊包括一接地墊。 24. 如申請專利範圍第21項所述之晶片封裝體，其 中該第二非訊號墊包括一電源墊。 18