[go: up one dir, main page]

TWI232571B - Wafer structure and method for forming a redistribution layer therein - Google Patents

Wafer structure and method for forming a redistribution layer therein Download PDF

Info

Publication number
TWI232571B
TWI232571B TW093110006A TW93110006A TWI232571B TW I232571 B TWI232571 B TW I232571B TW 093110006 A TW093110006 A TW 093110006A TW 93110006 A TW93110006 A TW 93110006A TW I232571 B TWI232571 B TW I232571B
Authority
TW
Taiwan
Prior art keywords
layer
protective layer
slot
redistribution
wafer
Prior art date
Application number
TW093110006A
Other languages
English (en)
Other versions
TW200534457A (en
Inventor
Min-Lung Huang
Original Assignee
Advanced Semiconductor Eng
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Eng filed Critical Advanced Semiconductor Eng
Priority to TW093110006A priority Critical patent/TWI232571B/zh
Priority to US11/099,172 priority patent/US7220618B2/en
Application granted granted Critical
Publication of TWI232571B publication Critical patent/TWI232571B/zh
Publication of TW200534457A publication Critical patent/TW200534457A/zh
Priority to US11/730,654 priority patent/US7420274B2/en

Links

Classifications

    • H10W20/49
    • H10W72/019
    • H10W74/129
    • H10W70/60
    • H10W72/012
    • H10W72/01225
    • H10W72/01255
    • H10W72/20
    • H10W72/251
    • H10W72/252
    • H10W72/9223
    • H10W72/923
    • H10W72/9415
    • H10W72/942
    • H10W72/952

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1232571 玫、發明說明: 【發明所屬之技術領域】 本發明係關於一種晶圓結構中重佈層之形成方法,特別 是一種將重佈層嵌在保護層中之方法。 【先前技術】 參考圖1,顯示習用之晶圓結構之剖面示意圖,該習用 之晶圓結構10包括:一晶圓(wafer)ll、複數個銲墊 (pad) 12、一第一保護層(passivati〇n layer)13、一 重佈層 (redistribution layer)14、一第二保護層 15、一凸塊下金屬 層(Under Bump Metallurgy layer,UBM layer)16及一導電 凸塊(conductive bump)17 〇 該等銲墊12係位於該晶圓11之一表面上,其材質通常為 銘或銅。該第一保護層13係覆蓋該晶圓11與該等銲墊12 之一部分,以暴露出該等銲墊12之一表面,其材質通常為 私並環丁晞(Benzocyclobutene,BCB)或聚亞醯胺 (polyimide,PI)。該重佈層14係位於該第一保護層13之 上,用以電氣連接該銲墊12及該凸塊下金屬層16,其材質 通常為鋁。該第二保護層15係位於該重佈層14之上,用以 保護該重佈層14,其材質通常為苯並環丁晞 (Benzocyclobutene,BCB)或聚亞醯胺(polyimide,PI)。該凸 塊下金屬層16係形成於預定位置,且其上形成有該導電凸 塊17,该凸塊下金屬層ι6通常由一黏著/擴散阻障層(圖中 未示)與一潤濕層(圖中未示)所組成,其用以增進導電凸塊 17與重佈層14表面的接合。該導電凸塊17之材質通常為錫
O:\89\89924.DOC 1232571 錯。 參考圖2a至2m,顯示圖1習用之晶圓結構中重佈層之形 成方法,其包括如下步驟··首先,提供一晶圓丨丨,該晶圓 上Η具有複數個銲墊12,如圖2a所示。接著,以塗佈 (C〇atmg)或沉積方式形成一第一保護層13於該晶圓11上 以保護該晶圓11,該第一保護層丨3並不完全覆蓋住該等銲 墊12,而是暴露出該等銲墊12之導電表面12ι,如圖扑所 不。之後,以濺鍍方式形成一導電層14a於該第一保護層 13及銲墊12之上,如圖2c所示。接著,圖案化該導電層 14a ’其係形成一光阻層於導電層14a上,對該光阻層進行 曝光顯影以圖案化該光阻層,以此圖案化後之光阻層成為 遮罩再利用濕蚀刻方式移除部分導電層14a,而形成一重 佈層14,如圖2d所示。接著,沉積或塗佈一第二保護層15 於該重佈層14上以保護該重佈層14,如圖2e所示。接著, 利用曝光顯影技術選擇性地移除部分該第二保護層15,使 其具有複數個開口 151,且暴露出部分該重佈層14,如圖 2f所示。之後,以濺鍍方式形成一導電層16a於該第二保 護層15上,如圖2g所示。 接著,導電層16a上先覆蓋一光阻層,例如一層乾膜(心^ film)或液態光阻劑。利用適當的方式,例如圖案移轉方 式,於光阻層上定義出開口,並移除部份的光阻層,保留 一圖案化光阻層18於開口 151上,如圖2h所示。接著,以 圖案化光阻層18為一遮罩,對導電層16a進行蝕刻以圖案 化導電層16a,例如以濕蝕刻的方式,移除部份導電層
O:\89\89924.DOC 1232571 保留於開口 i5丨上的導電層丨6a,形成一凸塊下金屬 層16 ’之後移除圖案化光阻層18,如圖以所示。 之後,於整個表面先覆蓋另一光阻層181,經圖案移轉 疋義用以形成導電凸塊17之用的開口 182,如第圖2j•所 示。之後,利用印刷方式,將錫膏〗9填入開口 1 82中,如 固2k所示接奢,對錫賞19進行回銲(ref〗ow)製程,以形 成導電凸塊17,如圖21所示。之後,移除光阻層181,以 製得該習用之晶圓結構10,如圖2m所示。 _此種習用晶圓結構10之缺點在於該重佈層14係位於該 第一保護層13之表面上,因此容易產生脫層現象,亦即該 重佈層14會因與該第一保護層13間之結合力不足而無= 緊密地固定於該第-保護層14之上,因而減低該重佈層Μ 之效能,甚至造成封裝失敗。 因此’有必要提供-創新且富進步性的晶圓結構中重佈 層之形成方法’以解決上述問題。 【發明内容】 本發明之主要目的係將重佈H人,,於保護層中,以將 重佈層緊密地固定住,避免重佈層發生脫層之現象。 本發明之另-目的係提供一種晶圓結構中重体層之米 成方法,包括·· Θ > (a)提供一晶圓, 一保護層,該第一 體結構之一表面; 該晶圓上具有複數個導體結構及—第 保護層係覆蓋該晶圓,且暴露出該等導 (b)形成一第二保護層於該第一保護層之上;
O:\89\89924.DOC 1232571 (C)選擇性地移除部分該第二保護層,使其具有與預定 、、泉路相苻之開槽,該開槽暴露出該等導體結構之一表面; (d)形成一重佈層於該開槽中;及 (勾形成一第三保護層於該第二保護層及該重佈層之 上。 【實施方式】 參考圖3a至3r,顯示本發明較佳實施例之重佈層形成方 法之不意圖,其包括如下步驟:首先,提供一晶圓2丨,該 晶圓上21具有複數個導體結構,例如銲墊22,如圖“所 不。接著,沉積或塗佈一第一保護層23於該晶圓21上以保 護該晶圓21,該第一保護層23並不完全覆蓋住該等銲墊 22,而是暴露出該等銲墊22之導電表面221,如圖3b所示。 接著,沉積或塗佈一第二保護層24於該第一保護層23上且 並元全覆蓋住該等銲墊22,如圖3c所示。 接下來圖3d至3i之視角方向係皆為圖3()於八_八方向之剖 面圖。 之後,利用曝光顯影技術選擇性地移除部分該第二保護 層24,使其具有與預定線路相符之開槽241,該開槽241 連接至该等銲墊22之導電表面221,以暴露出該導電表面 221(圖中未示),如圖3d所示。接著,以無電電鍍 (electro-less plating)、濺鍍、或其他物理化學沉積方式形 成一晶種層(seed layer)25於該開槽241之側壁表面上,如 圖3e所示。該晶種層25之材質通常為鋁或銅。接著,覆蓋 一光阻層26於該晶種層25上,該光阻層26可以是一層乾膜
O:\89\89924.DOC 1232571 或液態光阻劑。再利用適當的方式,例如圖案移轉方式, 於該光阻層26上開設複數個與該開槽241相對應之開孔 261,以暴露出該晶種層25位於該開槽241之相對位置,如 圖3f所示。之後,電鍍且填滿一金屬材料於該開槽241中, 以形成一重佈層27,該重佈層27之材質與該晶種層25相 同’通常為鋁或銅,如圖3g所示。接著,移除該光阻層26, 且回蝕重佈層27上多餘之金屬材料,較佳情況是使該重佈 層27之上表面與該第二保護層24之上表面位於相同之高 度,如圖3h所示。此時,該重佈層27即被,,嵌入”於該第二 保護層24中,如此便可以將重佈層27緊密地固定住,避免 重佈層27發生脫層之現象。 接著’再沉積或塗佈一第三保護層28於該第二保護層24 及該重佈層27之上,如圖3i所示。 接下來圖3j至3r之視角方向重回與圖3c之視角方向相 同。例如圖3j,其係與圖3i相同,只是視角不同而已。 接者’利用曝先顯影技術選擇性地移除部分亥第3保4蔓 層28 ’使其具有複數個開口 281,且暴露出部分該重佈層 27,如圖3k所示。之後,以濺鍍方式形成一導電層29於該 第三保護層28上,如圖31所示。 接著’導電層29上先覆蓋-光阻層,例如—層乾膜或液 態光阻劑。利用適當的方式,例如圖案移轉方式,於光阻 層上定義出開口,並移除部份的光阻層,保留一圖案化光 阻層30於開口 281上,如圖3m所示。接著,以圖案化光阻 層30為一遮罩,對導電層29進行蝕刻以圖案化導電層29,
O:\89\89924.DOC 1232571 例如利用濕蝕刻的方式,移除部份導電層29’保留於開口 28丨上的導電層29,形成一凸塊下金屬層31,之後移除圖 案化光阻層30,如圖3η所示。 之後,於整個表面先覆蓋另一光阻層3 2,經圖案移轉定 義用以形成導電凸塊之用的開口 ,如第圖3〇所示。之 後’利用印刷方式,將錫膏33填入開口 321中,如圖外所 示。接著,對錫霄33進行回銲(reflow)製程,以形成導電 凸塊34,如圖3q所示。之後,移除光阻層32,以製得該晶 圓結構2 0,如圖3 r所示。 參考圖3r,顯示本發明之晶圓結構之剖面示意圖,本發 明之晶圓結構20包括··一晶圓2 1、複數個銲塾22、一第一 保護層23、一第二保護層24、一重佈層27、一第三保護層 28、一凸塊下金屬層31及一導電凸塊34。 該等銲墊22係位於該晶圓21之一表面上,其材質通常為 銘或銅。該第一保護層23係覆蓋該晶圓21與該等銲塾22 之 4矢’以暴露出該等鲜塾22之一表面,其材質通常為 苯並環丁烯(Benzocyclobutene,BCB)或聚亞酸胺 (polyimide,PI)。該第二保護層24係位於該重佈層27之 上,用以保護該重佈層27,其材質通常為苯並環丁締 (Benzocyclobutene,BCB)或聚亞醯胺(polyimide,pj)。該第 二保護層24具有與預定線路相符之開槽,該開槽連接至該 等銲墊22之一表面。該重佈層27係位於該開槽内,用以電 氣連接該銲蟄22及該凸塊下金屬層31,其材質通常為銘。 較佳情況下,該重佈層27之上表面與該第二保護層24之上 O:\89\89924.DOC -10- 1232571 表面位於相同之高度。該第三保護層28係位於該重佈層27 之上,用以保護該重佈層27,其材質通常為苯並環丁晞 (Benzocyclobutene,BCB)或聚亞醯胺(polyimide,PI)。該凸 塊下金屬層3 1係形成於預定位置,且其上形成有該導電凸 塊34,該凸塊下金屬層3 1通常由一黏著/擴散阻障層/潤濕 層(圖中未示)所組成,其用以增進導電凸塊34與重佈層27 表面的接合。該導電凸塊34之材質通常為錫。 上述實施例僅為說明本發明之原理及其功效,並非限制 本發明,因此習於此技術之人士對上述實施例進行修改及 變化仍不脫本發明之精神。本發明之權利範圍應如後述之 申請專利範圍所列。 【圖式簡單說明】 圖1顯示習用之晶圓結構之剖面示意圖; 圖2a至2m顯示圖1習用之晶圓結構中重佈層之形成方 法;及 圖3a至3r顯示本發明較佳實施例之重佈層形成方法之 不意圖。 【圖式元件符號說明】 10 S用之晶圓結構 11 晶圓 12 銲塾 13 第一保護層 14 重佈層 14a 導電層
O:\89\89924.DOC -11 - 1232571 15 第二保護層 16 凸塊下金屬層 16a 導電層 17 導電凸塊 18 圖案化光阻層 19 錫膏 20 本發明之晶圓結構 21 晶圓 22 銲墊 23 第一保護層 24 第二保護層 25 晶種層 26 光阻層 27 重佈層 28 第三保護層 29 導電層 30 圖案化光阻層 31 凸塊下金屬層 32 光阻層 33 錫膏 34 導電凸塊 121 導電表面 151 開口 181 光阻層 O:\89\89924.DOC -12- 1232571 182 開口 221 導電表面 241 開槽 261 開孔 281 開口 321 開口
O:\89\89924.DOC -13 -

Claims (1)

1232571 拾、申請專利範固·· i -種晶圓結構中重佈層之形成方*,包括: (a)^供一晶圓,該晶圓上具有複數個導體結構及一第 一保護層,該第一保護層係覆蓋該晶圓,且暴露出 該等導體結構之一表面; ()开/成第一保護層於該第一保護層之上; (c) 選擇性地移除部分該第二保護層,使其具有與預定 線路相符之開槽,該開槽暴露出該等導體結構之一 表面; 鲁 (d) 形成一重佈層於該開槽中;及 (e) 形成一第三保護層於該第二保護層及該重佈層之 上。 2_如申請專利範圍第1項之方法,其中步驟係填入一導 電材料於該開槽中以形成一重佈層。 3·如申請專利範園第2項之方法,其中步驟(d)係電沉積一 金屬材料於該開槽中。 4·如申請專利範圍第卜員之方法,其中步驟⑷係包括:® (dl)形成一晶種層(seed layer)於該開槽之側壁表面上; (d2)覆蓋一光阻層於該晶種層上; (d3)於該光阻層上開設複數個與該開槽相對應之開 孔,以暴露出該晶種層位於該開槽之相對位置;及 (d4)電鍍且填滿一金屬材料於該開槽中,以形成一重佈 層。 5.如申請專利範圍第4項之方法,其中步驟⑷更包括: O:\89\89924.DOC 1232571 (d4)移除該光阻層;及 (d5)回蝕多餘之金屬材料,俾使該重体層之上表面與該 第二保護層之上表面位於相同之高度。 •如申清專利範圍第4項之方法,其中該光阻層係為一乾 膜。 7.如申請專利範圍第1項之方法,其中該第一保護層之材 為係一種選自由苯並環丁晞(Benzocycl〇butene,bcb) 及聚亞醯胺(polyimide,PI)所組成之群。 8·如申請專利範圍第1項之方法,其中該第二保護層之材 負係一種選自由苯並環丁晞(Benzocyclobutene,BCB) 及聚亞醯胺(polyimide,PI)所組成之群。 9_如申請專利範圍第1項之方法,其中該第三保護層之材 負係一種選自由苯並環丁烯(Benzocyclobutene,BCB) 及聚亞醯胺(polyimide,PI)所組成之群。 10.如申請專利範圍第1項之方法,其中該重佈層之材質係 為餘。 11 ·如申請專利範圍第1項之方法,其中該導體結構係為一 鲜蟄。 12 · —種晶圓結構之形成方法,包括: (a) 提供一晶圓,該晶圓上具有複數個導體結構及一第 一保護層,該第一保護層係覆蓋該晶圓,且暴露出 該等導電結構之一表面; (b) 形成一第二保護層於該第一保護層之上; (c) 選擇性地移除部分該第二保護層,使其具有與預定 O:\89\89924.DOC 1232571 線路相符之開槽; (d)形成一重佈層於該開槽中; (幻形成一第三保護層於該第二保護層及該重佈層之 上; (0選擇性地移除部分該第三保護層,使其具有複數個 開口 ’且暴露出部分該重佈層; (g) 形成一凸塊下金屬層於該第三保護層及該開口上; 及 (h) 形成一導電凸塊於該凸塊下金屬層上。 春 13. 14. 如申請專利範圍第12項之方法,其中步驟(幻係填入一 導電材料於該開槽中以形成一重佈層。 如申請專利範圍第12項之方法,其中步驟(d)係包括: (dl)开;?成一晶種層(seed iayer)於該開槽之側壁表面上; (d2)覆蓋一光阻層於該晶種層上,該光阻層具有複數個 與該開槽相對應之開孔,以暴露出該晶種層位於該 開槽之相對位置;及 (d3)電鍍且填滿一金屬材料於該開槽中,以形成一重佈鲁 層。 15. 16. 如申凊專利範圍第14項之方法,其中步驟(d)更包括: (d4)移除該光阻層;及 (d5)回餘多餘之金屬材料,俾使該重佈層之上表面與該 第二保護層之上表面位於相同之高度。 如申清專利範圍第14項之方法,其中該光阻層係為一 乾膜。 O:\89\89924.DOC 1232571 17. —種晶圓結構’包括: 一晶圓; 複數個銲墊’係位於該晶圓之一表面上; *第一保護層’覆盖4晶B與該等鲜塾之《部分, 以暴露出該等銲塾之一表面; 一第二保護層,係位於該第一保護層之上,且具有 與預定線路相符之開槽,該開槽連接至該等銲墊之一 表面; 一重佈層,係位於該開槽内,且與該銲墊電氣連接; 及 一第三保護層,係位於該第二保護層及該重佈層之 上。 18 ·如申請專利範圍第丨7項之晶圓結構,更包括一凸塊下 金屬層及一導電凸塊,該凸塊下金屬層係位於該第三 保護層上,且與該重佈層電氣連接,該導電凸塊係形 成於該凸塊下金屬層上。 19·如申請專利範圍第17項之晶圓結構,其中該重佈層之 上表面與該第二保護層之上表面位於相同之高度。 2〇·如申睛專利範圍第17項之晶圓結構,其中該重佈層之 材質係為銘。 O:\89\89924.DOC
TW093110006A 2004-04-09 2004-04-09 Wafer structure and method for forming a redistribution layer therein TWI232571B (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW093110006A TWI232571B (en) 2004-04-09 2004-04-09 Wafer structure and method for forming a redistribution layer therein
US11/099,172 US7220618B2 (en) 2004-04-09 2005-04-05 Method for forming a redistribution layer in a wafer structure
US11/730,654 US7420274B2 (en) 2004-04-09 2007-04-03 Method for forming a redistribution layer in a wafer structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093110006A TWI232571B (en) 2004-04-09 2004-04-09 Wafer structure and method for forming a redistribution layer therein

Publications (2)

Publication Number Publication Date
TWI232571B true TWI232571B (en) 2005-05-11
TW200534457A TW200534457A (en) 2005-10-16

Family

ID=36034574

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093110006A TWI232571B (en) 2004-04-09 2004-04-09 Wafer structure and method for forming a redistribution layer therein

Country Status (2)

Country Link
US (2) US7220618B2 (zh)
TW (1) TWI232571B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101226889B (zh) * 2007-01-15 2010-05-19 百慕达南茂科技股份有限公司 重配置线路结构及其制造方法
DE102007003182B4 (de) * 2007-01-22 2019-11-28 Snaptrack Inc. Elektrisches Bauelement
US7858438B2 (en) * 2007-06-13 2010-12-28 Himax Technologies Limited Semiconductor device, chip package and method of fabricating the same
US8072071B2 (en) * 2009-02-19 2011-12-06 Infineon Technologies Ag Semiconductor device including conductive element
US8084871B2 (en) * 2009-11-10 2011-12-27 Maxim Integrated Products, Inc. Redistribution layer enhancement to improve reliability of wafer level packaging
US8963316B2 (en) * 2012-02-15 2015-02-24 Advanced Semiconductor Engineering, Inc. Semiconductor device and method for manufacturing the same
CN107104090B (zh) * 2017-05-15 2023-09-19 盛合晶微半导体(江阴)有限公司 重新布线层、具有所述重新布线层的封装结构及制备方法
US12494447B2 (en) 2021-07-27 2025-12-09 Stmicroelectronics Pte Ltd Low cost wafer level packages and silicon

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313706B1 (ko) * 1999-09-29 2001-11-26 윤종용 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법
TW449813B (en) * 2000-10-13 2001-08-11 Advanced Semiconductor Eng Semiconductor device with bump electrode
US6597065B1 (en) * 2000-11-03 2003-07-22 Texas Instruments Incorporated Thermally enhanced semiconductor chip having integrated bonds over active circuits
KR100429881B1 (ko) * 2001-11-02 2004-05-03 삼성전자주식회사 셀 영역 위에 퓨즈 회로부가 있는 반도체 소자 및 그제조방법
TW517360B (en) * 2001-12-19 2003-01-11 Ind Tech Res Inst Enhanced type wafer level package structure and its manufacture method
US6743660B2 (en) * 2002-01-12 2004-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method of making a wafer level chip scale package
US6756671B2 (en) * 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
US20040166662A1 (en) * 2003-02-21 2004-08-26 Aptos Corporation MEMS wafer level chip scale package
US7244671B2 (en) * 2003-07-25 2007-07-17 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures
US7091124B2 (en) * 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices

Also Published As

Publication number Publication date
US20060057772A1 (en) 2006-03-16
TW200534457A (en) 2005-10-16
US20070182011A1 (en) 2007-08-09
US7420274B2 (en) 2008-09-02
US7220618B2 (en) 2007-05-22

Similar Documents

Publication Publication Date Title
TW200849422A (en) Wafer structure and method for fabricating the same
TW200901336A (en) Undercut-free BLM process for Pb-free and Pb-reduced C4
CN100468713C (zh) 半导体晶片焊料凸块结构及其制造方法
TW200842996A (en) Method for forming bumps on under bump metallurgy
TWI232571B (en) Wafer structure and method for forming a redistribution layer therein
CN104253053A (zh) 具有与凹槽相对准的焊料区的封装件
CN102931100B (zh) 半导体封装结构的形成方法
US6440836B1 (en) Method for forming solder bumps on flip chips and devices formed
US7816248B2 (en) Solder connector structure and method
KR20060103799A (ko) 반도체 장치 및 그 제조 방법
US20120326299A1 (en) Semiconductor chip with dual polymer film interconnect structures
JP2010192478A (ja) 半導体装置の製造方法
US20060017160A1 (en) Structure and formation method of conductive bumps
CN105140140B (zh) 一种晶圆级焊锡微凸点的制作方法
TWI242253B (en) Bumping process and structure thereof
CN105070698B (zh) 晶圆级焊锡微凸点及其制作方法
TW201143000A (en) Chip bump structure and method for forming chip bump structure
JP2002217226A (ja) はんだバンプ形成方法
TWI493637B (zh) 增進底膠附著力之凸塊製程
CN102931159B (zh) 半导体封装结构
TW577158B (en) Method for forming UBM pads and bumps on wafer
TWI275151B (en) Method for forming bumps
CN100555593C (zh) 形成焊接凸块的方法
KR20110108779A (ko) 관통 비아홀이 형성된 웨이퍼 및 이에 대한 적층방법
TWI339416B (en) Method of forming conductive bumps with different diameters

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent