[go: up one dir, main page]

TWI230441B - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device Download PDF

Info

Publication number
TWI230441B
TWI230441B TW091138024A TW91138024A TWI230441B TW I230441 B TWI230441 B TW I230441B TW 091138024 A TW091138024 A TW 091138024A TW 91138024 A TW91138024 A TW 91138024A TW I230441 B TWI230441 B TW I230441B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
oxide film
silicon layer
region
nitride film
Prior art date
Application number
TW091138024A
Other languages
English (en)
Other versions
TW200306648A (en
Inventor
Jong-Su Kim
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of TW200306648A publication Critical patent/TW200306648A/zh
Application granted granted Critical
Publication of TWI230441B publication Critical patent/TWI230441B/zh

Links

Classifications

    • H10W10/00—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H10D84/0133—Manufacturing common source or drain regions between multiple IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0151—Manufacturing their isolation regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10W10/01—
    • H10W10/041—
    • H10W10/40—

Landscapes

  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

1230441 ⑴ 玟、發明說朋: (發明說明應敘明：發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) 發明背景 1. 技術領域 本發明係關於一種製造半導體裝置之方法，具體而言， 係關於一種製造半導體裝置之改良方法，用於藉由最小化 用於界疋主動區之裝置絕緣膜所佔用的面積，並且針對單 疋格及開關裝置使用該裝置絕緣膜，以達成高度集成的半 導體裝置。 2. 先前技術 傳統I置絕緣膜屬於渠溝型，並且係沿著介於形成於一 字線兩側之主動區間的字線設置。 圖1顯示傳統半導體裝置的斷面圖，其中主動區係形成 為I或Ζ形狀，其中-渠溝型裝置絕緣膜係形成在主動區之 間。 ，請參_卜用於界定主動區的裝置絕緣膜13係形成在半 導體基板11上。 〜後在该干導體基板1 1的該等主動巴 t 土勒吐中形成一閘電極 1 7。此處’在泫閘電極丨7與該半導 等助：基板11之間的中形成 一閘氧化物膜15。 7 r仏攻 此處，形成該裝置絕緣膜13的方式為：在半導體基板U 沈積-觸點區氡化物膜(圖中未顯示)及一 I化物膜(圖中未 顯不）；經由使用_裝置絕緣料⑽中未顯示）之絲刻製程 ’姓刻該氮化物犋、該觸點區氧化物膜及_預先決定厚度的 半導體基板η，以形成一渠溝；以及填充該渠溝。 1230441
形成一低濃度雜質接合區（圖中未顯示），其方式為使用 該閘電極17當作光罩，以離子植入法將低濃度雜質植入該 半導體基板11中。 一絕緣間隔19係形成在該閘電極17的側壁上，並且形成 一低濃度雜質接合區（圖中未顯示），其方式為使用該閘電極 17及該絕緣間隔19當作光罩，以離子植入法將高濃度雜質 植入該半導體基板11中，藉此形成一源極/汲極區（圖中未顯 示）。 一層間絕緣膜（圖中未顯示）係形成在產生之結構的整 個表面上，並且一源極區接觸填塞物2丨及一汲極區接觸 填塞物23被形成以透過該層間絕緣膜而接觸該源極/汲極 區〇 如上文所述，製造半導體裝置之傳統方法的缺點為，因 為渠溝型裝置絕緣膜佔用大幅面積，所以無法達成高度集 成的裝置。為了克服前面的問題，已建議一種製造半導體 裝置之方法，其中會在裝置絕緣區中產生步差（step difference)，並且絕緣間隔係形成在步差邊界上。然而，所 建議的方法無法提供一接觸邊緣。 發明内容 因此，本發明的目的是提供一種製造半導體裝置之方法 其中兩種不同類型主動區以交替方式配置成矩陣形狀， 以便藉由以一間隔形式在一半導體基板上形成用於界定主 動區的裝置絕緣膜，使大部份傳統裝置絕緣區轉變成主動 區’而使裝置絕緣區最小化。 1230441
(3) 為了達成前面提及的本發明目的’本發明提供一種製造 半導體裝置的方法，該方法包括下列步驟：（a)在一半導體 基板上开> 成一由一觸點區氣化物膜與一氮化物獏所組成的 堆叠結構，（b)藉由將該堆疊結構及該半導體基板钱刻預先 決定深度以形成渠溝，其中該等渠溝係以矩陣形成交替排 列在該半導體基板中，使該等渠溝不會互相鄰接；（c)在渠 溝側壁上形成一第一絕緣間隔；（〇1)在渠溝中選擇性形成一 外延矽層，以填充渠溝及向上擠壓成高於該氮化膜；（勾使 用由該觸點區氧化物膜與該氮化物膜所組成的該堆疊結構 當做一蝕刻停止層，將該外延矽層平坦化；（f)去除由該觸 點區氧化物膜與該氮化物膜所組成的該堆疊結構，以曝露 該半導體基板，製作出向上擠壓成形的該平坦化外延矽層 ;(g)在該擠壓成形的外延矽層之側壁上形成一第二絕緣間 隔，使該外延矽層可電氣絕緣於一鄰接半導體基板；（h)分 別在該外延矽層與該半導體基板上形成閘氧化物膜圖案； ⑴在每個閘氧化物膜圖案上形成閘電極；以及⑴藉由雜質 植入法，使用閘電極當作光罩，在閘電極的兩側形成一源 極及一沒極。 此外’該第一絕緣間隔包括-由-氧化物膜與-氮化物 膜所組成的堆疊結構。 該第二絕緣間隔包括一由一氧化物祺與一氮化物膜所組 成的堆疊結構。 ' 平坦化該外延矽層的步驟係藉由化學機械拋光法執行。 該半導體基板係當做一使用電晶體當做—個別單元系統 I23〇44i
(4) 的顯示轉換裝置。 本發明還提供一種半導體裝置，包括：一半導體基板， 其當做一第一主動區，在該半導體基板上以矩陣形式來交 $幵> 成矩形渠溝。一外延石夕層，其當做一第二主動區，填 充渠溝並且向上擠壓，使該外延矽層的表面上高於該基板 的表面，其中會藉由一介於該外延矽層與該基板之間的第 一絕緣間隔，使該外延矽層電絕緣於該基板，並且藉由一 形成於該播壓成形之外延石夕層之兩側上的第二絕緣間隔， 使该播壓成形的外延石夕層電絕緣於該基板；一閘電極圖樣 ’其形成在該第一主動區與該第二主動區上，以插入一閘 氧化物；以及源極區和汲極區，其位於該第一主動區與該 第二主動區中之閘電極的兩側。 这第一絕緣間隔包括一由一氧化物膜與一氮化物膜所組 成的堆疊結構。 δ亥第一絕緣間隔包括一由一氧化物膜與一氮化物膜所組 成的堆疊結構。 另一方面，現在將說明本發明的原理。 形成渠溝的方式為，在一半導體基板上蝕刻用於界定矩 形主動區的矩形裝置絕緣區，並且使用位於渠溝底部的半 導體基板當作晶種，生長一選擇性外延生長層，以填充渠 溝。此外’在形成該選擇性外延生長層之前及之後，會在 該裝置絕緣區與該主動區之間形成絕緣間隔。 結果’絕緣間隔被定位在由該裝置絕緣區中之該選擇性 外延生長層所組成的主動區與由該半導體基板所組成的主 1230441
動區之間的邊界上，藉此形成矩陣形狀的主動區，以致該 等主動區互相分隔，並且相同的主動區不會互相鄰接。因 此，裝置面積被降至最低限度，並且每個電晶體都可以當 做個別的單元糸統’例如，顯示轉換裝置。 此外，通過該等各別主動區之字線的一端係當做源極， 而該字線的另一端係當做及極。該汲極係當做鄰接字線的 源極。 實施方式 現在將參考附圖來詳細說明根據本發明較佳具體實施例 製造半導體裝置之方法。 圖2a到2g顯示用於解說根據本發明較佳具體實施例之半 導體I 1製造方法之連續步驟的斷面圖（以圖“所示之線 條I-Ι為例的斷面圖），以及圖211和21分別顯示以圖3b所示之 線條IMI和IIMII為例的斷面圖。 請參閱圖2a，在一半導體基板31上形成一由一觸點區氧 化物膜33與一第一氮化物膜35所組成的堆疊結構，在該堆 疊結構上形成一光阻獏圖案3 7 ^ 此處，使用矩形矩陣型曝光光罩，經由曝光及顯影製程 來形成該光阻膜圖案37，以致要蝕刻成為渠溝之第一區的 一側與未要蝕刻之第二區的一側互相鄰接，並且該等第一 區與該等第二區各自都不會互相鄰接。 請參閱圖2b，形成矩形渠溝39的方式為，蝕刻由該觸點 區氧化物膜33與該第一氮化物膜35所組成的堆疊結構，以 及使用光阻膜圖案37當做光罩以蝕刻一預先決定厚度的半 1230441 y} 發_觸眞 導體基板31，然後去除殘餘的光㈣圖案37。 +叫參閱圖2c ,在該渠溝3 9的表面上形成一第一熱氧化物 膜41，然後在包含該渠溝39表面的成形結構的整個表面上 形成第二氮化物膜43。 。月參閱圖2d，回蝕第二氮化物膜43及第一熱氧化物膜41 :此處，會以相對於半導體基板31之垂直方向來執行蝕刻 製私，並且會去除位於渠溝39底端的第二氮化物膜43及第 一熱氧化物膜41，以曝露位於渠溝39底端的半導體基板31 並且在渠溝3 9的側壁構成一絕緣間隔，該絕緣間隔具有 一由該第一熱氧化物膜41與該第二氮化物膜43所組成的堆 登結構。 請參考圖2e，使用位於渠溝39底端之半導體基板31的曝 硌部位當做晶種，選擇性生長一外延矽層45，以突出而高 於藉由填充渠溝39所形成的該第一氮化物膜35。 之後’藉由使用由該觸點區氧化物膜3 3與該第一氮化物 膜3 5所組成的堆疊結構來當做蝕刻停止層來執行化學機械 搬光製程，將該外延矽層45平坦化，然後去除由該觸點區 氧化物膜3 3與該第一氮化物膜3 5所組成的堆疊結構以曝露 該半導體基板3 1。 在該半導體基板31之曝露部位的表面上及該外延石夕層45 的表面上形成一第二熱氧化物膜47。 請參閱圖2f，在該第二熱氧化物膜47上沈積一第三氮化 物膜49，然後藉由在該渠溝47的表面上形成一第一熱氧化 物膜47，然後以非等方性方式蝕刻該第三氮化物膜49及該 -10- 1230441
⑺ 第二熱氧化物膜47，以在外延矽層45的側壁構成一絕緣間 隔’該絕緣間隔具有一由該第二熱氧化物膜47與該第三氮 化物膜4 9所組成的堆疊結構。 此處，藉由具有由該第一熱氧化物膜4 1與該第二氮化物 膜43所組成之堆疊結構的絕緣間隔以及具有由該第二熱氧 化物膜47與該第三氮化物膜49所組成之堆疊結構的絕緣間 隔，使由外延矽層45所組成的主動區與由半導體基板3丨所 組成的主動區互相絕緣。 請參考圖2g，藉由熱氧化該半導體基板45的曝露部位及 該外延，石夕層45的上方表面來形成一閘氧化物膜5丨，然後在 該閘氧化物膜5 1上形成一閘電極5 3。 此處’形成該閘電極5 3的方式為：在閘氧化物膜5 1上沈 積閘電極的一導電層（圖中未顯示）；經由使用一閘電極光罩 (圖中未顯示）之光蝕刻製程，蝕刻該閘電極導電層及該閘氧 化物膜5 1。 之後，形成一源極/汲極區60，其方式為使用該閘電極53 當作光罩，以離子植入法將雜質植入該半導體基板3丨中。 此處，該源極/汲極區60係當做鄰接字線的源極或汲極。 在該等源極/汲極區之間設定具有由該第一熱氧化物膜 4 1與該第二氮化物膜43所組成之堆疊結構的絕緣間隔以及 具有由該第二熱氧化物膜47與該第三氮化物膜49所組成之 堆疊結構的絕緣間隔，使該等源極/汲極區互相絕緣。 一較低絕緣膜（圖中未顯示）係形成在產生之結構的整個 表面上’並且一源極區接觸填塞物及一汲極區接觸填塞物 1230441 (8) 發讎麵頁 被形成’以分別透過該較低絕緣膜（圖中未顯示）而接觸該源 極區和汲極區。 此處’參考數字，55,標示源極區接觸填塞物或汲極區接觸 填塞物。這個參考數字可以依據閘電極53的位置，而當做 源極區接觸填塞物或没極區接觸填塞物。 δ亥半導體基板的電晶體係當做一使用電晶體當做一個別 單元系統的顯示轉換裝置。 圖3a和3b顯示用於解說根據本發明較佳具體實施例之半 導體衣置製造方法之連續步驟的規劃圖。圖3 a顯示以矩陣 形狀形成的主動區，其中由外延矽層所組成冬主動區的一 側與由半導體基板3 1所組成之主動區互相鄰接，並且由相 同材料所組成的主動區不會互相鄰接。請參閱圖3b，閘電 極53係形成在圖3a所示的矩陣型主動區上。 如上文所述，根據本發明，一種裝置絕緣膜具有一絕緣 間隔形狀，該絕緣間隔係位於由一半導體基板之裝置絕緣 區中之外延石夕層所組成的主動區與半導體基板所組成的主 動區之間的介面上，藉此最小化該裝置絕緣區之面積，最 大化該等主動區之面積，並且達成高度集成的裝置。 本發明可用數種形式具體化’而不會脫離本發明的精神 或基本特性’還應明白，前面提及的的不受限於前面說明 書中的任何細節（惟以其他方式具體載明以外），而是廣泛視 為如隨附申請專利範圍中所定義的精神和範蜂，並且對具 體實施例的所有變更和修改都屬於申請專利範圍的範脅内 ，因此隨附申請專利範圍預定包含此範疇的同等項。 (9) 1230441
圖式簡單說明 乡考附圖將可更明白本發明，詳細說明及附圖僅限於解 說用途，因此未限制本發明，其中： 圖1顯示傳統半導體裝置的斷面圖； 圖2a至2i顯示用於解說根據本發明較佳具體實施例之半 導體裝置製造方法之連續步驟的斷面圖；以及
圖j a和3 b顯示用於解說根據本發明較佳具體實施例之半 導體裝置製造方法之連續步驟的規劃圖。 圖式代表符號說明
11,31 半導體基板 13 裝置絕緣膜 15,51 閘氧化物膜 17,53 閘電極 19 絕緣間隔 21 源極區接觸填塞物 23 汲極區接觸填塞物 33 觸點區氧化物膜 35 第一氮化物膜 37 光阻膜圖案 39 渠溝 41 第一熱氧化物膜 43 第二氮化物膜 45 外延s夕層 47 第二熱氧化物膜 1230441 (10) 發明說 49 60 第三氮化物膜 源極區接觸填塞物或汲極區接觸填塞物。 源極/ >及極區
-14-

Claims (1)

  1. 1230441 第091138024號專利申請案 中文申請專利範圍修替換(93年1 ^ 拾、申請專利範圍 1· 一種製造半導體記憶體之方法，包括下列步驟： U)在一半導體基板上形成一由一觸點區氧化物膜與 一氮化物膜所組成的堆疊結構； (b) 藉由將該堆疊結構及該半導體基板蝕刻預先決定 /木度以形成渠溝，其中該等渠溝係以矩陣形成交替排列 在忒半導體基板中，使該等渠溝不會互相鄰接； (c) 在渠溝侧壁上形成一第一絕緣間隔； (d) 在渠溝中選擇性形成一外延矽層，以填充渠溝及 向上擠壓成高於該氮化膜； (e\使用由該觸點區氧化物膜與該氮化物膜所組成的 該堆疊結構當做一蝕刻停止層，將該外延矽層平坦化； (f) 去除由該觸點區氧化物膜與該氮化物膜所組成的 该堆疊結構，以曝露該半導體基板，製作出向上擠壓成 形的該平坦化外延石夕層； (g) 在該擠壓成形的外延矽層之侧壁上形成一第二 絕緣間隔，使該外延矽層可電氣絕緣於一鄰接半導體 基板； (h) 分別在該外延矽層與該半導體基板上形成閘氧化 物膜圖案； (i) 在每個閘氧化物膜圖案上形成閘電極；以及 (j) 藉由雜質植入法，使用閘電極當作光罩，在閘電 極的兩側形成一源極及一汲極。 2.如申請專利範圍第丨項之方法，其中該第—絕緣間隔包括 82970-931217.doc 1230441 史：麵:， 20 曰 暢專利範園續頁 u :;氧化物膜與—氮化物膜所組成的堆疊結構。 一 长 、之方法，其中該第二絕緣間隔包括 -减物膜與-氮化物膜所組成的堆疊結構。 。12申睛專利範圍第1項 甘士 其中平坦化該外延矽層的 〆驟係糟由化學機械拋光法執行。 5·^請專利範圍第1項之方法，其中該半導體基板係當做 吏用電晶體當做—個別單元系統的顯示轉換裝置。 6· —種半導體裝置，包括： 、半導體基板’其當做_第_主動區，在該半導體基板 以矩陣形式來交替形成矩形渠溝。 :外延矽層，其當做—第二主動區，填充渠溝並且向上 f屋，使該外延梦層的表面上高於該基板的表面，其中會 藉由，I於《亥外延石夕層與該基板之間的第一絕緣間隔，使 該外延石夕層電絕緣於該基板，並且藉由-形成於該擠麼成 形之外延石夕層之兩側上的第二絕緣間隔，使該擠愿成形的 外延矽層電絕緣於該基板； 一閘電極圖樣，其形成在該第一主動區與該第二主動區 上，以插入一閘氧化物；以及 源極區和汲極區，其位於該第一主動區與該第二主動區 中之閘電極的兩側。 7·如申請專利範圍第6項之半導體裝置，其中該第一絕緣 間隔包括一由一氧化物膜與一氮化物膜所組成的堆疊 結構。 8.如申請專利範圍第6項之半導體裝置，其中該第二絕緣 82970-931217.doc -2- 1230441
    枣:讀參剩莱ίί續頁. _ιβιι 間隔包括一由一氧化物膜與一氮化物膜所組成的堆疊 結構。 82970-931217.doc
TW091138024A 2002-05-13 2002-12-31 Method for manufacturing semiconductor device TWI230441B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0026232A KR100426442B1 (ko) 2002-05-13 2002-05-13 반도체소자의 제조방법

Publications (2)

Publication Number Publication Date
TW200306648A TW200306648A (en) 2003-11-16
TWI230441B true TWI230441B (en) 2005-04-01

Family

ID=36083984

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091138024A TWI230441B (en) 2002-05-13 2002-12-31 Method for manufacturing semiconductor device

Country Status (4)

Country Link
US (1) US6737688B2 (zh)
JP (1) JP4161195B2 (zh)
KR (1) KR100426442B1 (zh)
TW (1) TWI230441B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849177B1 (ko) 2005-01-04 2008-07-30 삼성전자주식회사 패싯 채널들을 갖는 모스 트랜지스터를 채택하는 반도체집적회로 소자들 및 그 제조방법들
KR100689677B1 (ko) * 2005-06-21 2007-03-09 주식회사 하이닉스반도체 반도체 소자 및 그 제조방법
US20110198689A1 (en) * 2010-02-17 2011-08-18 Suku Kim Semiconductor devices containing trench mosfets with superjunctions
US8269307B2 (en) * 2010-11-19 2012-09-18 Institute of Microelectronics, Chinese Academy of Sciences Shallow trench isolation structure and method for forming the same
US8709910B2 (en) * 2012-04-30 2014-04-29 United Microelectronics Corp. Semiconductor process
US9543208B2 (en) * 2014-02-24 2017-01-10 Infineon Technologies Ag Method of singulating semiconductor devices using isolation trenches
US9330959B2 (en) * 2014-04-13 2016-05-03 Texas Instruments Incorporated Isolated semiconductor layer in bulk wafer by localized silicon epitaxial seed formation
US9263586B2 (en) 2014-06-06 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. Quantum well fin-like field effect transistor (QWFinFET) having a two-section combo QW structure
KR102581032B1 (ko) * 2015-12-08 2023-09-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US11417369B2 (en) * 2019-12-31 2022-08-16 Etron Technology, Inc. Semiconductor device structure with an underground interconnection embedded into a silicon substrate
KR102901827B1 (ko) * 2023-12-08 2025-12-17 에트론 테크놀로지, 아이엔씨. 반도체 장치 구조체

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4819052A (en) * 1986-12-22 1989-04-04 Texas Instruments Incorporated Merged bipolar/CMOS technology using electrically active trench
US5094973A (en) * 1987-11-23 1992-03-10 Texas Instrument Incorporated Trench pillar for wafer processing
JPH0513566A (ja) * 1991-07-01 1993-01-22 Toshiba Corp 半導体装置の製造方法
US5436190A (en) * 1994-11-23 1995-07-25 United Microelectronics Corporation Method for fabricating semiconductor device isolation using double oxide spacers
US6005279A (en) * 1997-12-18 1999-12-21 Advanced Micro Devices, Inc. Trench edge spacer formation
US6107157A (en) * 1998-02-27 2000-08-22 Micron Technology, Inc. Method and apparatus for trench isolation process with pad gate and trench edge spacer elimination
US6096612A (en) * 1998-04-30 2000-08-01 Texas Instruments Incorporated Increased effective transistor width using double sidewall spacers
US6080628A (en) * 1998-05-15 2000-06-27 Vanguard International Semiconductor Corporation Method of forming shallow trench isolation for integrated circuit applications
TW395024B (en) * 1998-08-28 2000-06-21 United Microelectronics Corp The method to shape up a shallow trench for isolation in IC
US6268264B1 (en) * 1998-12-04 2001-07-31 Vanguard International Semiconductor Corp. Method of forming shallow trench isolation
TW400605B (en) * 1999-01-16 2000-08-01 United Microelectronics Corp The manufacturing method of the Shallow Trench Isolation (STI)
KR100555472B1 (ko) * 1999-05-06 2006-03-03 삼성전자주식회사 선택적 에피택셜 성장을 이용한 트렌치 소자 분리 방법
KR100532406B1 (ko) * 1999-08-10 2005-11-30 삼성전자주식회사 선택적 에피택셜 성장법 및 부분 산화를 이용한 반도체소자의트렌치 소자분리방법
US6306723B1 (en) * 2000-03-13 2001-10-23 Chartered Semiconductor Manufacturing Ltd. Method to form shallow trench isolations without a chemical mechanical polish

Also Published As

Publication number Publication date
TW200306648A (en) 2003-11-16
JP2003332414A (ja) 2003-11-21
KR20030088573A (ko) 2003-11-20
US20030211683A1 (en) 2003-11-13
JP4161195B2 (ja) 2008-10-08
US6737688B2 (en) 2004-05-18
KR100426442B1 (ko) 2004-04-13

Similar Documents

Publication Publication Date Title
TWI263310B (en) Non-volatile memory and fabricating method thereof
US9978860B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN100481503C (zh) 沟槽栅晶体管及其制造
TW391037B (en) Process for manufacture of mos gated device with self aligned cells
CN101410987A (zh) 用于集成电路的功率半导体器件结构及其制造方法
TW200425509A (en) Stop structure of trench type DMOS device and its formation method
JP5442921B2 (ja) ゲート酸化膜の完全性を向上させた半導体トレンチ素子
JP2003532293A (ja) トレンチ半導体装置を製造する方法
KR20040098673A (ko) 다층채널을 갖는 트랜지스터 및 그 제조방법
JP2007500454A5 (zh)
CN1661785A (zh) 场效应晶体管及其制造方法
TWI305669B (en) Method for making a raised vertical channel transistor device
CN1855429A (zh) 用于凹陷沟道阵列晶体管的制造方法和对应的凹陷沟道阵列晶体管
TWI230441B (en) Method for manufacturing semiconductor device
CN115117064A (zh) 半导体结构及其形成方法
US7629215B2 (en) Semiconductor device and method of manufacturing the same
JP3965027B2 (ja) トレンチ底部に厚いポリシリコン絶縁層を有するトレンチゲート型ｍｉｓデバイスの製造方法
TW200428593A (en) Method of fabricating a memory cell with a single sided buried strap
CN102751327A (zh) 功率装置的耐压终止结构
JP2009505434A (ja) パワー半導体デバイスの製造方法
CN1992340A (zh) 五沟道鳍式晶体管及其制造方法
JP2002299618A (ja) 半導体装置とその製造方法
JP2000349289A (ja) 半導体装置およびその製造方法
CN115148602A (zh) Ldmos器件及其制造方法
JP4599033B2 (ja) Ｍｏｓゲート半導体デバイスの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees